DE102016208307A1 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102016208307A1
DE102016208307A1 DE102016208307.4A DE102016208307A DE102016208307A1 DE 102016208307 A1 DE102016208307 A1 DE 102016208307A1 DE 102016208307 A DE102016208307 A DE 102016208307A DE 102016208307 A1 DE102016208307 A1 DE 102016208307A1
Authority
DE
Germany
Prior art keywords
wafer
cutting groove
substrate
functional layer
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016208307.4A
Other languages
English (en)
Inventor
Yuki Ogawa
Kensuke Nagaoka
Tsubasa Obata
Yuri Ban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016208307A1 publication Critical patent/DE102016208307A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Hier ist ein Waferbearbeitungsverfahren offenbart zum Bearbeiten eines Wafers, der ein Substrat und eine funktionale Schicht aufweist, die an der vorderen Seite des Substrats ausgebildet ist. Das Wafer Bearbeitungsverfahren beinhaltet einen Aufbringungsschritt für ein Schutzband, einen Ausbildungsschritt für eine Schneidnut und einen Teilungsschritt. Der Aufbringungsschritt für das Schutzband ist der Schritt des Aufbringens eines Schutzbands, das durch eine äußere Anregung in der vorderen Seite der funktionalen Schicht vernetzbar ist. Der Ausbildungsschritt für die Schneidnut ist der Schritt des Schneidens des Substrats von der Rückseite davon entlang jeder Teilungslinie unter Verwendung einer Schneidklinge, wodurch eine Schneidnut ausgebildet wird, die eine Tiefe aufweist, welche die funktionale Schicht nicht erreicht, wobei ein Teil des Substrats zwischen dem Boden der Schneidnut und der funktionalen Schicht überbleibt. Der Teilungsschritt ist der Schritt des Aufbringens eines Laserstrahls, der eine Absorptionswellenlänge aufweist, auf dem Substrat entlang der Schneidnut, wodurch der überbleibende Teil des Substrats geteilt wird, um den Wafer in Bauelementchips zu teilen. In dem Ausbildungsschritt für die Schneidnut bleibt ein nicht geschnittener Abschnitt, in welchem die Schneidnut nicht ausgebildet ist, in einem umfänglichen Randbereich des Wafers über.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet:
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren.
  • Beschreibung des Stands der Technik
  • Es wird ein Herstellungsverfahren für einen Halbleiterwafer praktisch verwendet, der mehrere Halbleiterbauelemente wie ICs und LSIs aufweist, wobei der Halbleiterwafer dazu gedacht ist, die Bearbeitungsleistung der Halbleiterbauelemente zu verbessern. Dieser Halbleiterwafer besteht aus einem Substrat und einer funktionalen Schicht, die an einer vorderen Seite des Substrats ausgebildet ist, wobei die funktionale Schicht durch ein Stapeln mehrerer Isolatorfilme geringer Permittivität (low-k-Filme) ausgebildet ist. Beispiele für jeden dieser low-k-Filme beinhalten einen anorganischen Film aus SiOF, BSG (SiOB), usw. und einen organischen Film wie einen Polymerfilm aus Polyimid, Parylen usw. Die Halbleiterbaueelemente sind aus der funktionalen Schicht des Wafers ausgebildet. Die funktionale Schicht ist spröde, sodass sie leicht von dem Substrat beim Schneiden des Wafers unter Verwendung einer Schneidklinge getrennt wird. Um mit diesem Problem umzugehen, wurde ein Laserbearbeitungsverfahren durchgeführt, das die Schritte des Aufbringens eines Laserstrahls entlang beider Seiten einer jeden Teilungslinie an einem Halbleiterwafer beinhaltet, um zwei laserbearbeiteten Nuten auszubilden, welche die funktionale Schicht entlang jeder Teilungslinie trennen, und als nächstes ein Positionieren einer Schneidklinge zwischen den zwei laserbearbeiteten Nuten entlang jeder Teilungslinien beinhaltet, sodass die Schneidklinge und der Halbleiterwafer relativ zueinander bewegt werden, um dadurch den Wafer entlang der Teilungslinien zu schneiden (siehe zum Beispiel japanisches Patent Nr. 2005-64231 ).
  • Jedoch weist dieses Waferbearbeitungsverfahren die folgenden Probleme auf. Da die funktionale Schicht in dem Zustand geteilt ist, in dem der Abstand zwischen den zwei laserbearbeiteten Nuten größer als die Breite der Schneidklinge ist, muss ein Laserabtasten mehrmals entlang jeder Teilungslinie durchgeführt werden, was die Verarbeitungszeit erhöht. Ferner kann ein ungleiches Abnutzen der Schneidklinge in Abhängigkeit von einer Form der laserbearbeiteten Nuten, die entlang jeder Teilungslinie ausgebildet sind, auftreten. Ferner muss ein Schutzfilm an der vorderen Seite des Wafers ausgebildet sein, um das Anhaften von Fremdkörpern, die beim Laserbearbeiten generiert werden, zu verhindern. Ferner ist ein Passivierungsfilm aus SiO2, SiN usw. an der vorderen Seite der funktionalen Schicht ausgebildet. Entsprechend, wenn ein Laserstrahl an dem Wafer von der vorderen Seite aufgebracht wird, läuft der Laserstrahl durch den Passivierungsfilm, um das Innere der funktionalen Schicht zu erreichen, was einen möglichen Schaden an den Einrichtungen verursacht.
  • Um mit diesem Problem umzugehen, hat die vorliegende Anmelderin ein Bearbeitungsverfahren für einen Wafer vorgeschlagen, der ein Substrat und eine funktionale Schicht an der vorderen Seite des Substrats ausgebildet aufweist, wobei das Substrat des Wafers von der hinteren Seite entlang jeder Teilungslinien unter Verwendung einer Schneidklinge geschnitten wird, um eine geschnittene Nut auszubilden, die eine tiefe aufweist, welche die funktionale Schicht nicht erreicht, wobei ein Teil des Substrats zwischen dem Boden der Schneidnut und der funktionellen Schicht überbleibt, und die funktionale Schicht als nächstes durch Aufbringen eines Laserstrahls an dem Boden der geschnittene Nut oder durch Ausführen von Plasmaätzen entfernt wird.
  • DARSTELLUNG DER ERFINDUNG
  • Jedoch weist dieses Bearbeitungsverfahren die folgenden Probleme auf. Das Substrat des Wafers wird über das Meiste der Dicke des Substrats durch die Schneidklinge geschnitten. Danach wird der Wafer zu einer Laserbearbeitungsvorrichtung transferiert, um den Wafer zu teilen. Entsprechend existiert beim Transferieren die Möglichkeit, den Wafer zu beschädigen. Ferner wird durch Aufbringen des Laserstrahls an der Unterseite der Schneidnut der Boden der Schneidnut aufgenommen. Jedoch ist es schwierig die Markierung des Laserstrahls, der an dem Boden der Schneidnut aufgebracht wird, zu sehen. Entsprechend, sogar wenn die Aufbringungsposition des Laserstrahls abweicht, ist es schwierig, die Abweichung in der Position des Aufbringens des Laserstrahls zu finden, was eine Schwierigkeit beim Korrigieren der Aufbringungsposition des Laserstrahls verursacht.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Waferbearbeitungsverfahren bereitzustellen, das einen Schaden an dem Wafer beim Transferieren unterdrücken kann und einfach die Aufbringungsposition des Laserstrahls korrigieren kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers bereitgestellt, der ein Substrat und eine funktionale Schicht aufweist, die an einer Vorderseite des Substrats ausgebildet ist, wobei die funktionale Schicht mit mehreren sich schneidenden Teilungslinien und mehreren Bauelementen ausgebildet ist, die einzeln in mehreren getrennten Bereichen ausgebildet sind, welche durch die Teilungslinien gebildet werden, wobei der Wafer einen Bauelementbereich, an dem die Bauelemente ausgebildet sind, und einen umfänglichen Randbereich aufweist, der den Bauelementbereich umgibt. Das Waferbearbeitungsverfahren beinhaltet einen Anbringungsschritt für ein Schutzband, einen Ausbildungsschritt für eine Schneidnut und einen Teilungsschritt. Der Anbringungsschritt für ein Schutzband ist der Schritt des Anbringens eines Schutzbands, das durch eine äußere Anregung an einer vorderen Seite der funktionalen Schicht vernetzbar ist. Der Ausbildungsschritt für die Schneidnut ist das Schneiden des Substrats von seiner hinteren Seite entlang jeder Teilungslinie unter Verwendung einer Schneidklinge nach einem Durchführen des Anbringungsschritts für das Schutzband, wodurch eine Schneidnut ausgebildet wird, die eine Tiefe aufweist, welche die funktionale Schicht nicht erreicht, wobei ein Teil des Substrats zwischen einem Boden der geschnittene Nut und der funktionalen Schicht überbleibt. Der Teilungsschritt ist der Schritt des Aufbringens eines Laserstrahls, der eine Absorptionswellenlänge aufweist, auf dem Substrat entlang der Schneidnut nach einem Durchführen des Ausbildungsschritts für die Schneidnut wodurch der Teil des Substrats, der zwischen dem Boden der Schneidnut und der funktionalen Schicht überbleibt, geteilt wird, um den Wafer in mehrere Bauelementchips zu teilen. In dem Ausbildungsschritt für die geschnittene Nut bleibt ein nicht geschnittener Abschnitt in dem umfänglichen Randbereich des Wafers über, in welchem die Schneidnut nicht ausgebildet ist.
  • Vorzugsweise wird der Laserstrahl in einem Bereich des Wafers in dem Teilungsschritt aufgebracht, der jeder Teilungslinie entspricht und den nicht geschnittenen Abschnitt beinhaltet, wodurch eine laserbearbeitete Nut an der oberen Oberfläche des nicht geschnittenen Abschnitts ausgebildet wird. Der Teilungsschritt beinhaltet einen Detektionsschritt für eine Abweichung, in dem die laserbearbeitete Nut, die an der oberen Oberfläche des nicht geschnittenen Abschnitts ausgebildet ist, unter Verwendung eines Bildgebungsmittels abgebildet wird, um eine Abweichung zwischen einer gewünschten Aufbringungsposition des Laserstrahls und einer Position der laserbearbeiteten Nut als eine Korrekturinformation für eine Bearbeitungsposition zu detektieren, und einen Korrekturschritt für eine Position zum Korrigieren der Aufbringungsposition des Laserstrahls entsprechend der Korrekturinformation für die Bearbeitungsposition nach einem Durchführen des Detektionsschritts für die Abweichung.
  • Entsprechend dem Waferbearbeitungsverfahren der vorliegenden Erfindung wird der nicht geschnittene Abschnitt in dem umfänglichen Randbereich des Wafers in dem Ausbildungsschritt der Schneidnut ausgebildet. Das heißt, dass der nicht geschnittener Abschnitt als ein Verstärkungsabschnitt fungiert, der entlang dem äußeren Umfang des Wafers ausgebildet ist, sodass es möglich ist, einen Schaden an dem Wafer beim Transferieren zu unterdrücken. Ferner wird der Laserstrahl auch an dem nicht geschnittenen Abschnitt in dem Teilungsschritt aufgebracht, sodass die Aufbringungsposition des Laserstrahls an der flachen oberen Oberfläche des nicht geschnittenen Abschnitts klar erkannt wird. Entsprechend kann eine Aufbringungsposition des Laserstrahls einfach korrigiert werden.
  • Die obigen und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise der Ausführung wird klarer und die Erfindung selbst wird am besten durch ein Studieren der folgenden Beschreibungen und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1 eine perspektivische Ansicht eines Wafers als ein Werkstück, der durch ein Waferbearbeitungsverfahren entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung bearbeitet wird;
  • 2 ist eine vergrößerte Schnittansicht eines wesentlichen Teils des Wafers, der in 1 gezeigt ist;
  • 3A und 3B sind perspektivische Ansichten, die einen Anbringungsschritt für ein Schutzband zeigen;
  • 4 ist eine perspektivische Ansicht, die einen Zustand zeigt, in dem der Wafer an einem Einspanntisch einer Schneidvorrichtung gehalten wird, nachdem der Anbringungsschritt für das Schutzband durchgeführt wurde;
  • 5A und 5B sind Seitenansichten, die einen Aufnahmeschritt für eine Höhe zeigen;
  • 6A und 6B sind Seitenansichten, die einen Aufnahmeschritt für eine Dicke zeigen;
  • 7A und 7B sind Schnittansichten, die einen Ausbildungsschritt für eine Schneidnut zeigen;
  • 8A ist eine vergrößerte Schnittansicht, die entlang der Linie VIIIA-VIIIA in 7A gemacht wurde;
  • 8B ist eine vergrößerte Schnittansicht, die entlang der Linie VIIIB-VIIIB in 7B gemacht wurde;
  • 9 ist eine perspektivische Ansicht, die einen Zustand des Wafers zeigt, in dem dieser an einem Einspanntisch einer Laserbearbeitungsvorrichtung gehalten wird, nachdem der Ausbildungsschritt für die Schneidnut durchgeführt wurde;
  • 10 ist eine Schnittansicht, die einen Teilungsschritt zeigt;
  • 11A und 11B sind vergrößerte Schnittansichten eines wesentlichen Teils des Wafers in dem Teilungsschritt;
  • 12 und 13 sind perspektivische Ansichten, die das Ausbilden der laserbearbeiteten Nuten entlang sich kreuzender Teilungslinien des Wafers in dem Teilungsschritt zeigen;
  • 14 ist eine Aufsicht, die ein Bild zeigt, das durch Verwenden des Bildgebungsmittels der Laserbearbeitungsvorrichtung erhalten wurde, um einen Abschnitt XIV, der 9 gezeigt ist, abzubilden;
  • 15 ist eine Aufsicht, die ein Bild zeigt, das durch Verwenden des Bildgebungsmittels der Laserbearbeitungsvorrichtung erhalten wurde, um einen Abschnitt XV, der in den 12 und 13 gezeigt ist, abzubilden; und
  • 16 ist ein Flussdiagramm, welches das Waferbearbeitungsverfahren entsprechend der bevorzugten Ausführungsform zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird jetzt detailliert mit Bezug zu den Figuren beschrieben. Die vorliegende Erfindung ist nicht auf die bevorzugte Ausführungsform beschränkt. Ferner können die Komponenten, die in der bevorzugten Ausführungsform verwendet werden, solche beinhalten, von denen der Fachmann ausgehen kann, oder im Wesentlichen die Elemente, die dem Fachmann bekannt sind. Ferner können die im Folgenden beschriebenen Konfigurationen geeignet kombiniert werden. Ferner können die Kombinationen variantenreich ausgelassen, ersetzt oder geändert werden, ohne von dem Bereich der vorliegenden Erfindung abzuweichen.
  • Das Waferbearbeitungsverfahren (welches im Folgenden einfach als Bearbeitungsverfahren bezeichnet wird) entsprechend der bevorzugten Ausführungsform ist ein Verfahren zum Bearbeiten eines Wafers W, der in den 1 und 2 gezeigt ist. Insbesondere ist das Bearbeitungsverfahren entsprechend der bevorzugten Ausführungsform ein Verfahren, das die Schritte des Ausbildens einer Schneidnut CR (siehe 8A und 8B) an der Rückseite Bb des Substrats B des Wafers W, der eine funktionale Schicht FL an einer vorderen Seite Ba des Substrats B aufweist, und als nächstes Aufbringen eines Laserstrahls L (siehe 10) auf dem Boden der Schneidnut CR beinhaltet, um dadurch den Wafer W in mehrere einzelne Bauelementchips DT (siehe 13) zu teilen. Wie in 1 und 2 gezeigt, beinhaltet der Wafer W als ein Werkstück, das in die einzelnen Bauelementchips DT durch das Bearbeitungsverfahren entsprechend der bevorzugten Ausführungsform geteilt werden soll, das Substrat B und die funktionale Schicht FL, die an einer vorderen Seite Ba des Substrats B ausgebildet ist. Das Substrat B ist ein scheibenförmige Halbleiterwafer oder ein optischer Bauelementwafer, der zum Beispiel aus einem Silizium, Saphir oder Galliumarsenid ausgebildet ist. Das Substrat B weist eine dicke von 50 μm bis 300 μm auf. Die funktionelle Schicht FL ist durch abwechselndes Stapeln mehrerer Isolationsfilme und mehrere funktionaler Filme, die Schaltungen ausbilden, ausgebildet. Mehrere sich kreuzende Teilungslinien S1 und S2 sind an der vorderen Seite (obere Oberfläche wie in 2 betrachtet) der funktionale Schicht FL des Wafers ausgebildet, um dadurch mehrere getrennte Bereiche zu bilden, an denen mehrere Bauelemente D, welche die Bauelementchips DT wie ICs oder LSIs bilden, einzelnen ausgebildet sind. Das heißt, dass die Bauelementchips DT die Bauelemente D beinhalten.
  • Die Teilungslinien S1 und S2 sind aus den mehreren Teilungslinien S1 parallel zueinander und den mehreren Teilungslinien S2 senkrecht zu den Teilungslinien S1 ausgebildet. Ferner weist der Wafer W einen Bauelementbereich DR auf, an dem die Bauelemente D ausgebildet sind, und einen umfänglichen Randbereich GR auf, der den Bauelementbereich DR umgibt. D. h., dass die Bauelemente D nicht in dem umfänglichen Randbereich GR ausgebildet sind.
  • In der bevorzugten Ausführungsform sind die Isolationsfilme, welche die funktionale Schicht FL ausbilden, SiO2 Filme oder Isolationsfilme geringer Permittivität (low-k-Filme). Beispiele für jeden dieser low-k-Filme beinhalten einen anorganischen Film aus SiOF, BSG (SiOB), usw. und einen organischen Film wie einen Polymerfilm aus Polyimid, Parylen usw. Die Dicke der funktionalen Schicht ist auf 10 μm gesetzt. Ein Passivierungsfilm aus SiO2, SiN, usw. ist an der vorderen Seite der funktionalen Schicht FL ausgebildet. Wie in 2 gezeigt, ist die vordere Seite der funktionalen Schicht FL in einem Bereich, der die Teilungslinien S1 und S2 ausbildet, von einer geringeren Höhe als die Vorderseite der funktionalen Schicht FL in einem Bereich, der Bauelemente D ausbildet.
  • Das Bearbeitungsverfahren entsprechen der bevorzugten Ausführungsform ist ein Bearbeitungsverfahren zum Teilen des Wafers W entlang der Teilungslinien S1 und S2. Wie in 16 gezeigt beinhaltet das Bearbeitungsverfahren einen Anbringungsschritt ST1 für ein Schutzband, einen Aufnahmeschritt ST2 für eine Höhe, einen Aufnahmeschritt ST3 für eine Dicke, einen Ausbildungsschritt ST4 für eine Schneidnut und einen Teilungsschritt ST5.
  • Zuerst wird der Anbringungsschritt ST1 für das Schutzband, wie in 3A und 3B gezeigt, durchgeführt. In diesem Anbringungsschritt ST1 für das Schutzband ist ein Schutzband TG, das eine Haftvermittlerschicht aufweist, die durch eine externe Anregung vernetzbar ist, gegenüber der vorderen Seite der funktionalen Schicht FL, die den Wafer W, wie in 3A gezeigt, bildet. Danach wird das Schutzband TG durch seine Haftvermittlerschicht an der vorderen Seite der funktionalen Schicht FL angebracht, um die Bauelemente D, wie in 3B gezeigt, zu schützen. Das Schutzband TG besteht aus einer Basisfolie wie einer Kunststofffolie (zum Beispiel einem Polyurethanfilm) und einer Haftvermittlerschicht, die an der vorderen Seite der Basisfolie ausgebildet ist. Diese Haftvermittlerschicht ist durch eine äußere Anregung wie Aufbringen einer ultravioletten Strahlung oder Heizen vernetzbar. Nach dem Durchführen des Anbringungsschritts ST1 für das Schutzband wird der Aufnahmeschritt ST2 für die Höhe durchgeführt.
  • In dem Aufnahmeschritt ST2 für die Höhe ist der Wafer W an einer Halteoberfläche (obere Oberfläche) eines Einspanntischs 11, der eine Schneidvorrichtung 10, die in 4 gezeigt ist, bildet, in dem Zustand platziert, in dem das Schutzband TG, das an dem Wafer W angebracht ist, in Kontakt mit der Halteoberfläche des Einspanntischs 11 ist. Danach wird ein Vakuum durch eine Vakuumquelle (nicht dargestellt) durch einen Saugdurchgang (nicht dargestellt) an der Halteoberfläche des Einspanntischs 11 aufgebracht, wodurch der Wafer W durch das Schutzband TG an der Halteoberfläche des Einspanntischs 11 unter Ansaugen gehalten wird.
  • Danach, wie in 5A gezeigt, ist ein Ende einer vorbestimmten einen der Teilungslinien S1 und S2 des Wafers W direkt unterhalb des Messmittels 12 für die Höhe positioniert, das in der Schneidvorrichtung 10, die in 4 gezeigt ist, beinhaltet ist. Danach wird das Messmittel 12 für die Höhe betätigt und ein Zufuhrmittel (nicht gezeigt), das in der Schneidvorrichtung 10 beinhaltet ist, wird auch betätigt, um den Einspanntisch 11 in der X-Richtung zu bewegen, in welcher sich die vorbestimmte Teilungslinie S1 oder S2 erstreckt. Wenn das andere Ende der vorbestimmten Teilungslinie S1 oder S2 die Position unmittelbar unterhalb des Messmittels 12 für die Höhe erreicht, wie in 5B gezeigt, wird die Betätigung des Zufuhrmittels gestoppt und die Betätigung des Messmittels 12 für die Höhe wird auch gestoppt. Entsprechend detektiert das Messmittel 12 für die Höhe die Höhe der Rückseite Bb des Substrats B in dem Bereich, welcher der vorbestimmten Teilungslinie S1 oder S2 des Wafers W, der an dem Einspanntisch 11 gehalten wird, entspricht. Das Messmittel 12 für die Höhe kann so gestaltet sein, dass es einen Laserstrahl an der Rückseite Bb des Substrats B aufbringt, wodurch die Höhe der Rückseite Bb gemessen wird. Andere Beispiele des Messmittels 12 für die Höhe beinhalten ein Laserversatzmessgerät, einen Gegendrucksensor oder eine Innenmessschraube. Nach dem Durchführen des Aufnahmeschritts ST2 für die Höhe wird der Aufnahmeschritt für die Dicke ST3 durchgeführt.
  • In dem Aufnahmeschritt ST3, wie in 6A gezeigt, ist ein Ende der vorbestimmten Teilungslinie S1 oder S2 des Wafers W direkt unterhalb eines Messmittels 13 für eine Dicke positioniert, das in der Schneidvorrichtung 10, die in 4 gezeigt ist, beinhaltet ist. Danach wird das Messmittel 13 für die Dicke betätigt und das Zufuhrmittel (nicht gezeigt), das in der Schneidvorrichtung 10 beinhaltet ist, wird auch betätigt, um den Einspanntisch 11 in der X-Richtung zu bewegen, in welcher sich die vorbestimmte Teilungslinie S1 oder S2 erstreckt. Wenn das andere Ende der vorbestimmten Teilungslinie S1 oder S2 die Position direkt unterhalb des Messmittels 13 für die Dicke erreicht, wie in 6B gezeigt, wird die Betätigung des Zufuhrmittels gestoppt und die Betätigung des Messmittels 13 für die Dicke wird auch gestoppt. Entsprechend detektiert das Messmittel 13 für die Dicke die Dicke in dem Bereich, welcher der vorbestimmten Teilungslinie S1 oder S2 des Wafers W entspricht, der an dem Einspanntisch 11 gehalten wird. Die Dicke, die detektiert werden soll, kann aus der Dicke des Wafers W, der Dicke des Substrats B und der Dicke der funktionalen Schicht FL gewählt sein. Das Messmittel 13 für die Dicke kann gestaltet sein, eine Ultraschallstrahlung an der Rückseite Bb Substrats B aufzubringen, wodurch die Dicke gemessen wird. Andere Beispiele für das Messmittel 13 für Die Dicke beinhalten ein Ultraschalldickenmessgerät und ein Laserinterferometer. Nach einem Durchführen des Aufnahmeschritts ST3 für die Dicke wird der Ausbildungsschritt ST4 für die Schneidnut, wie in 7A und 7B und 8A und 8B gezeigt, durchgeführt.
  • In dem Ausbildungsschritt ST4 für die Schneidnut wird eine Schneidklinge 14, die in der Schneidvorrichtung 10, die in 4 gezeigt ist, enthalten ist, verwendet, das Substrat B des Wafers W, der an dem Einspanntisch 11 gehalten wird, von der Rückseite Bb des Substrats B entlang der Teilungslinien S1 und S2 zu schneiden, wodurch eine Schneidnut CR in dem Bereich, der jeder der Teilungslinien S1 und S2 entspricht, ausgebildet wird, wobei die Schneidnut CR eine Tiefe aufweist, sodass sie nicht die funktionale Schicht FL erreicht, wobei ein überbleibender Teil UP (siehe 8A und 8B) zwischen dem Boden der Schneidnut CR und der vorderen Seite der funktionalen Schicht FL über bleibt. Ferner wird in dem Ausbildungsschritt ST4 für die Schneidnut die Schneidnut CR nicht in dem umfänglichen Randbereich GR des Wafers W ausgebildet, wodurch ein nicht geschnittener Abschnitt UC (siehe 7B) in dem umfänglichen Randbereich GR ausgebildet wird. In dem Ausbildungsschritt ST4 für die Schneidnut wird ein Ausrichten entsprechend einem Bild, das durch das Bildgebungsmittel (nicht dargestellt) erhalten wird, das in der Schneidvorrichtung 10 beinhaltet ist, durchgeführt. Das Ausrichten wird durch ein Ausführen einer Bildverarbeitung wie einer Musterzuordnung zwischen dem Bereich der Rückseite Bb des Substrats B entsprechend der vorbestimmten Teilungslinie S1 oder S2 und der Schneidklinge 14 (siehe 4) durchgeführt.
  • Danach wird die Schneidklinge 14 in dem Bereich der Rückseite Bb des Substrats B entsprechend der vorbestimmten Teilungslinie S1 oder S2 positioniert, um die Schneidnut CR in diesem Bereich mit dem Teil UP, der zwischen dem Boden der Schneidnut CR der vorderen Seite der funktionalen Schicht über bleibt, wie in 7A und 7B und 8A und 8B gezeigt, auszubilden. Insbesondere, wie durch die Phantomlinie in 7A gezeigt, wird die Schneidklinge 14 direkt oberhalb der äußeren Kante des Bauelementbereichs DR leicht radial nach innen von einem Ende der vorbestimmten Teilungslinie S1 oder S2 positioniert. Danach wird die Höhe der vorderen Seite der funktionalen Schicht FL in dem Bereich, welcher der vorbestimmten Teilungslinie S1 oder S2 entspricht, entsprechend der Höhe der Rückseite Bb, die in dem Aufnahmeschritt ST2 für die Höhe gemessen wurde, und der Dicke, die in dem Aufnahmeschritt ST3 für die Dicke gemessen wurde, berechnet, um den überbleibenden Teil UP auszubilden, der eine Dicke von ungefähr 10 μm, wie von der vorderen Seite (untere Oberfläche wie in 8B gesehen) der funktionalen Schicht FL gemessen, in diesem Bereich auszubilden. Danach, wie in 7A gezeigt, wird die Schneidklinge 14 abgesenkt, um in den Wafer W zu schneiden, sodass der äußere Umfang der Schneidklinge 14 die funktionale Schicht FL nicht erreicht.
  • Danach wird der Einspanntisch 11 in der X-Richtung bewegt, um die Schneidklinge 14 relativ zu dem anderen Ende der vorbestimmten Teilungslinie S1 oder S2 zu bewegen. Wenn die Schneidklinge 14 die äußere Kante des Bauelementbereichs DR des anderen Endes der vorbestimmten Teilungslinie S1 oder S2 leicht radial nach innen versetzt, wie in 7B gezeigt, erreicht, wird die Bewegung des Einspanntischs 11 angehalten und die Schneidklinge 14 wird zu einer Position angehoben, die durch die Phantomlinie in 7B gezeigt ist. Entsprechend wird die Schneidnut CR an der Rückseite Bb des Substrats B entlang der vorbestimmten Teilungslinie S1 oder S2 in dem Zustand ausgebildet, in dem der nicht geschnittene Abschnitt UC (siehe 9) in dem umfänglichen Randbereich GR des Wafers W in dem Ausbildungsschritt ST4 für die Schneidnut überbleibt. Die Schneidnut CR wird ähnlich entlang aller anderen Teilungslinien S1 und S2 ausgebildet, um dadurch den nicht geschnittenen Abschnitt UC entlang dem gesamten äußeren Umfang des Wafers W auszubilden, wodurch die Schneidnuten CR nicht in dem nicht geschnittenen Abschnitt UC ausgebildet sind. Nach dem Durchführen des Ausbildungsschritts ST4 für die Schneidnut entlang aller Teilungslinien S1 und S2 wird der Teilungsschritt ST5 durchgeführt.
  • Der Teilungsschritt ST5 ist der Schritt des Teilens des überbleibenden Teils UP, der sich entlang jeder Teilungslinie S1 oder S2 erstreckt, um dadurch den Wafer in Bauelementchips DT zu teilen. Wie in 9 gezeigt, wird der Teilungsschritt ST5 unter Verwendung einer Laserbearbeitungsvorrichtung 20 durchgeführt, die einen Einspanntisch 21, ein bildgebendes Mittel 22 und ein Aufbringungsmittel 23 für den Laserstrahl beinhaltet. Zuerst wird der Wafer W an einer porösen Halteoberfläche (obere Oberfläche) des Einspanntischs 21 in dem Zustand gehalten, in dem das Schutzband TG, das an dem Wafer W angebracht ist, in Kontakt mit der Halteoberfläche ist. Danach wird ein Vakuum von einer Vakuumquelle (nicht gezeigt) durch einen Saugdurchgang (nicht gezeigt) an der Halteoberfläche des Einspanntischs 21 aufgebracht, wodurch der Wafer W durch das Schutzband TG an der Halteoberfläche des Einspanntisch 21 durch Ansaugen gehalten wird.
  • Danach wird ein Ausrichten entsprechend einem Bild (siehe 14), das durch das Bildgebungsmittel 22 erhalten wird, durchgeführt. Danach wird ein Bewegungsmittel (nicht gezeigt) betätigt, um das 23 Aufbringungsmittel für den Laserstrahl relativ entlang der Teilungslinien S1 und S2 des Wafers W, der an dem Einspanntisch 21 gehalten wird, zu bewegen. Gleichzeitig wird ein Laserstrahl L, der eine Absorptionswellenlänge (zum Beispiel 355 nm) aufweist, auf dem Substrat B des Wafers W durch das Aufbringungsmittel 23 für den Laser auf dem Wafer W entlang der Schneidnut CR, wie in 10 und 11A, aufgebracht. In der bevorzugten Ausführungsform wird der Laserstrahl entlang der gesamten Länge von jeder Teilungslinie S1 und S2 in dem Zustand aufgebracht, in dem der Fokuspunkt des Laserstrahls L auf eine Oberfläche von jedem überbleibenden Teil UP (d. h. dem Boden von jeder Schneidnut CR) gesetzt ist, wodurch eine Ablation in jedem überbleibenden Teil UP entlang der gesamten Länge von jeder Teilungslinie S1 oder S2 durchgeführt wird. D. h., dass eine laserbearbeitete Nut entlang der gesamten Länge einer jeden Teilungslinie S1 oder S2, wie in 11B gezeigt, ausgebildet wird (Schritt ST51). In dieser Weise beinhaltet der Schritt ST5 den Schritt des Aufbringens des Laserstrahls entlang der gesamten Länge einer jeden Teilungslinie S1 oder S2 in dem Bereich, der den ungeschnittenen Abschnitt UC beinhaltet, wodurch auch die laserbearbeitete Nut LR an der oberen Oberfläche des nicht geschnittenen Abschnitts UC ausgebildet wird (zum Beispiel an der Rückseite Bb des Substrats B in dem ungeschnittenen Abschnitt UC).
  • Insbesondere wird der Teilungsschritt ST5 in der folgenden Weise durchgeführt. Zuerst wird das Aufbringungsmittel 23 für den Laserstrahl relativ in der X-Richtung entlang der mehreren Teilungslinien S1 des Wafers W, der an dem Einspanntisch 21 gehalten wird, bewegt, um dadurch laserbearbeitete Nuten LR entlang jeder Teilungslinie S1 auszubilden (Schritt ST51). Danach bestimmt das Steuerungsmittel (nicht gezeigt), das in der Laserbearbeitungsvorrichtung 20 beinhaltet ist, ob der Laserstrahl L entlang einer vorbestimmten einen der mehreren Teilungslinien S1 aufgebracht wurde oder nicht (Schritt ST52). Wenn das Steuerungsmittel bestimmt, dass der Laserstrahl entlang der vorbestimmten Teilungslinie S1 aufgebracht wurde (Schritt ST52: ja) wird die laserbearbeitete Nut LR, die in dem nicht geschnittenen Abschnitt UC ausgebildet ist, durch das bildgebende Mittel 22 aufgenommen, um ein Bild zu erhalten, das in 15 gezeigt ist. Danach führt das Steuerungsmittel einen Detektionsschritt für eine Abweichung durch, um eine Abweichung DA der Position zwischen der laserbearbeiteten Nut LR und der vorbestimmten Referenzlinie SL zu detektieren, wie in dem Bild in 15 gezeigt (zum Beispiel eine laterale zentrale Linie in der Schneidnut CR, die durch eine Phantomlinie in 15 gezeigt ist, wobei die Linie einer gewünschten Aufbringungsposition des Laserstrahls entspricht), wobei die Abweichung DA als eine Korrekturinformationen für eine Bearbeitungsposition detektiert wird (Schritt ST53). Die vorbestimmte Teilungslinie S1 in dem Schritt ST52 kann durch die Teilungslinie S1, die von mehreren Linien von der ersten Teilungslinie S1 abgezählt wird, bereitgestellt werden, wo das Verarbeiten begonnen wird.
  • Beim Durchführen der Bearbeitung der folgenden Teilungslinien nach der vorbestimmten Teilungslinie S1 führt das Steuerungsmittel einen Korrekturschritt für die Position zum Korrigieren der Aufbringungsposition des Laserstrahls L entsprechend der Korrekturinformation der Bearbeitungsposition als die Abweichung DA, die oben detektiert wurde (Schritt ST54), durch. Insbesondere korrigiert das Steuerungsmittel die relative Position zwischen dem Aufbringungsmittel 23 für den Laserstrahl und dem Wafer W entsprechend der Abweichung DA, die oben detektiert wurde, sodass die laserbearbeitete Nut LR an der Referenzlinie SL ausgebildet wird. Wenn das Steuerungsmittel bestimmt, dass der Laserstrahl L nicht an der vorbestimmten Teilungslinie S1 aufgebracht wird (Schritt ST52: nein) oder nach dem Durchführen des Positionskorrekturschritt ST54 bestimmt das Steuerungsmittel ob die laserbearbeitete Nut entlang allen Teilungslinien S1 und S2 durchgeführt wurde (ST55) oder nicht. Da das Steuerungsmittel bestimmt, dass die laserbearbeitete Nut nicht entlang allen Teilungslinien S1 und S2 (Schritt ST55: nein) ausgebildet wurde, kehrt das Programm zu Schritt ST51 zurück.
  • Wenn die laserbearbeitete Nut LR entlang allen Teilungslinien S1 ausgebildet ist, wird der Einspanntisch 21 um 90° gedreht, um die Teilungslinien S2 parallel zu der X-Richtung auszubilden. Danach wird das Aufbringungsmittel 23 für den Laserstrahl relativ in der X-Richtung entlang der Teilungslinien S2 bewegt und der Laserstrahl L wird an dem Wafer entlang jeder Teilungslinie S2 aufgebracht (Schritt ST51). Danach bestimmt das Steuerungsmittel, ob der Laserstrahl L entlang einer vorbestimmten einen der mehreren Teilungslinien S2 aufgebracht wurde (Schritt ST52) oder nicht. Wenn das Steuerungsmittel bestimmt, dass der Laserstrahl L entlang der vorbestimmten Teilungslinie S2 ausgebildet wurde, (Schritt ST: 52 ja) wird die laserbearbeitete Nut LR, die in dem nicht geschnittenen Abschnitt UC ausgebildet ist, durch das bildgebende Mittel 22 aufgenommen, um das Bild zu erhalten, das in 15 gezeigt ist. Danach führt das Steuerungsmittel den Detektionsschritt für die Abweichung zum Detektieren der Abweichung DA mit dem Bild, das in 15 gezeigt ist, aus (Schritt ST53). Die vorbestimmte Teilungslinie S2 in Schritt ST52 kann durch die Teilungslinien S2 bereitgestellt werden, die von mehrere Linien von der Teilungslinie S2 abgezählt wird, an welcher das Bearbeiten nach dem Drehen des Wafers um 90° begonnen wurde.
  • Danach führt das Steuerungsmittel den Korrekturschritt für die Position aus, um die Aufbringungsposition des Laserstrahls L entsprechend der Korrekturinformation der Bearbeitungsposition als die Abweichung DA, die oben detektiert wurde (Schritt ST54), zu korrigieren. Wenn das Steuerungsmittel bestimmt, dass der Laserstrahl L nicht an der vorbestimmten Teilungslinie aufgebracht wurde, (Schritt ST 52: nein) oder nach dem Durchführen des Korrekturschritts für die Position ST54 bestimmt das Steuerungsmittel, ob die laserbearbeitete Nut LR entlang aller Teilungslinien S1 und S2 ausgebildet wurde (Schritt ST55) oder nicht. Wenn das Steuerungsmittel bestimmt, dass die laserbearbeitete Nut LR nicht entlang aller Teilungslinien S1 und S2 ausgebildet wurde (Schritt ST55: nein), kehrt das Programm zu Schritt ST51 zurück, wohingegen, wenn das Steuerungsmittel bestimmt, dass die laserbearbeitete Nut LR entlang aller Teilungslinien S1 und S2 ausgebildet wurde (Schritt ST 55: ja), wird das ansaugende Halten des Wafers W an dem Einspanntisch 21 abgebrochen, um das Bearbeitungsverfahren zu beenden.
  • In dem Bearbeitungsverfahren entsprechend der bevorzugten Ausführungsform wird ein nicht geschnittener Abschnitt UC in dem umfänglichen Randbereich GR des Wafers W in dem Ausbildungsschritt ST4 für die Schneidnut ausgebildet. D. h., dass der nicht geschnittene Abschnitt UC als ein Verstärkungsabschnitt dient, der entlang dem äußeren Umfang des Wafers W ausgebildet ist. Entsprechend, obwohl die Schneidnuten CR entlang der Teilungslinien S1 und S2 des Wafers ausgebildet sind, ist es möglich, das Brechen des Wafers Beim Transferieren des Wafers von der Schneidvorrichtung 10 zu der Laserbearbeitungsvorrichtung 20 zu verhindern. Ferner wird beim Ausbilden der laserbearbeitete Nut LR in dem Teilungsschritt ST5 (Schritt ST 51) der Laserstrahl auch auf dem nicht geschnittenen Abschnitt UC aufgebracht, sodass die Aufbringungsposition des Laserstrahls L klar an der flachen oberen Oberfläche des nicht geschnittenen Abschnitts UC erkannt werden kann. Entsprechend kann die Abweichung DA der Aufbringungsposition des Laserstrahls L detektiert werden. Ferner kann durch Verwenden der Abweichung DA als ein Korrekturwert der Laserstrahl L an einer gewünschten Position aufgebracht werden. Folglich, entsprechend dem Bearbeitungsverfahren, das oben beschrieben wird, kann ein Schaden an dem Wafer W beim Transferieren unterdrückt werden und die Aufbringungsposition des Laserstrahls L kann auch einfach korrigiert werden.
  • Die vorliegende Erfindung ist nicht auf die oben beschriebene bevorzugte Ausführungsform beschränkt, sondern verschiedene Modifikationen können ohne ein Abweichen von dem Bereich der vorliegenden Erfindung gemacht werden. Zum Beispiel, während des Steuerungsmittel der Laserbearbeitungsvorrichtung 20 die Aufbringungsposition des Laserstrahls L entsprechend der Abweichung DA in der oben bevorzugten Ausführungsform korrigiert, kann ein Bediener der Laserbearbeitungsvorrichtung 20 das Bild, das durch das Bildgebungsmittel 22 erhalten wird, visuell auswerten, die Abweichung DA ablesen und die Aufbringungsposition des Laserstrahls L korrigieren.
  • Die vorliegende Erfindung ist nicht auf die Details der obigen beschriebenen bevorzugten Ausführungsform beschränkt. Der Bereich der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in den Äquivalenzbereich des Bereichs der Ansprüche fallen, werden dadurch durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005-64231 [0002]

Claims (2)

  1. Waferbearbeitungsverfahren zum Bearbeiten eines Wafers, der ein Substrat und eine funktionale Schicht beinhaltet, die an einer vorderen Seite des Substrats ausgebildet ist, wobei die funktionale Schicht mit mehreren sich kreuzenden Teilungslinien ausgebildet ist und mehrere Bauelemente einzeln in mehreren getrennten Bereichen ausgebildet sind, die durch die sich kreuzenden Teilungslinien gebildet werden, wobei der Wafer einen Bauelementbereich, in dem die Bauelemente ausgebildet sind, und einen umfänglichen Randbereich aufweist, der den Bauelementbereich umgibt, wobei das Verfahren umfasst: einen Anbringungsschritt für ein Schutzband zum Anbringen eines Schutzbands, das durch eine äußere Anregung an der vorderen Seite der Funktionsschicht vernetzbar ist; einen Ausbildungsschritt für eine Schneidnut zum Schneiden des Substrats von seiner Rückseite entlang jeder Teilungslinie unter Verwendung einer Schneidklinge nach einem Durchführen des Anbringungsschritt für das Schutzband, wodurch eine Schneidnut ausgebildet wird, die eine Tiefe aufweist, welche die funktionale Schicht nicht erreicht, wobei ein Teil des Substrats zwischen einem Boden der Schneidnut und der funktionalen Schicht übrig bleibt; und einen Teilungsschritt zum Aufbringen eines Laserstrahls, der eine Absorptionswellenlänge für das Substrat aufweist, entlang der Schneidnut nach dem Durchführen des Ausbildungsschritts für die Schneidnut, wodurch der Teil des Substrats geteilt wird, der zwischen dem Boden der Schneidnut und der funktionalen Schicht übrig geblieben ist, um den Wafer in mehrere Bauelementchips zu teilen; wobei in dem Ausbildungsschritt für die Schneidnut ein nicht geschnittener Abschnitt, in welchem die Schneidnut nicht ausgebildet ist, in dem umfänglichen Randbereich des Wafers übrig bleibt.
  2. Waferbearbeitungsverfahren nach Anspruch 1, bei dem der Laserstrahl in dem Teilungsschritt in einem Bereich des Wafers aufgebracht wird, der jeder Teilungslinie entspricht und den nicht geschnittenen Abschnitt beinhaltet, wodurch eine laserbearbeitete Nut an einer oberen Oberfläche des nicht geschnittenen Abschnitts ausgebildet wird, wobei der Teilungsschritt beinhaltet: einen Detektionsschritt für eine Abweichung durch Abbilden der laserbearbeiteten Nut, die an der oberen Oberfläche des nicht geschnittenen Abschnitts ausgebildet ist, unter Verwendung eines Bildgebungsmittels, um eine Abweichung zwischen einer gewünschten Aufbringungsposition des Laserstrahls und einer Position der laserbearbeitete Nut als eine Korrekturinformation für eine Bearbeitungsposition zu detektieren; und einen Korrekturschritt für eine Position zum Korrigieren der Aufbringungsposition des Laserstrahls entsprechend der Korrekturinformationen für die Bearbeitungsposition nach dem Durchführen des Detektionsschritts für die Abweichung.
DE102016208307.4A 2015-05-19 2016-05-13 Waferbearbeitungsverfahren Pending DE102016208307A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-101599 2015-05-19
JP2015101599A JP6478801B2 (ja) 2015-05-19 2015-05-19 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
DE102016208307A1 true DE102016208307A1 (de) 2016-11-24

Family

ID=57231806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016208307.4A Pending DE102016208307A1 (de) 2015-05-19 2016-05-13 Waferbearbeitungsverfahren

Country Status (7)

Country Link
US (1) US9716039B2 (de)
JP (1) JP6478801B2 (de)
KR (1) KR102447146B1 (de)
CN (1) CN106169442A (de)
DE (1) DE102016208307A1 (de)
SG (1) SG10201603205TA (de)
TW (1) TWI679693B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7032050B2 (ja) * 2017-03-14 2022-03-08 株式会社ディスコ レーザー加工装置
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6912267B2 (ja) * 2017-05-09 2021-08-04 株式会社ディスコ レーザ加工方法
JP6858455B2 (ja) * 2017-07-24 2021-04-14 株式会社ディスコ チップの製造方法
JP6830739B2 (ja) * 2017-08-22 2021-02-17 株式会社ディスコ チップの製造方法
JP7015139B2 (ja) * 2017-10-18 2022-02-02 株式会社ディスコ 被加工物の研削方法及び研削装置
JP6955975B2 (ja) * 2017-11-21 2021-10-27 株式会社ディスコ ウェーハの加工方法
JP7062449B2 (ja) * 2018-01-23 2022-05-06 株式会社ディスコ 被加工物の切削方法
JP7013276B2 (ja) * 2018-02-23 2022-01-31 株式会社ディスコ 加工装置
JP7068028B2 (ja) 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
JP7061021B2 (ja) * 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法及び研削装置
JP7191563B2 (ja) * 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法
JP2020017677A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
CN109176928A (zh) * 2018-09-14 2019-01-11 苏州迈为科技股份有限公司 一种电池片划片装置及划片方法
DE102019201438B4 (de) * 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
JP7323304B2 (ja) * 2019-03-07 2023-08-08 株式会社ディスコ 被加工物の分割方法
US11289378B2 (en) * 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336988A (ja) * 1986-07-29 1988-02-17 Rohm Co Ltd 半導体ウエハの分割方法
JPH06224298A (ja) * 1993-01-26 1994-08-12 Sony Corp ダイシング方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
JP2006073690A (ja) * 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006140341A (ja) * 2004-11-12 2006-06-01 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4734903B2 (ja) * 2004-11-29 2011-07-27 株式会社デンソー 半導体ウェハのダイシング方法
JP4630689B2 (ja) * 2005-03-01 2011-02-09 株式会社ディスコ ウエーハの分割方法
JP2008091779A (ja) * 2006-10-04 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5054496B2 (ja) * 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP2009272421A (ja) * 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP5122378B2 (ja) * 2008-06-09 2013-01-16 株式会社ディスコ 板状物の分割方法
JP5964580B2 (ja) * 2011-12-26 2016-08-03 株式会社ディスコ ウェーハの加工方法
JP6078272B2 (ja) * 2012-09-10 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法

Also Published As

Publication number Publication date
KR20160136232A (ko) 2016-11-29
SG10201603205TA (en) 2016-12-29
CN106169442A (zh) 2016-11-30
TWI679693B (zh) 2019-12-11
US9716039B2 (en) 2017-07-25
JP2016219564A (ja) 2016-12-22
KR102447146B1 (ko) 2022-09-23
US20160343614A1 (en) 2016-11-24
JP6478801B2 (ja) 2019-03-06
TW201642336A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
DE102016208307A1 (de) Waferbearbeitungsverfahren
DE102017206400B4 (de) Bearbeitungsverfahren für einen wafer
DE102004055443B4 (de) Waferbearbeitungsverfahren
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
AT515730A2 (de) Verfahren zum Bearbeiten von Wafern
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE202014011497U1 (de) Laserbearbeitungsvorrichtung
DE102012212095A1 (de) Laserbearbeitungsverfahren für einen Wafer
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102019210185A1 (de) Halbleiter-waferbearbeitungsverfahren
DE102015221485A1 (de) Waferbearbeitungsverfahren
DE102009004567A1 (de) Wafertrennverfahren
DE102010046665A1 (de) Waferbearbeitungsverfahren
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
EP3373328A1 (de) Vorrichtung und verfahren zur ermittlung von ausrichtungsfehlern
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE102018215247A1 (de) Bearbeitungsverfahren für einen Wafer
DE112005000448T5 (de) Verfahren zur Umsetzung eines Wafers
DE102013208835A1 (de) Haftbandbefestigungsverfahren
DE102014219908B4 (de) Herstellungsverfahren für eine Fotomaske
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102018215397B4 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
WO2010013194A2 (de) Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondetem und rueckgeduenntem Stapel von Halbleiterscheiben

Legal Events

Date Code Title Description
R012 Request for examination validly filed