KR102413288B1 - 밀착 정도 검출 방법 - Google Patents

밀착 정도 검출 방법 Download PDF

Info

Publication number
KR102413288B1
KR102413288B1 KR1020160095921A KR20160095921A KR102413288B1 KR 102413288 B1 KR102413288 B1 KR 102413288B1 KR 1020160095921 A KR1020160095921 A KR 1020160095921A KR 20160095921 A KR20160095921 A KR 20160095921A KR 102413288 B1 KR102413288 B1 KR 102413288B1
Authority
KR
South Korea
Prior art keywords
protective tape
wafer
adhesive layer
adhesion
detecting
Prior art date
Application number
KR1020160095921A
Other languages
English (en)
Other versions
KR20170016287A (ko
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170016287A publication Critical patent/KR20170016287A/ko
Application granted granted Critical
Publication of KR102413288B1 publication Critical patent/KR102413288B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/2813—Producing thin layers of samples on a substrate, e.g. smearing, spinning-on
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/2813—Producing thin layers of samples on a substrate, e.g. smearing, spinning-on
    • G01N2001/2833—Collecting samples on a sticky, tacky, adhesive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

본 발명은, 반도체 웨이퍼 등의 웨이퍼의 표면에 접착된 보호 테이프의 밀착 정도를 검출하는 밀착 정도 검출 방법을 제공하는 것을 목적으로 한다.
웨이퍼에 대한 보호 테이프의 밀착 정도를 검출하는 밀착 정도 검출 방법으로서, 웨이퍼의 표면에 점착층을 대면시켜 보호 테이프를 접착하는 보호 테이프 접착 공정과, 웨이퍼의 표면에 접착된 보호 테이프를 박리하는 보호 테이프 박리 공정과, 웨이퍼의 표면의 임의의 특정 영역을 촬상하고, 표면의 요철의 제1 고저차를 검출하는 제1 고저차 검출 공정과, 웨이퍼의 표면으로부터 박리된 보호 테이프에 있어서의 특정 영역에 대응하는 점착층의 대응 영역을 촬상하고, 점착층에 전사된 요철의 제2 고저차를 검출하는 제2 고저차 검출 공정과, 제1 고저차와 제2 고저차를 비교하여 제2 고저차가 제1 고저차에 대하여 허용 범위 내인지 여부를 판정하는 판정 공정을 포함한다.

Description

밀착 정도 검출 방법{ADHESION DEGREE DETECTION METHOD}
본 발명은, 반도체 웨이퍼 등의 웨이퍼의 표면에 접착된 보호 테이프의 밀착 정도를 검출하는 밀착 정도 검출 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 형성된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼는, 이면이 연삭되어 소정의 두께로 형성된 후, 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스 칩을 제조하고 있다.
전술한 반도체 웨이퍼의 이면을 연삭하여 소정의 두께로 형성하는 이면 연삭 공정은, 반도체 웨이퍼의 표면을 보호하기 위해서 반도체 웨이퍼의 표면에 보호 테이프를 접착하고, 이 보호 테이프측을 연삭 장치의 척 테이블 상에 유지하여, 연삭 지석에 의해 반도체 웨이퍼의 이면을 연삭한다.
또한, 반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 웨이퍼의 내부에 위치시켜 분할 예정 라인을 따라 조사함으로써, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 그 후 웨이퍼의 이면을 연삭하여 웨이퍼를 소정의 두께로 형성함과 더불어, 웨이퍼를 개질층이 형성되고 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할하는 방법이 제안되어 있다. 이 웨이퍼 분할 방법에 있어서도, 웨이퍼의 표면을 보호하기 위해서 웨이퍼의 표면에 보호 테이프가 접착된다(예컨대, 특허문헌 1 참조).
[특허문헌 1] 일본 특허 공개 2009-290148호 공보
그런데, 반도체 웨이퍼 등의 웨이퍼의 표면은 미세한 요철로 되어 있고, 보호 테이프가 웨이퍼의 표면에 밀착하여 접착되어 있지 않은 경우가 있다. 보호 테이프가 웨이퍼의 표면에 밀착하여 접착되어 있지 않으면, 웨이퍼의 이면을 연삭할 때에 웨이퍼가 깨지거나, 분할된 디바이스 칩끼리가 접촉하여 디바이스 칩이 손상된다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 반도체 웨이퍼 등의 웨이퍼의 표면에 접착된 보호 테이프의 밀착 정도를 검출하는 밀착 정도 검출 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 따르면, 표면에 복수의 분할 예정 라인이 형성되어 있음과 더불어 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 표면에, 점착층을 구비한 보호 테이프를 접착할 때의 웨이퍼에 대한 보호 테이프의 밀착 정도를 검출하는 밀착 정도 검출 방법으로서, 웨이퍼의 표면에 점착층을 대면시켜 보호 테이프를 접착하는 보호 테이프 접착 공정과, 웨이퍼의 표면에 접착된 보호 테이프를 박리하는 보호 테이프 박리 공정과, 웨이퍼의 표면의 임의의 특정 영역을 촬상하고, 표면의 요철의 제1 고저차를 검출하는 제1 고저차 검출 공정과, 웨이퍼의 표면으로부터 박리된 보호 테이프에 있어서의 상기 특정 영역에 대응하는 점착층의 대응 영역을 촬상하고, 점착층에 전사된 요철의 제2 고저차를 검출하는 제2 고저차 검출 공정과, 상기 제1 고저차와 상기 제2 고저차를 비교하여 상기 제2 고저차가 상기 제1 고저차에 대하여 허용 범위 내라면 밀착 정도는 합격이라고 판정하고, 허용 범위 밖이라면 밀착 정도는 불합격이라고 판정하는 판정 공정을 포함한 것을 특징으로 하는 밀착 정도 검출 방법이 제공된다.
바람직하게는, 보호 테이프의 점착층은 자외선을 조사함으로써 경화하는 점착제로 이루어져 있고, 상기 보호 테이프 박리 공정을 실시하기 전에, 웨이퍼의 표면에 접착된 보호 테이프의 점착층에 자외선을 조사하여 점착층을 경화시키는 점착층 경화 공정을 실시한다.
본 발명의 밀착 정도 검출 방법에 따르면, 웨이퍼의 표면에 접착된 보호 테이프의 웨이퍼에 대한 밀착 정도를 용이하게 또한 확실하게 검출할 수 있다. 그리고, 판정 공정에 있어서 밀착 정도가 불합격이라고 판정된 경우에는, 웨이퍼의 표면에 보호 테이프를 밀착하여 접착하는 방법 또는 장치의 개발, 연구할 때의 자료로 할 수 있다.
도 1은 반도체 웨이퍼의 사시도 및 주요부를 확대하여 나타낸 단면도.
도 2는 본 발명에 따른 밀착 정도 검출 방법에 있어서의 보호 테이프 접착 공정을 나타낸 사시도.
도 3은 점착층 경화 공정의 설명도.
도 4는 보호 테이프 박리 공정을 나타낸 사시도.
도 5는 제1 고저차 검출 공정의 설명도.
도 6은 제2 고저차 검출 공정의 설명도.
이하, 본 발명에 따른 밀착 정도 검출 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.
도 1의 (a) 및 (b)에는, 본 발명에 따른 밀착 정도 검출 방법에 이용하는 웨이퍼로서의 반도체 웨이퍼의 사시도 및 주요부를 확대하여 나타낸 단면도가 도시되어 있다. 반도체 웨이퍼(2)는, 두께가 예컨대 500 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있음과 더불어, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 또한, 디바이스(22)는, 도 1의 (b)에 도시된 실시형태에 있어서는 베이스부(221)와 중앙부(222)로 이루어져 있고, 베이스부(221)의 표면으로부터 중앙부(222)의 표면까지는 높이(h0)가 예컨대 15 ㎛로 설정되어 있다. 이하, 전술한 반도체 웨이퍼(2)를 이용하여 실시하는 본 발명에 따른 밀착 정도 검출 방법에 대해서 설명한다.
본 실시형태에 있어서는, 우선 반도체 웨이퍼(2)의 표면(2a)에 점착층을 구비한 보호 테이프의 점착층을 대면시켜 보호 테이프를 접착하는 보호 테이프 접착 공정을 실시한다. 즉, 도 2의 (a) 및 (b)에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 보호 테이프(3)를 구성하는 시트형 기재(31)의 한쪽 면에 도포된 점착층(32)을 대면시키고, 도 2의 (c)에 도시된 바와 같이 보호 테이프(3) 상에 롤러(4)를 회전시킴으로써, 반도체 웨이퍼(2)의 표면(2a)에 보호 테이프(3)를 접착한다. 또한, 보호 테이프(3)를 구성하는 시트형 기판(31)은 본 실시형태에 있어서는 두께가 예컨대 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재에 의해 형성되며, 점착층(32)은 본 실시형태에 있어서는 자외선을 조사함으로써 경화하는 점착제로 이루어지고 예컨대 40 ㎛의 두께로 도포되어 있다. 이와 같이 하여 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)는, 롤러(4)의 탄력성이나 롤러(4)에 작용되는 압박력 등에 의해 보호 테이프(3)와 반도체 웨이퍼(2)의 표면(2a)과의 밀착 정도가 변화된다. 따라서, 최적의 롤러(4)의 탄력성이나 롤러(4)에 작용되는 최적의 압박력 등을 구하기 위해서, 및 반도체 웨이퍼(2)의 표면에 보호 테이프(3)를 밀착하여 접착하는 방법 또는 장치의 개발, 연구할 때의 자료에 제공하기 위해서, 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)의 밀착 정도를 검출하여 데이터를 축적하는 것이 중요하다.
반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)의 밀착 정도를 검출하기 위해서, 본 실시형태에 있어서는 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)의 점착층(32)에 자외선을 조사하여 점착층(32)을 경화시키는 점착층 경화 공정을 실시한다. 즉, 도 3에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)의 시트형 기재(31)측으로부터 자외선 조사기(5)에 의해 자외선을 조사한다. 본 실시형태에 있어서는 보호 테이프(3)를 구성하는 시트형 기재(31)는 자외선이 투과하는 폴리염화비닐(PVC)로 이루어지는 시트형 기재에 의해 형성되어 있기 때문에, 상기 시트형 기재(31)를 통해 점착층(32)에 자외선이 조사되고, 점착층(32)이 경화된다. 이와 같이, 점착층(32)이 경화됨으로써, 보호 테이프(3)의 점착층(32)에 전사된 반도체 웨이퍼(2)의 표면(2a)의 요철에 대응하는 요철이 확실하게 유지됨과 더불어, 점착층(32)의 점착력이 저하된다.
전술한 점착층 경화 공정을 실시하였다면, 도 4에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 접착된 보호 테이프(3)를 박리한다(보호 테이프 박리 공정). 이 박리 공정을 실시할 때에는, 보호 테이프(3)의 점착층(32)이 상기 점착층 경화 공정을 실시함으로써 경화되어 점착력이 저하되고 있기 때문에, 보호 테이프(3)를 반도체 웨이퍼(2)의 표면(2a)으로부터 용이하게 박리할 수 있다.
다음에, 반도체 웨이퍼(2)의 표면(2a)의 임의의 특정 영역을 촬상하고, 표면의 요철의 제1 고저차를 검출하는 제1 고저차 검출 공정을 실시한다. 이 제1 고저차 검출 공정은, 본 실시형태에 있어서는 도 5의 (a)에 도시된 고저차 검출 장치(6)를 이용하여 실시한다. 도 5의 (a)에 도시된 고저차 검출 장치(6)는, 오토포커스 기능을 구비한 촬상 수단(61)과, 상기 촬상 수단(61)에 의해 촬상된 촬상 신호를 입력하여 화상 처리를 실행하는 제어 수단(62)과, 상기 제어 수단(62)에 의해 화상 처리된 화상을 표시하는 표시 수단(63)을 구비하고 있다. 이 고저차 검출 장치(6)를 이용하여 제1 고저차 검출 공정을 실시하기 위해서는, 도 5의 (a)에 도시된 바와 같이 촬상 수단(61)의 바로 아래에 반도체 웨이퍼(2)의 표면(2a)의 임의의 특정 영역(A)을 위치시킨다. 이 임의의 특정 영역(A)은, 본 실시형태에 있어서는 반도체 웨이퍼(2)의 중심 위치에 있는 디바이스(22)를 포함하는 영역으로 설정되어 있다.
도 5의 (a)에 도시된 바와 같이 반도체 웨이퍼(2) 표면(2a)의 임의의 특정 영역(A)을 촬상 수단(61)의 바로 아래에 위치시켰다면, 촬상 수단(61)은 특정 영역(A)을 촬상하여 화상 신호를 제어 수단(62)으로 보낸다. 이 때, 촬상 수단(61)은 오토포커스 기능에 의해 특정 영역(A)의 디바이스(22)를 구성하는 중앙부(222)의 표면에 초점을 위치시키고, 그 초점 거리(f1)를 제어 수단(62)으로 보낸다. 이와 같이 하여 촬상 수단(61)으로부터 보내어진 화상 신호 및 초점 거리(f1)가 입력된 제어 수단(62)은, 이 화상 신호 및 초점 거리(f1)를 내장하는 메모리에 일시 저장함과 더불어, 화상 신호에 기초한 화상을 도 5의 (b)에 도시된 바와 같이 표시 수단(63)에 표시한다.
다음에, 반도체 웨이퍼(2)의 임의의 특정 영역(A)의 디바이스(22)를 구성하는 베이스부(221)를 촬상 수단(61)의 바로 아래에 위치시킴과 더불어, 촬상 수단(61)을 작동시킨다. 그리고 촬상 수단(61)은, 오토포커스 기능에 의해 베이스부(221)의 표면까지의 초점 거리(f2)를 검출하고, 검출 신호를 제어 수단(62)으로 보낸다. 이와 같이 하여 촬상 수단(61)으로부터 보내어진 초점 거리(f2)가 입력된 제어 수단(62)은, 이 초점 거리(f2)를 내장하는 메모리에 일시 저장된다.
이상과 같이 하여, 디바이스(22)를 구성하는 중앙부(222)의 표면까지의 초점 거리(f1)와 디바이스(22)를 구성하는 베이스부(221)의 표면까지의 초점 거리(f2)가 입력된 제어 수단(62)은, 베이스부(221)의 표면으로부터 돌출된 중앙부(222)의 높이(h1)를 구한다(h1=f2-f1). 이와 같이 하여 베이스부(221)의 표면으로부터 돌출된 중앙부(222)의 높이(h1)를 구하였다면, 제어 수단(62)은 디바이스(22)를 구성하는 중앙부(222)의 높이(h1)를 표시하는 화상을 도 5의 (c)에 도시된 바와 같이 표시 수단(63)에 표시한다. 또한, 전술한 제1 고저차 검출 공정은, 상기 보호 테이프 점착 공정을 실시하기 전에 실시하여도 좋다.
다음에, 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 상기 특정 영역(A)에 대응하는 점착층(32)의 대응 영역을 촬상하고, 점착층(32)에 전사된 요철의 제2 고저차를 검출하는 제2 고저차 검출 공정을 실시한다. 이 제2 고저차 검출 공정은, 본 실시형태에 있어서는 상기 도 6의 (a)에 도시된 고저차 검출 장치(6)를 이용하여 실시한다. 즉, 도 6의 (a)에 도시된 바와 같이 촬상 수단(61)의 바로 아래에 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 상기 특정 영역(A)에 대응하는 점착층(32)의 대응 영역(B)을 위치시킨다.
도 6의 (a)에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 상기 특정 영역(A)에 대응하는 점착층(32)의 대응 영역(B)을 촬상 수단(61)의 바로 아래에 위치시켰다면, 촬상 수단(61)은 대응 영역(B)을 촬상하여 화상 신호를 제어 수단(62)으로 보낸다. 이 때, 촬상 수단(61)은 오토포커스 기능에 의해 대응 영역(B)에 있어서의 디바이스(22)를 구성하는 중앙부(222)에 대응하는 제1 오목부(322)의 바닥면에 초점을 위치시키고, 그 초점 거리(f3)를 제어 수단(62)으로 보낸다. 이와 같이 하여 촬상 수단(61)으로부터 보내어진 화상 신호 및 초점 거리(f3)가 입력된 제어 수단(62)은, 이 화상 신호 및 초점 거리(f3)를 내장하는 메모리에 일시 저장함과 더불어, 화상 신호에 기초한 화상을 도 6의 (b)에 도시된 바와 같이 표시 수단(63)에 표시한다. 또한, 도 6의 (b)에 도시된 화상에는, 상기 디바이스(22)를 구성하는 중앙부(222)에 대응하는 제1 오목부(322)와, 디바이스(22)를 구성하는 베이스부(221)에 대응하는 제2 오목부(321)가 도시되어 있다.
다음에, 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 디바이스(22)를 구성하는 베이스부(221)에 대응하는 제2 오목부(321)를 촬상 수단(61)의 바로 아래에 위치시킴과 더불어, 촬상 수단(61)을 작동시킨다. 그리고 촬상 수단(61)은, 오토포커스 기능에 의해 제2 오목부(321)의 바닥면까지의 초점 거리(f4)를 검출하고, 검출 신호를 제어 수단(62)으로 보낸다. 이와 같이 하여 촬상 수단(61)으로부터 보내어진 초점 거리(f4)가 입력된 제어 수단(62)은, 이 초점 거리(f4)를 내장하는 메모리에 일시 저장한다.
이상과 같이 하여, 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 제1 오목부(322)의 바닥면까지의 초점 거리(f3)와 제2 오목부(321)의 바닥면까지의 초점 거리(f4)가 입력된 제어 수단(62)은, 제2 오목부(321)의 바닥면으로부터 제1 오목부(322)의 바닥면까지의 깊이(d1)를 구한다(d1=f3-f4). 이와 같이 하여 제2 오목부(321)의 바닥면으로부터 제1 오목부(322)의 바닥면까지의 깊이(d1)를 구하였다면, 제어 수단(62)은 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 형성된 제1 오목부(322)의 깊이(d1)를 표시하는 화상을 도 6의 (c)에 도시된 바와 같이 표시 수단(63)에 표시한다.
전술한 바와 같이 제2 고저차 검출 공정을 실시하였다면, 제1 고저차와 제2 고저차를 비교하여 제2 고저차가 제1 고저차에 대하여 허용 범위 내라면 밀착 정도는 합격이라고 판정하고, 허용 범위 밖이면 밀착 정도는 불합격이라고 판정하는 판정 공정을 실시한다. 본 실시형태에 있어서는, 제1 고저차 검출 공정에서 검출된 디바이스(22)를 구성하는 베이스부(221)의 표면으로부터 돌출된 중앙부(222)의 높이(h1)(제1 고저차)와 제2 고저차 검출 공정에서 검출된 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 제1 오목부(322)의 깊이(d1)(제2 고저차)를 비교하고, 반도체 웨이퍼(2)의 표면(2a)으로부터 박리된 보호 테이프(3)에 있어서의 제1 오목부(322)의 깊이(d1)가 디바이스(22)를 구성하는 베이스부(221)의 표면으로부터 돌출된 중앙부(222)의 높이(h1)에 대하여 허용 범위(예컨대 h1-2㎛≤d1≤h1) 내인지 여부를 판정한다. 예컨대, 디바이스(22)를 구성하는 베이스부(221)의 표면으로부터 돌출된 중앙부(222)의 높이(h1)가 15 ㎛인 경우, 보호 테이프(3)에 있어서의 제1 오목부(322)의 깊이(d1)가 14 ㎛일 때에는 허용 범위(15-2≤14≤15) 내이기 때문에, 밀착 정도는 합격이라고 판정한다. 한편, 보호 테이프(3)에 있어서의 제1 오목부(322)의 깊이(d1)가 12 ㎛일 때에는, 이 깊이(d1: 12 ㎛)가 허용 범위(h1: 15-2 ㎛)보다 작아 허용 범위 밖이기 때문에, 밀착 정도는 불합격이라고 판정한다. 이 판정 공정은, 본 실시형태에 있어서는 상기 제어 수단(62)에 의해 연산하고, 판정 결과를 표시 수단(63)에 표시한다.
전술한 판정 공정에 있어서 밀착 정도가 합격이라고 판정된 경우에는, 상기 보호 테이프 점착 공정에 이용하는 롤러(4)의 탄력성이나 롤러(4)에 작용되는 압박력 등은 적정하여 계속해서 실시할 수 있다. 한편, 전술한 판정 공정에 있어서 밀착 정도가 불합격이라고 판정된 경우에는, 롤러(4)의 탄력성이나 롤러(4)에 작용되는 압박력을 더 실험하여 최적의 값을 구하기 위한 데이터로 하거나, 웨이퍼의 표면에 보호 테이프를 밀착하여 접착하는 방법 또는 장치의 개발, 연구할 때의 자료로 한다.
2 : 반도체 웨이퍼 21 : 분할 예정 라인
22 : 디바이스 3 : 점착 테이프
4 : 롤러 5 : 자외선 조사기
6 : 고저차 검출 장치 61 : 촬상 수단
62 : 제어 수단 63 : 표시 수단

Claims (2)

  1. 표면에 복수의 분할 예정 라인이 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 표면에, 점착층을 구비한 보호 테이프를 접착할 때의 웨이퍼에 대한 보호 테이프의 밀착 정도를 검출하는 밀착 정도 검출 방법에 있어서,
    웨이퍼의 표면에 점착층을 대면시켜 보호 테이프를 접착하는 보호 테이프 접착 공정;
    웨이퍼의 표면에 접착된 보호 테이프를 박리하는 보호 테이프 박리 공정;
    웨이퍼의 표면의 임의의 특정 영역을 촬상하고, 표면의 요철의 제1 고저차를 검출하는 제1 고저차 검출 공정;
    웨이퍼의 표면으로부터 박리된 보호 테이프에 있어서의 상기 특정 영역에 대응하는 점착층의 영역을 촬상하고, 점착층에 전사된 요철의 제2 고저차를 검출하는 제2 고저차 검출 공정; 및
    상기 제1 고저차와 상기 제2 고저차를 비교하여 상기 제2 고저차가 상기 제1 고저차에 대하여 허용 범위 내라면 밀착 정도는 합격이라고 판정하고, 허용 범위 밖이라면 밀착 정도는 불합격이라고 판정하는 판정 공정
    을 포함하고,
    보호 테이프의 점착층은 자외선을 조사함으로써 경화되는 점착제로 이루어져 있고, 상기 보호 테이프 박리 공정을 실시하기 전에, 웨이퍼의 표면에 접착된 보호 테이프의 점착층에 자외선을 조사하여 점착층을 경화시키는 점착층 경화 공정을 실시하는, 밀착 정도 검출 방법.
  2. 삭제
KR1020160095921A 2015-08-03 2016-07-28 밀착 정도 검출 방법 KR102413288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015153425A JP6560052B2 (ja) 2015-08-03 2015-08-03 密着度合検出方法
JPJP-P-2015-153425 2015-08-03

Publications (2)

Publication Number Publication Date
KR20170016287A KR20170016287A (ko) 2017-02-13
KR102413288B1 true KR102413288B1 (ko) 2022-06-27

Family

ID=57989286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160095921A KR102413288B1 (ko) 2015-08-03 2016-07-28 밀착 정도 검출 방법

Country Status (5)

Country Link
US (1) US9859143B2 (ko)
JP (1) JP6560052B2 (ko)
KR (1) KR102413288B1 (ko)
CN (1) CN106409710B (ko)
TW (1) TWI693649B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748272B2 (en) * 2017-05-18 2020-08-18 Applied Materials Israel Ltd. Measuring height difference in patterns on semiconductor wafers
EP3633718A1 (en) * 2018-10-01 2020-04-08 Infineon Technologies AG Detection of adhesive residue on a wafer
CN112563147B (zh) * 2020-12-07 2023-05-12 英特尔产品（成都）有限公司 用于检测半导体芯片产品脱袋的方法、装置和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094132A (ja) 2007-10-04 2009-04-30 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2010102313A (ja) 2008-09-26 2010-05-06 Sharp Corp 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP2012038827A (ja) * 2010-08-05 2012-02-23 Maxell Sliontec Ltd 半導体ウェハ保持保護用粘着フィルム
JP2013199623A (ja) * 2012-03-26 2013-10-03 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112510A (ja) * 1997-06-11 1999-01-06 Disco Abrasive Syst Ltd 切削溝深さの検出方法
JP2006032399A (ja) * 2004-07-12 2006-02-02 Nippon Steel Chem Co Ltd 半導体チップの実装方法
DE102005017170B4 (de) * 2005-04-13 2010-07-01 Ovd Kinegram Ag Transferfolie, Verfahren zu deren Herstellung sowie Mehrschichtkörper und dessen Verwendung
JP2007017522A (ja) * 2005-07-05 2007-01-25 Lintec Corp 平面型光導波路作製用樹脂シート
US7521769B2 (en) * 2005-07-08 2009-04-21 Sru Biosystems, Inc. Photonic crystal biosensor structure and fabrication method
CN1928711B (zh) * 2005-09-06 2010-05-12 佳能株式会社 模具、压印方法和用于生产芯片的工艺
CN101454636A (zh) * 2006-05-31 2009-06-10 佳能株式会社 间隙测量方法、压印方法和压印设备
US8299397B2 (en) * 2007-12-19 2012-10-30 Tokyo Seimitsu Co., Ltd. Laser dicing apparatus and dicing method
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5465455B2 (ja) * 2008-09-30 2014-04-09 富士フイルム株式会社 凹凸部材の製造方法
JP5318544B2 (ja) * 2008-12-01 2013-10-16 株式会社ディスコ レーザ加工装置
JP4678437B2 (ja) * 2008-12-29 2011-04-27 ソニー株式会社 光学素子およびその製造方法、ならびに表示装置
KR20130135960A (ko) * 2011-04-20 2013-12-11 가부시키가이샤 고베 세이코쇼 도금 밀착성이 우수한 합금화 용융 아연 도금 고장력 강판 및 그의 제조 방법
JP6086675B2 (ja) * 2011-11-30 2017-03-01 株式会社Ｓｃｒｅｅｎホールディングス 印刷装置および印刷方法
JP5117630B1 (ja) * 2012-07-06 2013-01-16 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
JP2014192464A (ja) * 2013-03-28 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウェハ表面保護用粘着テープ
JP6219932B2 (ja) * 2013-04-26 2017-10-25 Ｊｘｔｇエネルギー株式会社 疎水性ゾルゲル材料を用いた凹凸構造を有する基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094132A (ja) 2007-10-04 2009-04-30 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2010102313A (ja) 2008-09-26 2010-05-06 Sharp Corp 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP2012038827A (ja) * 2010-08-05 2012-02-23 Maxell Sliontec Ltd 半導体ウェハ保持保護用粘着フィルム
JP2013199623A (ja) * 2012-03-26 2013-10-03 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ

Also Published As

Publication number Publication date
JP6560052B2 (ja) 2019-08-14
US20170040201A1 (en) 2017-02-09
US9859143B2 (en) 2018-01-02
TWI693649B (zh) 2020-05-11
TW201707101A (zh) 2017-02-16
JP2017034123A (ja) 2017-02-09
KR20170016287A (ko) 2017-02-13
CN106409710A (zh) 2017-02-15
CN106409710B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
TWI679693B (zh) 晶圓的加工方法
CN104733385B (zh) 器件晶片的加工方法
JP6590164B2 (ja) 半導体サイズのウェーハの処理に使用するための保護シート、保護シート構成、ハンドリングシステムおよび半導体サイズのウェーハの処理方法
KR102413288B1 (ko) 밀착 정도 검출 방법
KR20170136994A (ko) 누설광 검출 방법
JP2006245103A (ja) ウエーハの分割方法
CN107808821B (zh) 层叠晶片的加工方法
KR20150070941A (ko) 디바이스 웨이퍼의 가공 방법
JP5968150B2 (ja) ウエーハの加工方法
TWI824094B (zh) 被加工物的加工方法
JP7354340B2 (ja) 基板を処理する方法および基板を処理する為の方法
JP2022172109A (ja) ウェーハの加工方法
US9412637B2 (en) Device wafer processing method
JP2015149429A (ja) ウェーハの加工方法
JP2014003156A (ja) ウェーハの加工方法
JP6144162B2 (ja) ウェーハの加工方法
US11328956B2 (en) Wafer processing method
JP6050959B2 (ja) 接着シートおよび接着シートの製造方法
KR20210110180A (ko) 크랙 검출 방법
JP2015041628A (ja) 分割方法
JP2020004785A (ja) デバイスチップの強度検出方法
KR20200026710A (ko) 테이프, 테이프 접착 방법, 및, 테이프 확장 방법
JP2010118506A (ja) ウエーハの分割方法
KR20060012150A (ko) 백 그라인딩 테이프 접착 장치 및 이를 이용한 백그라인딩 테이프 접착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant