KR20010081952A

KR20010081952A - 반도체 칩 제조방법

Info

Publication number: KR20010081952A
Application number: KR1020000064861A
Authority: KR
Inventors: 이시카와토시히코; 카타키리야스시
Original assignee: 오쯔보 히데오; 가부시키가이샤 토쿄 세이미쯔
Priority date: 1999-11-05
Filing date: 2000-11-02
Publication date: 2001-08-29
Also published as: KR100521499B1; EP1098365A3; JP3368876B2; MY124499A; JP2001135595A; TW590843B; SG87191A1; EP1098365A2; US6583032B1

Abstract

본 발명은 균열이나 칩핑을 발생시키지 않고 매우 얇은 모양의 반도체 칩을 제조할 수 있는 반도체 칩 제조방법을 제공하는 것으로서, 먼저 표면에 다수의 칩이 형성된 웨이퍼의 이면을 연삭하고 이 웨이퍼를 소정의 두께로 형성한다. 다음에 웨이퍼의 이면을 연마 또는 에칭해서 이면 연삭시에 형성된 파쇄층을 제거하고, 각 칩 사이에 형성된 스트리트를 따라서 웨이퍼의 이면에 소정 깊이의 홈을 형성하고 상기 홈을 따라서 웨이퍼에 균열을 내어서 개개의 칩으로 분할한다.

이와 같이 이면연삭 후에 웨이퍼의 이면에 형성되어 있는 파쇄층을 제거하고 벽개를 이용해서 웨이퍼를 개개의 칩으로 분할함으로써 균열이나 결함의 발생을 효과적으로 억제할 수가 있다.

Description

반도체 칩 제조방법{A MANUFACTURING METHOD OF SEMICONDUCTOR CHIP}

본 발명은 반도체 칩 제조방법에 관한 것으로서, 특히 두께가 200㎛이하의 아주 얇은 형상의 반도체 칩 제조방법에 관한 것이다.

일반적으로 반도체 칩은 실리콘 등 웨이퍼의 표면에 소정의 처리를 행함으로 다수의 칩을 형성하고 그 칩 사이에 형성된 스트리트를 따라서 웨이퍼를 다이싱장치로 절단하여 개개의 칩으로 분할하여 제조한다.

그러나 최근 스마트 카드, 휴대전화, 노트북 또는 퍼스컴 등의 수요가 확대됨에 따라 여기에 조립되는 반도체 칩 자체의 경박단소화(輕薄短小化)가 요구되고 있다. 따라서 반도체 칩은 웨이퍼의 표면에 다수의 칩을 형성한 후 일단 웨이퍼의이면을 평면가공장치로 연삭하여 200㎛이하가 되도록 박형화(薄形化)하고 다이싱장치를 이용하여 개개의 칩으로 절단해서 제조하여 왔다.

그리고 이를 절단할 때 다이싱장치로는 박형화된 웨이퍼를 풀커팅(웨이퍼를 완전히 절단하는 가공방식)해서 칩으로 분할하여 왔다.

그러나 두께가 200㎛이하의 아주 얇아진 웨이퍼는 이면 연삭시에 형성된 파쇄층(가공변질층(加工變質層) 또는 손상층(損傷層)이라 함)이 그 후의 공정에서 웨이퍼 파손의 원인이 되어왔다. 또한, 아주 얇은 형상의 웨이퍼를 다이싱장치로 풀커팅하면 칩주변의 칩핑(결함) 특히 이면의 칩핑에 의해 칩불량이 생기는 결점이 있었다.

본 발명은 이와 같은 사정을 감안한 것으로 균열이나 칩핑을 발생치 않고 아주 얇은 형상의 반도체 칩을 제조할 수 있는 반도체 칩 제조방법을 제공하는 것을 목적으로 한다.

본 발명은 상기 목적을 달성하기 위하여 표면에 다수의 칩이 형성된 웨이퍼의 이면을 연삭해서 웨이퍼의 두께를 소정의 두께로 형성하는 이면 연삭공정과, 상기 웨이퍼의 이면을 연마 또는 에칭해서 상기 연삭시에 형성된 파쇄층을 제거하는 파쇄층 제거공정과, 각 칩사이에 형성된 스트리트를 따라서 웨이퍼의 이면에 소정 깊이의 홈을 형성하는 홈형성공정과, 상기 홈을 따라서 웨이퍼에 균열을 내어서 개개의 칩으로 분할하는 분할공정으로 하여 반도체 칩을 제조하는 것을 특징으로 한다.

본 발명에 의하면 먼저 표면에 다수의 칩이 형성된 웨이퍼의 이면을 연삭하여 웨이퍼를 소정의 두께로 형성한다.

다음에 웨이퍼의 이면을 연마 또는 에칭해서 이면 연삭시에 형성된 파쇄층을 제거한다.

다음에 각 칩 사이에 형성된 스트리트를 따라서 웨이퍼의 이면에 소정깊이의 홈을 형성한다.

그리고 이의 형성된 홈을 따라서 웨이퍼에 균열을 내어서 개개의 칩으로 분할한다. 이와 같이 이면을 연삭한 후 이면을 연마 또는 에칭해서 이면 연삭시에 형성된 파쇄층을 제거함으로 칩의 강도가 향상된다.

그리고 이와 같은 파쇄층을 제거한 웨이퍼를 벽개(劈開,결을 따라서 쪼개진 틈)를 이용해서 개개의 칩으로 분할함으로 균열이나 이면 칩핑의 발생을 효과적으로 억제할 수 있다.

도 1 은 본 발명에 관한 반도체 칩 제조방법의 플로 차트

도 2 는 백그라인딩공정의 설명도

도 3 은 웨이퍼의 표면에 부착되는 보호테이프의 구성을 도시한 사시도

도 4 는 폴리싱공정의 설명도

도 5 는 스크라이빙공정의 설명도

도 6 은 얼라인먼트 유닛의 구성을 도시한 정면도

도 7a, 도 7b, 도 7c 는 마운드공정의 설명도

도 8 은 브레이킹공정의 설명도

도 9 은 브레이킹공정의 설명도

도 10 은 픽업공정의 설명도

도 11 은 다이싱수단의 구성을 도시한 사시도

<도면의 주요부분에 대한 부호의 설명>

(10),(20),(32),(48) : 척 테이블 (12) : 지석

(14) : 보호테이프 (24) : 연마액

(26) : 연마패드

(30) : 다이아몬드 포인트 커터(스크라이빙 커터)

(34) : 얼라이먼트 유닛 (36) : 적외선 조사장치

(38) : 적외선 카메라 (40) : 화상처리장치

(50) : 고무롤러 (60) : 흡착패드

(70) : 스핀들 (72) : 얇은 외주날(다이싱 블레이드)

W : 웨이퍼 C : 칩 G : 절결홈 S : 스트리트

이하 첨부도면을 따라서 본 발명에 관한 반도체 칩 제조방법의 바람직한 실시의 형태에 대해서 상세히 설명한다.

도 1 은 본 발명에 관한 반도체 칩 제조방법의 플로 차트이다.

도 1 에 도시한 바와 같이, 표면에 다수의 칩이 형성된 웨이퍼(W)는 백그라인딩공정(S1) -> 폴리싱공정(S2) -> 스크라이빙공정(S3) -> 브레이킹공정(S4) ->픽업공정(S5)을 경유해서 개개의 칩이 형성된다.

백그라인딩공정(S1)은 표면에 다수의 칩이 형성된 웨이퍼(W)의 이면을 연삭하고 그 웨이퍼(W)를 소정의 두께(200㎛이하)로 형성하는 공정이다.

이 백그라인딩공정에서는 도 2 에 도시한 바와 같이 먼저 이면측을 상향토록하여 웨이퍼(W)를 척 테이블(10) 위로 재치한다. 그리고 웨이퍼(W)의 하면(이 경우 칩이 형성되어 있는 표면)을 척 테이블(10)에 흡착지지해서 회전시킨다. 그리고 그 회전하는 웨이퍼(W)의 상면(이면)에 회전하는 지석(12)을 눌러서 웨이퍼의 이면을 연삭한다. 또한 도 3 에 도시한 바와 같이, 가공할 때에 웨이퍼(W)는 그 표면에 보호테이프(14)를 부착한다. 이 보호테이프(14)는 웨이퍼(W)의 표면에 형성된 칩(C,C, ---)을 보호하기 위한 것으로서 칩(C,C, ---)의 오염이나 파손을 방지할 수 있다.

폴리싱공정(S2)은 웨이퍼(W)의 이면을 연마해서 상기 이면 연삭시에 웨이퍼(W)의 이면에 형성된 파쇄층을 제거하는공정이다.

이 폴리싱공정에서는 도 4 에 도시한 바와 같이 먼저 이면측을 위로해서 웨이퍼(W)를 척 테이블(20) 위에 놓는다.

다음에 웨이퍼(W)의 하면(이 경우 칩이 형성되어 있는 표면)을 척 테이블(20)에 흡착지지해서 회전시킨다.

그리고 회전하는 웨이퍼(W)의 상면(이면)에 노즐(22)에서 연마액(24)을 공급하면서 회전하는 연마패드(26)를 압압함으로써 웨이퍼(W)의 상면을 연마한다. 또 이 폴리싱공정시에 있어서도 웨이퍼(W)는 표면에 보호테이프(14, 백그라인딩공정시에 첨부된 것)를 부착한 상태로 가공한다.

스크라이빙공정(S3)은 각 칩(C,C, ---)사이에 형성된 표면의 스트리트(S)를 따라서 웨이퍼(W)의 이면에 소정 깊이의 절결홈(G)을 형성하는 공정이다.

이 스크라이빙공정에서는 도 5 에 도시한 바와 같이 다이아몬드 포인트 커터(30,스크라이빙 커터)를 이용하여 웨이퍼(W)의 이면에 스트리트(S)를 따라서 긁어 흠을 냄으로써 웨이퍼(W)의 이면에 소정 깊이의 절결홈(G)을 형성함과 동시에 집중응력에 의해서 내부에 찌그러짐을 발생시켜 벽개를 생기기 쉽게 한다. 그러나 상기 웨이퍼(W)의 이면에 형성된 절결홈(G)을 웨이퍼(W)의 표면에 형성된 스트리트(S)를 따라서 형성되지만 웨이퍼(W)의 이면을 통상의 조명광으로 비추어 촬상해도 웨이퍼(W)의 표면에 형성된 스트리트(S)를 인식할 수 없다.

그러므로 다음과 같이해서 웨이퍼(W)의 이면측에서 스트리트(S)에 대응하는 이면 개소를 정열하고, 이 정열결과에 따라 웨이퍼(W)의 이면에 스트리트(S)를 따라서 절결홈(G)을 형성한다.

또한, 도 6 에 도시한 바와 같이 웨이퍼(W)는 이면측을 위로해서 척 테이블(32)에 흡착지지시켜 이 척 테이블(32) 위에서 다이아몬드 포인트 커터(30)에 의한 절결홈 가공이 실시된다.

척 테이블(32)의 상방에는 척 테이블(32)위의 웨이퍼(W)를 정렬하는 정열유닛(34)가 설치되어 있다.

정열유닛(34)은 적외선 조사장치(36), 적외선 카메라(38), 화상처리장치(40) 및 모니터(42)로 구성되어 있다.

적외선 조사장치(36)는 척 테이블(32)에 지지된 웨이퍼(W)의 상면(이 경우 이면)에 적외선을 조사한다.

여기서 이 적외선 조사장치(36)에서 조사된 적외선은 웨이퍼(W)의 내부까지 투과한다. 적외선 카메라(38)는 이 웨이퍼(W)의 내부에 투과하고 웨이퍼(W)의 표면에서 반사된 적외선을 촬상한다. 그리고 화상처리장치(40)는 이 적외선 카메라(38)로 촬상된 화상데이터를 화상처리해서 모니터(42)위에 표시한다. 이에 따라 웨이퍼(W)의 이면측에서 웨이퍼의 표면에 형성된 스트리트(S)를 인식할 수 있기 때문에 이 모니터(42)의 표시결과로 웨이퍼(W)의 표면의 스트리트(S)에 대응하는 이면개소를 정열한다. 그리고 이 정열의 결과에 따라 웨이퍼(W)의 이면에 다이아몬드 포인트 커터(30)를 작용시켜 웨이퍼(W)의 이면에 표면의 스트리트(S)에 대응되는 절결홈 가공을 실시한다.

또한 도 5 에 도시한 바와 같이 웨이퍼(W)는 웨이퍼 프레임(44)에 장착된 상태에서 절결홈 가공이 실시된다. 이 웨이퍼 프레임(44)은 내주부에 원형상의 개구부가 형성된 직사각형 모양으로 형성되어 있는 이 개구부에는 웨이퍼 시트(46)가 부착된다.

웨이퍼 시트(46)는 접착성 수지테이프로 구성되어 있고 웨이퍼(W)는 이 웨이퍼 시트(46)에 그의 표면측을 부착함으로 웨이퍼 프레임(44)에 장착된다.

또한 웨이퍼(W)의 표면에는 상술한 상기 백그라인딩공정(S1) 및 폴리싱공정(S2)에서 사용된 보호테이프(14)가 부착되어 있기 때문에 이 보호테이프(14)를 표면에서 뗀 후 웨이퍼 프레임(44)에 장착한다.

도 7a, 도 7b, 도 7c 는 이 웨이퍼(W)의 장착공정이 표시되어 있다.

도 7a 에 도시한 바와 같이 먼저 보호테이프(14)가 접착되어 있는 표면측을 위로해서 웨이퍼(W)를 척 테이블(48)에 흡착 지지한다. 다음에 웨이퍼(W)의 표면에서 보호테이프(14)를 떼어낸다. 다음에 도 7b 에 도시한 바와 같이 웨이퍼(W)의 표면에 웨이퍼 프레임(44)에 접착된 웨이퍼 시트(46)를 부착한다.

따라서 웨이퍼(W)가 웨이퍼 프레임(44)에 장착되기 때문에 도 7c 에 도시한 것처럼 척 테이블(48)의 흡착을 해제해서 웨이퍼 프레임(44)을 회수한다. 또한 상기 예에서는 웨이퍼(W)의 표면에서 보호테이프(14)를 표면에서 뗀 후에 웨이퍼를 웨이퍼 프레임(44)에 장착하고 있으나, 보호테이프(14)를 부착한 상태에서 웨이퍼 프레임(44)을 장착해도 좋다.

즉, 보호테이프(14)를 웨이퍼 프레임(44)의 웨이퍼 시트(46)에 부착시켜 웨이퍼(W)를 웨이퍼 프레임(44)에 장착해도 좋다.

브레이킹공정(S4)은 상기 스크라이빙공정에서 웨이퍼(W)의 이면에 형성된 절결홈을 따라서 웨이퍼(W)에 균열을 내어 개개의 칩(C,C, ---)으로 분할하는 공정이다.

이 브레이킹공정은 도 8 에 도시한 바와 같이 웨이퍼 프레임(44)에 지지된 웨이퍼(W)의 하면(이 경우 웨이퍼 시트(46)에 부착되어 있는 웨이퍼(W)의 표면)에 고무롤러(50)를 접착하고 이 고무롤러(50)를 웨이퍼(W)의 하면에 따라서 주행시킴으로서 웨이퍼(W)를 개개의 칩(C,C, ---)으로 분할한다. 즉 웨이퍼(W)는 이 하면측에서 웨이퍼시트(46)를 통해서 고무롤러(50)로 압압하면 도 9 에 도시한 바와 같이앞에서 형성된 절결홈(G)을 따라서 균열이 진전되기 때문에 이것에 의해 웨이퍼(W)가 개개의 칩(C,C, ---)으로 분할된다. 이와 같이 여기에서는 벽개를 이용해서 웨이퍼(W)를 개개의 칩(C,C, ---)으로 분할하고 있다.

그래서 이와 같은 벽개는 웨이퍼(W)의 결정축방향에 의해서 정해진 벽개면에서 일어나기 때문에 웨이퍼(W)는 칩핑이 적은 깨끗한 면에서 개개의 칩(C,C, ---)으로 분할된다.

픽업공정(S5)은 상기 브레이킹공정에서 개개로 분할된 칩(C,C, ---)을 웨이퍼 프레임(44)에서 회수하는 공정이다. 이 픽업공정에서는 먼저 웨이퍼 프레임(44)의 웨이퍼 시트(46)측에서 자외선을 조사하여 개개의 칩(C,C, ---)이 부착되어 있는 웨이퍼 시트(46)에서 접착제가 경화된다. 이것에 의해 개개의 칩(C)이 웨이퍼 시트(46)에서 분리가 가능해지므로 개개의 칩 회수도 가능해진다.

다음에 도 10 에 도시한 바와 같이 흡착패드(60)로 칩(C)을 1개씩 회수하여 도시하지 않은 트레이에 재배열한다.

또한 이때 칩(C)은 양질의 것만 픽업하며 표면과 이면을 바꿔가면서 회수하는 것이 바람직하다.

이상 설명한 바와 같이 본 실시예의 반도체 칩 제조방법에서는 이면을 연삭해서 박형화된 웨이퍼(W)에 대해서 이면을 연마함으로서 이면 연삭시에 형성된 파쇄층을 제거하고 그 후 벽개를 이용해서 개개의 칩(C,C, ---)으로 분할하고 있다.

이와 같이 이면을 연삭해서 박형화된 웨이퍼(W)에 대해 이면을 연마해서 파쇄층을 제거함으로 칩 자체의 강도를 높일 수 있다. 또 이와 같이 파쇄층을 제거한웨이퍼(W)에 대해서 벽개를 이용해서 칩형상으로 분할함으로써 이면에 생기는 칩핑을 효과적으로 방지할 수 있다.

특히, 백그라인딩공정에서 웨이퍼 두께를 200㎛ 이하까지 가공한 경우에도 다이싱공정에서 웨이퍼(W)를 풀커팅하면 칩에 생기는 균열이나 결함이 있으나 본 실시예의 형태처럼 파쇄층을 제거한 다음에 이면으로부터 홈가공을 실시하고 벽개를 이용해서 칩형상으로 함으로써 칩에 생기는 균열이나 결함을 효과적으로 방지할 수 있다.

또한, 본 실시의 형태에서는 파쇄층을 제거하는 방법으로서 폴리싱 즉 웨이퍼(W)의 이면을 연마하는 방법을 채용하고 있으나 에칭에 의해 제거하는 것도 좋다.

이 에칭공정에서는 먼저 웨이퍼(W)의 이면측을 위로해서 척 테이블 위에 재치한다. 그리고 척 테이블에서 웨이퍼의 하면(이 경우 표면)을 흡착지지해서 회전시키고 그 회전하는 웨이퍼(W)상면(이면)에 노즐로부터 에칭액을 공급해서 웨이퍼(W)의 이면을 에칭한다.(소위 스판에칭이라 한다)

또 본 실시예에서는 웨이퍼(W)의 이면에 스트리트(S)를 따라서 절결홈(G)을 가공하는 방법으로서 다이아몬드 포인트 커터(30) 즉 스크라이빙수단을 이용하고 있으나 스크라이빙수단 대신 다이빙수단을 사용해도 좋다.

이 다이싱수단은 도 11 에 도시한 바와 같이 고속회전하는 스핀들(70)의 선단에 부착된 아주 얇은 외주날(72,다이싱 블레이드)에 의해 스트리트(S)를 따라서 웨이퍼(W)의 이면에 소정깊이의 절결홈(G)을 가공한다.

또한 위에서 설명한 실시의 형태처럼 스크라이빙수단을 사용함으로 건식가공에 의해 더욱 값싼 장치로 제조공정을 구성할 수 있다.

또한, 스크라이빙 커터로는 웨이퍼(W)의 내부에 응력을 충분히 발생시킬 수가 없는 경우에는 먼저 다이싱수단의 다이싱 블레이드에서 웨이퍼(W)이면에 얇은 홈을 형성한 뒤 이 홈의 저면을 스크라이빙커터로 긁어서 홈을 냄으로써 깨끗하게 벽개할 수가 있다.

또한, 본 실시예의 형태에서는 웨이퍼(W)에서 개개의 칩으로 분할하는 방법으로 해서 웨이퍼(W)의 하면(표면)측에서 고무롤러(50)를 당접하여 주행시키는 방법을 채용하고 있으나 그 외에 웨이퍼(W)가 부착되어 있는 웨이퍼시트(46)를 횡방향으로 끌어당김으로써 균열을 진전시키는 방법과 웨이퍼(W)의 이면측에서 칩(C,C, ---)을 1개씩 밀어올려서 균열을 진전시키는 방법 등 여러 가지 방법을 채용할 수 가 있다.

또한 본 실시예의 형태에서는 웨이퍼(W)의 세정에 대해서는 설명하지 않았으나 각 공정사이에 있어서 웨이퍼(W)를 반송할 때는 웨이퍼(W)를 세정, 건조시킨 상태에서 반송하는 것이 바람직하다.

또한 본 실시예의 형태로는 스크라이빙공정(S3), 브레이킹공정(S4) 및 픽업공정(S5)에 있어서 웨이퍼(W)를 웨이퍼 프레임(44)에 장착한 상태에서 가공처리하고 있으나 웨이퍼(W)를 웨이퍼 프레임(44)에 장착 안하고 각 공정에서 웨이퍼(W)를 가공처리해도 좋다. 즉 웨이퍼(W)의 표면에 보호테이프(14)를 접착한 상태에서 스크라이빙공정, 브레이킹공정 및 픽업공정을 실시해도 좋다. 또한 본 실시예의 형태처럼 웨이퍼(W)를 웨이퍼 프레임(44)에 장착한 상태에서 웨이퍼(W)를 각 공정에서 가공 처리함으로 웨이퍼(W)의 취급이 용이하게 된다.

(변형예, 응용예 및 법적해석)

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 고안이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

이상 설명한 바와 같이 본 발명에 관한 반도체 칩 제조방법에 의하면 이면을 연삭한 후 웨이퍼의 이면을 연마 또는 에칭해서 이면 연삭시에 형성된 파쇄층을 제거함으로 칩의 강도가 향상된다. 또한 이와 같이 파쇄층을 제거한 웨이퍼에 대해서 벽개를 이용해서 개개의 칩으로 분할함으로써 균열이나 결함의 발생을 효과적으로 억제할 수 있다.

Claims

표면에 다수의 칩이 형성된 웨이퍼의 이면을 연삭해서 웨이퍼의 두께를 소정의 두께로 형성하는 이면연삭공정과 상기 웨이퍼의 이면을 연마 또는 에칭해서 상기 연삭시에 형성된 파쇄층을 제거하는 파쇄층 제거공정과 각 칩사이에 형성된 스트리트를 따라서 웨이퍼의 이면에 소정깊이의 홈을 형성하는 홈형성공정과 상기 홈을 따라서 웨이퍼에 균열을 만들어서 개개의 칩으로 분할하는 분할공정 등으로 되는 것을 특징으로 하는 반도체 칩 제조공정.
제 1 항에 있어서,

홈형성공정은 웨이퍼의 이면에 웨이퍼의 내부까지 투과하는 광(光)을 조사해서 웨이퍼의 표면측의 스트리트에 대응하는 이면개소를 정열하고 이 정열결과에 따라서 상기 웨이퍼의 이면에서 스트리트를 따라 소정 깊이의 홈을 형성하는 것을 특징으로 하는 반도체 칩 제조방법.
제 1 항 또는 제 2 항에 있어서,

상기 스트리트를 따라서 웨이퍼의 이면에 형성된 홈은 스크라이빙 커터로 웨이퍼의 이면을 소정깊이로 홈을 가공함으로서 형성되는 것을 특징으로 하는 반도체 칩 제조방법.
제 1 항 또는 제 2 항에 있어서,

상기 스트리트를 따라서 웨이퍼의 이면에 형성된 홈은 다이싱 블레이드로 웨이퍼의 이면을 소정깊이로 홈을 가공함으로서 형성되는 것을 특징으로 하는 반도체 칩 제조방법.
제 1 항 또는 제 2 항에 있어서,

상기 스트리트를 따라서 웨이퍼의 이면에 형성된 홈은 다이싱 블레이드로 상기 웨이퍼의 이면을 소정 깊이로 홈을 가공한 후 이 홈의 저면을 스크라이빙커터로 세게 긁어서 형성하는 것을 특징으로 하는 반도체 칩 제조방법.