KR20140043278A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20140043278A
KR20140043278A KR1020130113260A KR20130113260A KR20140043278A KR 20140043278 A KR20140043278 A KR 20140043278A KR 1020130113260 A KR1020130113260 A KR 1020130113260A KR 20130113260 A KR20130113260 A KR 20130113260A KR 20140043278 A KR20140043278 A KR 20140043278A
Authority
KR
South Korea
Prior art keywords
wafer
modified layer
insulating film
cutting groove
cutting
Prior art date
Application number
KR1020130113260A
Other languages
English (en)
Other versions
KR102022732B1 (ko
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20140043278A publication Critical patent/KR20140043278A/ko
Application granted granted Critical
Publication of KR102022732B1 publication Critical patent/KR102022732B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

본 발명은, 이면에 절연막이 형성된 웨이퍼에 대하여, 단시간에 적절한 위치에 적절한 개질층을 형성하는 웨이퍼의 가공 방법을 제공한다.
본 발명의 웨이퍼의 가공 방법은, 이면(13)에 절연막(15)이 형성된 웨이퍼(W)의 가공 방법으로서, 절삭 블레이드(22)에 의해 웨이퍼(W)의 이면(13)으로부터 분할 예정 라인(14)을 따라 절연막(15)을 제거하여, 절삭 홈(25)을 형성하는 절연막 제거 공정과, 웨이퍼(W)에 대하여 투과성을 갖는 파장의 레이저 광선을 절삭 홈(25)을 따라 조사하여, 웨이퍼(W)의 내부에 개질층(35)을 형성하는 개질층 형성 공정과, 연삭 동작에 의해 개질층(35)에 외력을 부여하여, 개질층(35)을 분할 기점으로 하여 개개의 디바이스 칩으로 분할하는 분할 공정을 포함하고, 절삭 홈(25)의 홈 바닥(26)이 평탄하면서 표면 거칠기 Ra가 0.1 ㎛ 이하이며, 레이저 스폿 직경 이상의 폭을 갖는 구성으로 되어 있다.

Description

웨이퍼의 가공 방법{WAFER MACHINING METHOD}
본 발명은 반도체 웨이퍼나 광 디바이스 웨이퍼를 개개의 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
종래 기술에는, 웨이퍼를 개개의 칩으로 분할하는 가공 방법으로서, 레이저 가공에 의해 웨이퍼를 분할하는 기술이 주목받고 있다. 이 레이저 가공으로서, 웨이퍼에 대하여 투과성을 갖는 레이저 광선을 조사(照射)하여 웨이퍼 내부에 취약한 층(개질층)을 형성하고, 이 강도가 저하된 개질층을 분할 기점으로 하는 가공 방법이 제안되어 있다(예컨대, 특허문헌 1 참조). 특허문헌 1의 가공 방법에서는, 웨이퍼 표면의 격자형의 스트리트를 따라 레이저 광선이 조사되고, 웨이퍼의 내부에 직선형의 개질층이 형성된다. 그리고, 취약한 개질층에 외력이 가해짐으로써, 개질층을 따라 웨이퍼가 개개의 칩으로 분할된다.
그런데, 웨이퍼의 두께가 수십 ㎛ 이하로 얇아지면 레이저 광선이 웨이퍼를 투과하여, 웨이퍼의 내부의 적절한 위치에 적절한 개질층을 형성하는 것이 곤란해진다. 그래서, 박화(薄化) 전의 웨이퍼의 내부에 개질층을 형성하고, 개질층의 형성 후에 마무리 두께까지 연삭하는 가공 방법이 제안되어 있다(예컨대, 특허문헌 2 참조). 특허문헌 2의 가공 방법에서는, 마무리 두께보다 높은 위치가 되는 피연삭면측에 개질층이 형성된다. 따라서, 웨이퍼의 내부의 적절한 위치에 적절한 개질층을 형성할 수 있고, 개질층도 제거할 수 있기 때문에, 광 디바이스 웨이퍼의 가공 시에는 휘도가 향상되며, 반도체 웨이퍼의 가공 시에는 항절(抗折) 강도가 향상된다.
특허문헌 1: 일본 특허 제3408805호 공보 특허문헌 2: 일본 특허 공개 제2012-49164호 공보
그런데, 웨이퍼의 이면측에는, 금속 오염을 방지하기 위해 질화막이나 산화막 등의 절연막이 형성되어 있는 경우가 많아, 연삭 전의 레이저 가공에서는 절연막의 영향에 의해 웨이퍼의 내부에 적절한 개질층을 형성할 수 없다. 이 경우, 개질층의 형성 전에 연삭 가공에 의해 웨이퍼의 이면으로부터 절연막을 제거하는 방법도 고려된다. 이 절연막의 제거 시에는, 지석(砥石)의 눈막힘을 방지하기 위해, 거친 연삭, 마무리 연삭, 연마의 순서로 가공을 행할 필요가 있고, 개질층의 형성 후의 웨이퍼의 박화 시에도 동일한 가공이 필요하기 때문에, 가공 시간이 증대된다고 하는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것이며, 이면에 절연막이 형성된 웨이퍼에 대하여, 단시간에 적절한 위치에 적절한 개질층을 형성할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
본 발명의 웨이퍼의 가공 방법은, 표면에 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성되며 이면에 절연막이 형성된 웨이퍼의 가공 방법으로서, 웨이퍼의 이면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 평탄한 홈 바닥을 갖는 절삭 홈을 형성하고, 상기 분할 예정 라인을 따라 절연막을 제거하는 절연막 제거 공정과, 상기 절연막 제거 공정을 실시한 후에, 웨이퍼의 이면으로부터 상기 절삭 홈을 기준으로 하여 얼라인먼트를 수행하며, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 상기 절삭 홈으로부터 웨이퍼 표면 근방의 내부에 위치시켜 상기 절삭 홈을 따라 조사하고, 웨이퍼 표면 근방의 내부에 개질층을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정을 실시한 후에, 웨이퍼의 이면으로부터 연삭 수단에 의해 연삭하여 마무리 두께로 박화하며 연삭 동작에 의해 상기 개질층을 기점으로 하여 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 분할 공정을 포함하고, 상기 절삭 홈은, 상기 평탄한 홈 바닥의 표면 거칠기는 0.1 ㎛ 이하이며, 상기 평탄한 홈 바닥의 폭은 상기 홈 바닥에 형성되는 레이저 스폿 직경 이상의 폭을 갖는 것을 특징으로 한다.
이 구성에 따르면, 절삭 블레이드에 의해 웨이퍼의 이면에서 절연막이 분할 예정 라인을 따라 제거됨으로써, 웨이퍼의 이면에 평탄한 홈 바닥을 갖는 절삭 홈이 형성된다. 또한, 절삭 홈을 통하여 레이저 광선이 조사됨으로써, 절연막의 영향을 받는 일없이, 웨이퍼의 내부에 개질층이 형성된다. 이때, 절삭 홈의 표면 거칠기는 0.1 ㎛ 이하이며, 홈 바닥의 폭이 레이저 스폿 직경 이상의 폭을 갖기 때문에, 홈 바닥에 있어서의 레이저 광선의 산란이 억제된다. 따라서, 웨이퍼의 내부의 적절한 위치에 적절한 개질층이 형성되며, 웨이퍼를 분할 예정 라인을 따라 양호하게 분할할 수 있다. 또한, 절삭 블레이드에 의해 웨이퍼의 이면으로부터 절연막을 부분적으로 제거하기 때문에, 연삭 가공에 의해 웨이퍼의 이면 전체로부터 절연막을 제거하는 구성과 비교하여 가공 시간을 단축할 수 있다.
본 발명에 따르면, 웨이퍼의 이면에 절삭 블레이드에 의해 평탄하면서 표면 거칠기가 작은 절삭 홈을 형성하고, 절삭 홈을 통하여 웨이퍼의 내부에 레이저 광선을 조사함으로써, 이면에 절연막이 형성된 웨이퍼에 비하여, 단시간에 적절한 위치에 적절한 개질층을 형성할 수 있다.
도 1은 본 실시형태에 따른 절연막 제거 공정의 일례를 나타내는 도면이다.
도 2는 본 실시형태에 따른 개질층 형성 공정의 일례를 나타내는 도면이다.
도 3은 본 실시형태에 따른 분할 공정의 일례를 나타내는 도면이다.
이하, 본 실시형태에 따른 웨이퍼의 가공 방법에 대해서 설명한다. 본 실시형태에 따른 웨이퍼의 가공 방법은, 이면에 절연막이 형성된 웨이퍼에 대하여, 절삭 장치에 의한 절연막 제거 공정, 레이저 가공 장치에 의한 개질층 형성 공정, 연삭 장치에 의한 분할 공정이 실시된다. 절연막 제거 공정에서는, 웨이퍼의 이면에 형성된 절연막이 절삭 블레이드에 의해 분할 예정 라인을 따라 제거된다. 이 절삭 블레이드에 의한 절삭 가공에 의해, 웨이퍼의 이면에는 분할 예정 라인을 따라 평탄하면서 표면 거칠기가 작은 홈 바닥을 갖는 절삭 홈이 형성된다.
개질층 형성 공정에서는, 레이저 가공에 의해 웨이퍼의 내부에 분할 예정 라인을 따르는 개질층이 형성된다. 이 레이저 가공에서는, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점이 절삭 홈으로부터 웨이퍼 표면 근방의 내부에 위치되고, 절삭 홈을 따라 레이저 광선이 조사된다. 이에 의해, 절연막에 레이저 광선의 조사가 저해되는 일없이, 웨이퍼의 내부에 분할 예정 라인을 따르는 개질층이 형성된다. 분할 공정에서는, 연삭 수단에 의해 웨이퍼가 마무리 두께까지 박화되며, 연삭 동작에 의해 개질층이 기점으로 되어 웨이퍼가 분할 예정 라인을 따라 분할된다.
이하, 본 실시형태에 따른 웨이퍼의 가공 방법을 상세히 설명한다. 도 1을 참조하여, 절연막 제거 공정에 대해서 설명한다. 도 1은 본 실시형태에 따른 절연막 제거 공정의 일례를 나타내는 도면이다. 또한, 본 실시형태에서는, 한 번의 절삭 가공에 의해 절삭 홈을 형성하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 예컨대, 웨이퍼의 재질 등에 따라, 입경이 상이한 블레이드를 이용하여 수 단계로 나누어 절삭 홈을 형성하여도 좋다. 또한, 도 1a는 웨이퍼의 이면을 상향으로 한 상태를 나타내고 있다.
도 1a에 나타내는 바와 같이, 웨이퍼(W)는, 실리콘, 갈륨비소 등의 반도체 기판 상에 다수의 디바이스(11)를 배치하여 구성된다. 웨이퍼(W)는, 대략 원판형으로 형성되어 있고, 표면(12)에 배열된 격자형의 분할 예정 라인(14)에 의해 복수의 영역으로 구획되어 있다. 각 영역에는, IC, LSI 등의 디바이스(11)가 형성되어 있다. 웨이퍼(W)의 이면(13)에는, 구리 등의 침입에 의한 금속 오염을 방지하기 위해 질화막이나 산화막 등의 절연막(15)이 형성되어 있다. 또한, 웨이퍼(W)의 외측 가장자리에는, 결정 방위를 나타내는 노치(16)가 형성되어 있다.
한편, 웨이퍼(W)는 반도체 웨이퍼에 한정되지 않고, 절연막(15)은 금속 오염 방지용의 질화막이나 산화막 등에 한정되지 않는다. 웨이퍼(W)는, 세라믹, 유리, 사파이어계의 무기 재료 기판에 LED 등의 광 디바이스가 형성된 광 디바이스 웨이퍼여도 좋다. 또한, 절연막(15)은, 웨이퍼(W)의 이면(13)에 형성된 것이면 좋고, 예컨대 수지막으로 구성되어도 좋다.
도 1b에 나타내는 바와 같이, 절연막 제거 공정에서는, 웨이퍼(W)의 표면(12)에 보호 테이프(17)가 점착되고, 이면(13)을 상방을 향하게 한 상태로 절삭 장치(도시하지 않음)에 반입된다. 절삭 장치에 반입된 웨이퍼(W)는, 보호 테이프(17)를 통해 척 테이블(21)에 유지된다. 또한, 절삭 블레이드(22)가 웨이퍼(W)의 분할 예정 라인(14)에 위치되고, 고속 회전하는 절삭 블레이드(22)에 의해 웨이퍼(W)가 이면(13)측으로부터 절입된다. 그리고, 웨이퍼(W)에 대하여 절삭 블레이드(22)가 상대 이동됨으로써, 분할 예정 라인(14)을 따라 웨이퍼(W)의 이면(13)으로부터 절연막(15)이 제거된다.
이에 의해, 웨이퍼(W)의 이면(13)에 평탄한 홈 바닥(26)을 갖는 절삭 홈(25)이 형성되고, 절삭 홈(25)에 의해 웨이퍼(W)의 이면(13)이 절연막(15)으로부터 외부에 노출된다. 절삭 홈(25)은, 후단(後段)의 개질층 형성 공정에 있어서 레이저 광선의 조사 영역으로 되어 있다. 즉, 절삭 홈(25)을 통하여 웨이퍼(W)의 내부에 레이저 광선이 조사됨으로써, 절연막(15)의 영향을 받는 일없이 분할 예정 라인(14)을 따르는 개질층(35)이 형성된다(도 2 참조). 이 경우, 절삭 홈(25)의 홈 바닥(26)은, 레이저 광선의 착란(錯亂)이 방지되도록, 평탄하게 그리고 표면 거칠기 Ra가 0.1 ㎛ 이하로 형성되어 있다.
여기서는, 절삭 블레이드(22)로서, 선단에 평탄면을 갖고, 홈 바닥(26)에 형성되는 레이저 스폿 직경 이상의 두께를 갖는 블레이드가 이용된다. 또한, 절삭 홈(25)은, 표면 거칠기 Ra가 0.1 ㎛ 이하가 되는 절삭 조건으로 가공된다. 예컨대, 절삭 블레이드(22)로서, 두께 0.6 ㎜, 지립 직경 2.0 ㎛∼4.0 ㎛의 다이아몬드 지립을 수지로 굳힌 레진 블레이드가 이용되고, 스핀들 회전수가 30000 rpm, 절삭 이송 속도[척 테이블(21)의 이송 속도]가 1 ㎜/s, 절입량이 이면(13)으로부터 0.01 ㎜로 설정된다.
절연막 제거 공정에서는, 절삭 블레이드(22)를 이용하여 레이저 광선의 조사 영역인 분할 예정 라인(14) 상의 절연막(15)이 제거된다. 이 때문에, 연삭 가공에 의해 웨이퍼(W)의 이면(13) 전체로부터 절연막(15)을 제거하는 구성과 비교하여, 단시간에 효율적으로 절연막(15)을 제거할 수 있다. 한편, 절삭 홈(25)의 홈 바닥(26)은, 완전히 평탄한 것은 아니며, 개질층(35)의 형성에 영향을 부여하지 않을 정도의 휘어짐이나 요철 형상을 포함하고 있어도 좋다. 즉, 절삭 홈(25)의 홈 바닥(26)은, 실질적으로 평탄한 것으로 간주할 수 있을 정도로 형성되어 있으면 좋다.
도 2를 참조하여, 개질층 형성 공정에 대해서 설명한다. 도 2는 본 실시형태에 따른 개질층 형성 공정의 일례를 나타내는 도면이다.
도 2에 나타내는 바와 같이, 절연막 제거 공정 후에는 개질층 형성 공정이 실시된다. 개질층 형성 공정에서는, 레이저 가공 장치(도시하지 않음)의 척 테이블(31) 상에 보호 테이프(17)를 통해 웨이퍼(W)가 유지된다. 또한, 촬상 장치(도시하지 않음)에 의해 웨이퍼(W)의 이면(13)이 촬상되고, 웨이퍼(W)의 이면(13)의 절삭 홈(25)을 기준으로 하여 얼라인먼트된다. 다음에, 가공 헤드(32)의 사출구가 웨이퍼(W)의 절삭 홈(25)에 위치되고, 가공 헤드(32)에 의해 웨이퍼(W)의 이면(13)측으로부터 레이저 광선이 조사된다. 레이저 광선은, 웨이퍼(W)에 대하여 투과성을 갖는 파장이며, 웨이퍼(W)의 표면(12) 근방의 내부에 집광되도록 조정되어 있다.
레이저 광선은, 절삭 홈(25)의 홈 바닥(26)을 통하여 웨이퍼(W)의 내부에 조사됨으로써, 절연막(15)에 방해받는 일이 없다. 또한, 절삭 홈(25)의 홈 바닥(26)이 평탄하게 그리고 표면 거칠기 Ra가 0.1 ㎛ 이하로 형성되어 있기 때문에, 홈 바닥(26)에 있어서의 레이저 광선의 착란이 억제되고, 웨이퍼(W)의 내부의 적절한 위치가 적절하게 개질된다. 그리고, 레이저 광선의 집광점을 조정하면서, 절삭 홈(25)을 따라 레이저 광선을 조사함으로써, 웨이퍼(W)의 내부에 분할 예정 라인(14)을 따르는 양호한 개질층(35)이 형성된다.
이 경우, 우선, 웨이퍼(W) 표면 근방에 집광점이 조정되고, 전체 절삭 홈(25)을 따라 개질층(35)의 하단부가 형성되도록 레이저 가공된다. 그리고, 집광점의 높이를 상측으로 이동시킬 때마다 절삭 홈(25)을 따라 레이저 가공이 반복됨으로써, 웨이퍼(W)의 내부에 소정 두께의 개질층(35)이 형성된다. 이와 같이 하여, 웨이퍼(W)의 내부에 분할 예정 라인(14)을 따르는 분할 기점이 형성된다.
그런데, 웨이퍼(W)가 수십 ㎛ 이하로 얇아지면, 레이저 광선이 웨이퍼(W)를 지나치게 투과하여, 웨이퍼(W)의 내부에 양호한 개질층(35)을 형성할 수 없는 경우가 있다. 이 때문에, 본 실시형태에서는, 분할 공정에 의한 웨이퍼(W)의 박화 전에 개질층 형성 공정을 실시함으로써, 웨이퍼(W)의 내부에 양호한 개질층(35)을 형성하는 것을 가능하게 하고 있다.
또한, 개질층(35)은, 레이저 광선의 조사에 의해 웨이퍼(W)의 내부의 밀도, 굴절률, 기계적 강도나 그 외의 물리적 특성이 주위와 상이한 상태가 되며, 주위보다 강도가 저하되는 영역을 말한다. 개질층(35)은, 예컨대 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역이며, 이들이 혼재한 영역이어도 좋다.
도 3을 참조하여, 분할 공정에 대해서 설명한다. 도 3은 본 실시형태에 따른 분할 공정의 일례를 나타내는 도면이다. 또한, 본 실시형태에서는, 한 번의 연삭 가공에 의해 절삭 홈을 형성하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 예컨대, 웨이퍼의 재질 등에 따라, 거친 연삭 가공, 마무리 연삭 가공, 연마 가공을 행함으로써, 웨이퍼를 분할 예정 라인을 따라 분할하여도 좋다.
도 3에 나타내는 바와 같이, 개질층 형성 공정 후에는 분할 공정이 실시된다. 도 3a에 나타내는 바와 같이, 분할 공정에서는, 연삭 장치(도시하지 않음)의 척 테이블(41) 상에 보호 테이프(17)를 통해 웨이퍼(W)가 유지된다. 또한, 척 테이블(41)에 유지된 웨이퍼(W)의 상방에 연삭 수단(42)이 위치된다. 그리고, 연삭 수단(42)의 연삭 휠(43)이 Z축 둘레로 회전하면서 척 테이블(41)에 근접하며, 연삭 휠(43)과 웨이퍼(W)의 이면(13)이 평행 상태로 회전 접촉함으로써 웨이퍼(W)가 연삭된다. 이러한 웨이퍼(W)의 연삭에 의해, 웨이퍼(W)의 이면(13)으로부터 절연막(15)이 제거될 뿐만 아니라, 절삭 홈(25)에 의한 요철 형상도 제거된다.
연삭 가공 동안에는, 높이 게이지(도시하지 않음)에 의해 웨이퍼(W)의 두께가 리얼 타임으로 측정된다. 그리고, 높이 게이지의 측정 결과가 마무리 두께(L)에 근접하도록 연삭 수단(42)의 이송량이 제어된다. 또한, 웨이퍼(W)의 내부에는, 마무리 두께(L)를 넘는 높이 위치까지 개질층(35)이 형성되어 있다.
도 3b에 나타내는 바와 같이, 연삭 동작에 의해 각 개질층(35)에 대하여 연삭 휠(43)로부터 연삭 부하가 강하게 작용한다. 이에 의해, 웨이퍼(W)에 개질층(35)을 기점으로 하여 분할 예정 라인(14)을 따르는 균열이 생기고, 웨이퍼(W)가 개개의 디바이스 칩(C)으로 분할된다. 그리고, 웨이퍼(W)가 마무리 두께(L)까지 박화되면, 연삭 동작이 정지된다. 이와 같이 하여, 웨이퍼(W)가 원하는 마무리 두께(L)까지 박화되면서, 분할 예정 라인(14)을 따라 개개의 디바이스 칩(C)으로 분할된다.
그런데, 본건 출원인이 절삭 홈(25)의 표면 거칠기가 0.1 ㎛ 이상인 경우에, 동일한 레이저 가공 조건으로 개질층(35)을 형성하여 연삭을 행한 바, 분할 공정에 있어서 분할 예정 라인(14)의 각 처에 미분할 영역이 발생하였다. 이것은, 절삭 홈(25)의 표면이 거칠기 때문에, 개질층 형성 공정에 있어서 레이저 광선의 착란 등의 영향에 의해, 웨이퍼(W)의 내부에 개질층(35)이 적절하게 형성되지 않았기 때문이라고 고려된다.
이상과 같이, 본 실시형태에 따른 웨이퍼의 가공 방법에 따르면, 절삭 블레이드(22)에 의해 웨이퍼(W)의 이면(13)으로부터 절연막(15)이 분할 예정 라인(14)을 따라 제거됨으로써, 웨이퍼(W)의 이면(13)에 평탄한 홈 바닥(26)을 갖는 절삭 홈(25)이 형성된다. 또한, 절삭 홈(25)을 통하여 레이저 광선이 조사됨으로써 절연막(15)의 영향을 받는 일없이, 웨이퍼(W)의 내부에 개질층(35)이 형성된다. 이때, 절삭 홈(25)의 표면 거칠기는 0.1 ㎛ 이하이며, 홈 바닥(26)의 폭이 레이저 스폿 직경 이상의 폭을 갖기 때문에, 홈 바닥(26)에 있어서 레이저 광선의 착란이 억제된다. 따라서, 웨이퍼(W)의 내부의 적절한 위치에 적절한 개질층(35)이 형성되어, 웨이퍼(W)를 분할 예정 라인(14)을 따라 양호하게 분할할 수 있다. 또한, 절삭 블레이드(22)에 의해 웨이퍼(W)의 이면(13)으로부터 절연막(15)을 부분적으로 제거하기 때문에, 연삭 가공에 의해 웨이퍼(W)의 이면(13) 전체로부터 절연막(15)을 제거하는 구성과 비교하여 가공 시간을 단축할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되지 않고, 다양하게 변경하여 실시하는 것이 가능하다. 상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 크기나 형상 등에 대해서는, 이것에 한정되지 않고, 본 발명의 효과를 발휘하는 범위 내에서 적절하게 변경하는 것이 가능하다. 그 외에, 본 발명의 목적의 범위를 일탈하지 않는 범위 내에서 적절하게 변경하여 실시하는 것이 가능하다.
예컨대, 본 실시형태에서는, 절연막 제거 공정에 있어서 단일의 절삭 블레이드(22)에 의해 웨이퍼(W)에 절삭 홈(25)이 형성되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 예컨대, 지립 직경이 상이한 한 쌍의 절삭 블레이드(22)를 이용하여, 한쪽의 절삭 블레이드(22)로 절삭 홈(25)을 형성하고, 다른 쪽의 절삭 블레이드(22)로 절삭 홈(25)의 표면 거칠기를 조정하여도 좋다.
또한, 본 실시형태에서는, 개질층 형성 공정에 있어서 개질층(35)이 분할 예정 라인(14)을 따라 연속적으로 형성되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 웨이퍼(W)가 분할 예정 라인(14)을 따라 분할 가능하면, 개질층(35)은 분할 예정 라인(14)을 따라 단속적으로 형성되어도 좋다.
또한, 본 실시형태에 있어서는, 레이저 광선의 집광점을 상측으로 이동시켜 소정의 두께의 개질층(35)을 형성하였지만, 이 구성에 한정되지 않는다. 개질층(35)은, 레이저 가공의 가공 조건을 조정함으로써, 한 번의 레이저 광선의 조사에 의해 형성하는 것도 가능하다. 또한, 웨이퍼(W)의 내부에는 1층의 개질층(35)뿐만 아니라, 두께 방향으로 복수 층의 개질층(35)이 형성되어도 좋다.
또한, 본 실시형태에서는, 개질층(35)의 일부가 마무리 두께(L)를 넘도록 형성되었지만, 이 구성에 한정되지 않는다. 개질층(35)은, 웨이퍼(W) 표면 근방이면, 마무리 두께(L)보다 웨이퍼(W)의 이면(13)측(상측)에 형성되어도 좋다. 이 경우, 웨이퍼(W)가 마무리 두께(L)까지 연삭됨으로써 개질층(35)이 제거되어, 항절 강도의 향상을 도모할 수 있다. 또한, 웨이퍼(W)가 광 디바이스 웨이퍼인 경우에는 휘도의 향상이 도모된다.
또한, 거친 연삭 가공, 마무리 연삭 가공, 연마 가공에 의해 웨이퍼(W)를 박화하는 경우에는, 거친 연삭 가공, 마무리 연삭 가공, 연마 가공 중 어느 단계에서 웨이퍼(W)를 분할하여도 좋다.
또한, 본 실시형태에 있어서는, 절연막 제거 공정이 절삭 장치, 개질층 형성 공정이 레이저 가공 장치, 연삭 공정이 연삭 장치에 의해 실시되지만, 일부의 공정 또는 모든 공정이 하나의 장치로 행하여져도 좋다.
산업상 이용가능성
이상 설명한 바와 같이, 본 발명은 이면에 절연막이 형성된 웨이퍼에 대하여, 단시간에 적절한 위치에 적절한 개질층을 형성할 수 있다고 하는 효과를 갖고, 특히 반도체 웨이퍼나 광 디바이스 웨이퍼를 개개의 칩으로 분할하는 웨이퍼의 가공 방법에 유용하다.
11 : 디바이스 12 : 웨이퍼의 표면
13 : 웨이퍼의 이면 14 : 분할 예정 라인
15 : 절연막 22 : 절삭 블레이드
25 : 절삭 홈 26 : 홈 바닥
35 : 개질층 42 : 연삭 수단
W : 웨이퍼

Claims (1)

  1. 표면에 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성되며 이면에 절연막이 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼의 이면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 평탄한 홈 바닥을 갖는 절삭 홈을 형성하고, 상기 분할 예정 라인을 따라 절연막을 제거하는 절연막 제거 공정과,
    상기 절연막 제거 공정을 실시한 후에, 웨이퍼의 이면으로부터 상기 절삭 홈을 기준으로 하여 얼라인먼트를 수행하며, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 상기 절삭 홈으로부터 웨이퍼 표면 근방의 내부에 위치시켜 상기 절삭 홈을 따라 조사하고, 웨이퍼 표면 근방의 내부에 개질층을 형성하는 개질층 형성 공정과,
    상기 개질층 형성 공정을 실시한 후에, 웨이퍼의 이면으로부터 연삭 수단에 의해 연삭하여 마무리 두께로 박화(薄化)하며 연삭 동작에 의해 상기 개질층을 기점으로 하여 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 분할 공정
    을 포함하고, 상기 절삭 홈은, 상기 평탄한 홈 바닥의 표면 거칠기가 0.1 ㎛ 이하이며, 상기 평탄한 홈 바닥의 폭은 상기 홈 바닥에 형성되는 레이저 스폿 직경 이상의 폭을 갖는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020130113260A 2012-10-01 2013-09-24 웨이퍼의 가공 방법 KR102022732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-219097 2012-10-01
JP2012219097A JP6013858B2 (ja) 2012-10-01 2012-10-01 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
KR20140043278A true KR20140043278A (ko) 2014-04-09
KR102022732B1 KR102022732B1 (ko) 2019-09-18

Family

ID=50407958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130113260A KR102022732B1 (ko) 2012-10-01 2013-09-24 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP6013858B2 (ko)
KR (1) KR102022732B1 (ko)
CN (1) CN103715082B (ko)
TW (1) TWI610357B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108166A (ko) * 2015-03-06 2016-09-19 가부시기가이샤 디스코 광 디바이스 칩의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016215473B4 (de) * 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6602207B2 (ja) * 2016-01-07 2019-11-06 株式会社ディスコ SiCウエーハの生成方法
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6817822B2 (ja) * 2017-01-18 2021-01-20 株式会社ディスコ 加工方法
JP6821261B2 (ja) * 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP7033485B2 (ja) * 2018-04-17 2022-03-10 株式会社ディスコ 切削ブレードの整形方法
JP7092553B2 (ja) * 2018-05-21 2022-06-28 株式会社ディスコ ウエーハの加工方法
KR20210135128A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN114160958A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种晶圆激光隐形切割与机械切割结合的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005167024A (ja) * 2003-12-03 2005-06-23 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
US20070105345A1 (en) * 2005-11-09 2007-05-10 Tetsuya Kurosawa Semiconductor wafer dividing method
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2010118506A (ja) * 2008-11-13 2010-05-27 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012015236A (ja) * 2010-06-30 2012-01-19 Furukawa Electric Co Ltd:The ウエハ貼着用粘着シートおよびそれを用いたウエハの加工方法
JP2012039014A (ja) * 2010-08-10 2012-02-23 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP2012049164A (ja) 2010-08-24 2012-03-08 Disco Abrasive Syst Ltd 発光デバイスの製造方法
JP2012079800A (ja) * 2010-09-30 2012-04-19 Disco Abrasive Syst Ltd 分割方法
JP2012129404A (ja) * 2010-12-16 2012-07-05 Disco Abrasive Syst Ltd 分割方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
ES2377521T3 (es) * 2002-03-12 2012-03-28 Hamamatsu Photonics K.K. Método para dividir un sustrato
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2009021476A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5128897B2 (ja) * 2007-10-23 2013-01-23 株式会社ディスコ ウエーハの分割方法
JP2009206162A (ja) * 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5155030B2 (ja) * 2008-06-13 2013-02-27 株式会社ディスコ 光デバイスウエーハの分割方法
TWI556303B (zh) * 2008-07-02 2016-11-01 台灣積體電路製造股份有限公司 分離晶圓基材上表層之複數個半導體元件晶粒方法
JP5528904B2 (ja) * 2010-05-20 2014-06-25 株式会社ディスコ サファイアウェーハの分割方法
JP5953645B2 (ja) * 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005167024A (ja) * 2003-12-03 2005-06-23 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
US20070105345A1 (en) * 2005-11-09 2007-05-10 Tetsuya Kurosawa Semiconductor wafer dividing method
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2010118506A (ja) * 2008-11-13 2010-05-27 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012015236A (ja) * 2010-06-30 2012-01-19 Furukawa Electric Co Ltd:The ウエハ貼着用粘着シートおよびそれを用いたウエハの加工方法
JP2012039014A (ja) * 2010-08-10 2012-02-23 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP2012049164A (ja) 2010-08-24 2012-03-08 Disco Abrasive Syst Ltd 発光デバイスの製造方法
JP2012079800A (ja) * 2010-09-30 2012-04-19 Disco Abrasive Syst Ltd 分割方法
JP2012129404A (ja) * 2010-12-16 2012-07-05 Disco Abrasive Syst Ltd 分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108166A (ko) * 2015-03-06 2016-09-19 가부시기가이샤 디스코 광 디바이스 칩의 제조 방법

Also Published As

Publication number Publication date
TW201415547A (zh) 2014-04-16
KR102022732B1 (ko) 2019-09-18
JP6013858B2 (ja) 2016-10-25
CN103715082B (zh) 2018-01-23
CN103715082A (zh) 2014-04-09
JP2014072475A (ja) 2014-04-21
TWI610357B (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
KR102022732B1 (ko) 웨이퍼의 가공 방법
KR102369760B1 (ko) 웨이퍼의 가공 방법
TWI696539B (zh) 晶圓之薄化方法
JP4398686B2 (ja) ウエーハの加工方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
TWI625198B (zh) 玻璃邊緣修整之方法
JP6101468B2 (ja) ウェーハの加工方法
KR20180035689A (ko) SiC 웨이퍼의 생성 방법
JP4590174B2 (ja) ウエーハの加工方法
KR102450902B1 (ko) SiC 웨이퍼의 생성 방법
CN107026073B (zh) 处理基板的方法
KR20180040081A (ko) 웨이퍼의 가공 방법
JP2015074002A (ja) 内部加工層形成単結晶部材およびその製造方法
JP6158551B2 (ja) ウェーハの分割方法
CN110571131B (zh) 倒角加工方法
JP6598702B2 (ja) ウェーハの加工方法
JP6209097B2 (ja) ウェーハの加工方法
KR102272439B1 (ko) 웨이퍼 가공 방법
JP2022172109A (ja) ウェーハの加工方法
JP2018206890A (ja) ウェーハの加工方法
JP7085426B2 (ja) 被加工物の研削方法
JP2007251098A (ja) 半導体チップの製造方法
JP5930840B2 (ja) 板状物の加工方法
JP6042662B2 (ja) ウェーハの加工方法
US20220172952A1 (en) Processing method of wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant