CN103890914B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN103890914B
CN103890914B CN201180073850.9A CN201180073850A CN103890914B CN 103890914 B CN103890914 B CN 103890914B CN 201180073850 A CN201180073850 A CN 201180073850A CN 103890914 B CN103890914 B CN 103890914B
Authority
CN
China
Prior art keywords
structure portion
semiconductor structure
support body
conductive support
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180073850.9A
Other languages
English (en)
Other versions
CN103890914A (zh
Inventor
曹明焕
李锡雨
鸟羽隆
鸟羽隆一
门胁嘉孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Bbsa Co ltd
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bbsa Co ltd, Dowa Electronics Materials Co Ltd filed Critical Bbsa Co ltd
Publication of CN103890914A publication Critical patent/CN103890914A/zh
Application granted granted Critical
Publication of CN103890914B publication Critical patent/CN103890914B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

提供一种高质量的半导体元件和该半导体元件的制造方法，其中在该半导体元件中，抑制了从半导体结构部的角部附近向着中央部延伸的X型裂纹、以及该半导体结构部的中央部的点状裂纹的发生。该半导体元件的制造方法包括以下步骤：在生长衬底(101)上经由剥离层(102)形成半导体层压体(103)；通过在半导体层压体(103)上设置格子状的槽(108)来形成横截面形状大致为四边形的多个半导体结构部(107)；形成导电性支撑体(112)；以及通过使用化学剥离技术来去除剥离层(102)。在该步骤中，在从配置在导电性支撑体(112)的位于槽(108)上方的部分中的贯通孔(114)向槽(108)供给蚀刻剂时，仅从各半导体结构部(107)的一个侧面(117A)开始进行剥离层的蚀刻。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法。
背景技术
半导体元件的示例包括场效应晶体管(FET)和发光二极管(LED)等。对于LED，例如，使用由III族元素和V族元素的化合物构成的III-V族半导体。
使用Al、Ga或In等作为III族元素并且使用N作为V族元素的III族氮化物半导体具有高熔点和氮的高离解压力，这使得难以进行体单晶生长。此外，无法以低成本利用直径大的导电性单晶衬底。因此，这种半导体一般形成在蓝宝石衬底上。
然而，由于蓝宝石衬底具有绝缘性，因此在该衬底内，电流没有流动。因此，传统上已使用具有电流在横方向上流动的横型结构的发光二极管。该结构是通过进行以下处理所获得的：部分去除通过在蓝宝石衬底上顺次生长n型III族氮化物半导体层、活性层(发光层)和p型III族氮化物半导体层所形成的半导体层压体以使n型III族氮化物半导体层暴露；并且在被暴露的n型III族氮化物半导体层和p型III族氮化物半导体层上分别设置n型电极和p型电极。
另一方面，近年来，已研究了以下用于获得LED芯片的技术。在蓝宝石衬底上形成由除III族元素(例如，Al或Ga等)以外的特定元素制成的缓冲层之后，形成包括发光层的半导体层压体。该半导体层压体由导电性支撑体支撑，然后通过利用化学蚀刻选择性地溶解缓冲层来使蓝宝石衬底剥离(分离)。导电性支撑体和半导体层压体夹持在一对电极之间。注意，这里的“缓冲层”是半导体层压体的外延生长所用的缓冲层，其中该缓冲层兼用作用于使半导体层压体从蓝宝石衬底剥离的剥离层。
用于制造具有这种结构的III族氮化物半导体LED芯片的工艺的示例包括一般的化学剥离工艺或光化学剥离工艺，其中在该化学剥离工艺中，对由除III族元素以外的金属或这种金属的氮化物制成的剥离层进行蚀刻以使外延层从蓝宝石衬底剥离，以及在该光化学剥离工艺中，在通过利用诸如紫外光等的光进行照射来使剥离层活化的同时，进行蚀刻。这些工艺是将剥离层浸入特定溶液由此使剥离层溶解以使外延层从生长衬底剥离的工艺，并且在本说明书中将这些工艺统称为“化学剥离工艺”。替代表述可以是“使生长衬底从外延层剥离”。
这里，将参考图6和图7来说明专利文献1所述的III族氮化物半导体纵型结构LED芯片的制造方法。图6(A)～(F)是示出传统的III族氮化物半导体纵型结构LED芯片500的制造方法的各步骤的示意侧面截面图。首先，在生长衬底501上，经由剥离层502，通过顺次层叠第一传导型III族氮化物半导体层504、发光层505和第二传导型III族氮化物半导体层506来形成半导体层压体503(图6(A))，其中第二传导型不同于第一传导型。接着，部分去除半导体层压体503和剥离层502以使生长衬底501部分暴露，由此通过部分去除半导体层压体503来形成多个单独的半导体结构部507(图6(B))。随后，形成导电性支撑体512(图6(C))，其中该导电性支撑体512一体地支撑多个半导体结构部507并且兼用作下部电极。此外，使用化学剥离工艺来去除剥离层502，由此使生长衬底501从多个半导体结构部507剥离(图6(D))。之后，在半导体结构部507的剥离面侧上形成上部电极516(图6(E))；最后，通过在半导体结构部507之间沿着图7所示的虚线进行切割等来分离导电性支撑体512，由此使各自具有由切割后的导电性支撑体512A支撑的半导体结构部507的多个LED芯片500单片化(图6(F))。
图7(A)是在形成单片化前的多个半导体结构部的图6(E)的状态下的晶圆的示意顶视图。图6(E)是沿着图7(A)的虚线所截取的截面图。图7(B)是沿着图7(A)的虚线单片化后的LED芯片500的其中一个的示意侧视图。因而，在专利文献1中，在导电性支撑体512的位于相邻的半导体结构部507之间的部分中，沿着单片化的切割线(虚线)设置贯通槽514。因此，在如图6(C)～(D)那样、去除剥离层502的情况下，经由贯通槽514供给蚀刻剂以包围半导体结构部507。此外，各半导体结构部507的正下方的剥离层502的蚀刻是从这些半导体结构部的外周部向着中央部进行的。
这里，在专利文献1中，如图7所示，半导体结构部507的横截面的形状为圆形或具有圆角的4n边形(“n”是正整数)。在半导体结构部的横截面的形状为不具有圆角的4边形的情况下，如图8(A)所示，在剥离之后的各半导体结构部中将以相当大的比率出现从角部附近向着中央部延伸的X型裂纹。在专利文献1中，半导体结构部的形状如上所述，由此可以防止蚀刻期间应力集中于角部(从发光结构部的外周开始进行的蚀刻的矢量发生冲突)；因而，可以防止上述X型裂纹的发生。
现有技术文献
专利文献
专利文献1：WO2011/055462
发明内容
发明要解决的问题
然而，根据本发明的发明人所进行的进一步研究，发现了以下：在专利文献1所述的方法中，尽管可以有效地防止剥离之后的各半导体结构部中的从角部向着中央延伸的裂纹，但如图8(B)所示，在半导体结构部的中央部以相当大的比率新发生点状裂纹。在任何公开专利文献或学术文献中，这些点状裂纹的发生均未被作为问题进行解决。然而，这是为了实现III族氮化物半导体纵型结构LED芯片的批量生产所要解决的关键问题。此外，该问题是为了不仅实现III族氮化物半导体纵型结构LED芯片的批量生产而且还实现使用化学剥离工艺所制造的任何半导体元件的批量生产所要克服的关键问题。
考虑到上述问题，因此本发明的目的是提供一种高质量的半导体元件和该半导体元件的制造方法，其中在该半导体元件中，不仅可以防止从半导体结构部的角部附近向着中央部延伸的X型裂纹的发生，而且还可以防止中央部所产生的点状裂纹的发生。
用于解决问题的方案
为了实现上述目的，本发明主要包括以下主旨。
(1)一种半导体元件的制造方法，包括以下步骤：第一步骤，用于在生长衬底上经由剥离层形成半导体层；
第二步骤，用于去除所述半导体层的一部分，以呈格子状来形成槽使得所述生长衬底的一部分在所述槽的底部暴露，由此形成横截面形状大致为四边形的多个半导体结构部；
第三步骤，用于形成用以一体地支撑多个所述半导体结构部的导电性支撑体；
第四步骤，用于使用化学剥离法来去除所述剥离层；以及
第五步骤，用于使所述导电性支撑体在所述半导体结构部之间发生分离，由此使各自具有导电性支撑体所支撑的所述半导体结构部的多个半导体元件单片化，
其中，在所述第四步骤中，在经由所述导电性支撑体的位于所述槽的上方位置的部分内所设置的贯通孔向所述槽供给蚀刻剂时，仅从各所述半导体结构部的一个侧面对所述剥离层进行蚀刻。
(2)根据上述(1)的半导体元件的制造方法，在所述第四步骤之前，仅向各所述半导体结构部的四个侧面中的开始进行蚀刻的所述一个侧面供给蚀刻剂，并且在所述槽内形成禁止将蚀刻剂供给至其它三个侧面的嵌入部。
(3)根据上述(2)的半导体元件的制造方法，所述导电性支撑体兼用作所述嵌入部。
(4)根据上述(3)的半导体元件的制造方法，在所述第三步骤中，通过镀法形成所述导电性支撑体。
(5)根据上述(4)的半导体元件的制造方法，所述第三步骤包括以下步骤：
用于利用树脂来填充所述槽的没有形成所述嵌入部的部分的步骤；
用于在所述半导体结构部的表面、所述树脂的表面、以及暴露的所述槽的底部上通过镀法来生长兼用作所述嵌入部的导电性支撑体的步骤；
用于在所述导电性支撑体中形成所述贯通孔的步骤；以及
用于经由所述贯通孔去除所述树脂、由此在所述槽的所述部分中形成空隙的步骤，
其中，在所述第四步骤中，经由所述贯通孔向所述槽的空隙供给蚀刻剂。
(6)根据上述(2)～(5)的半导体元件的制造方法，所述嵌入部是以全部覆盖各所述半导体结构部的所述其它三个侧面的方式设置在各所述槽内的。
(7)根据上述(2)～(5)的半导体元件的制造方法，所述嵌入部是以覆盖各所述半导体结构部的所述其它三个侧面中的相对的两个侧面的方式设置在各所述槽内的。
(8)一种半导体元件，包括：导电性支撑体；以及横截面形状大致为四边形的半导体结构部，其设置在所述导电性支撑体的一部分上，
其中，所述导电性支撑体覆盖所述半导体结构部的四个侧面中的三个侧面或相对的两个侧面。
发明的效果
根据本发明，从多个半导体结构部各自的仅一个侧面对剥离层进行蚀刻，由此在去除剥离层的过程中应力不会集中于各半导体结构部的剥离层侧表面的任何部位。结果，设置高质量的半导体元件和制造该半导体元件的方法已成为可能，其中在该半导体元件中，不仅可以防止从半导体结构部的角部附近向着中央部延伸的X型裂纹的发生，而且还可以防止中央部的点状裂纹的发生。
附图说明
图1A的(a)～(c)是示出根据本发明的一个实施方式的III族氮化物半导体纵型结构LED芯片100的制造方法的各步骤的示意侧面截面图。
图1B的(d)和(e)是示出图1A的(a)～(c)中的各步骤之后的、根据本发明的一个实施方式的III族氮化物半导体纵型结构LED芯片100的制造方法的各步骤的示意侧面截面图。
图1C的(f)～(h)是示出图1B的(d)和(e)中的各步骤之后的、根据本发明的一个实施方式的III族氮化物半导体纵型结构LED芯片100的制造方法的各步骤的示意侧面截面图。
图2A的(a)和(b)分别是示出图1A(b)和图1B(d)的状态的示意横截面图；
图2B的(c)和(d)分别是示出图1C(f)和图1C(g)的状态的示意横截面图；
图3是示出根据本发明的一个实施方式的单片化后的III族氮化物半导体纵型结构LED芯片100的其中一个的示意立体图。
图4是示出根据本发明的另一实施方式的III族氮化物半导体纵型结构LED芯片200的制造方法的一个步骤的示意横截面图。
图5是示出根据本发明的又一实施方式的单片化后的III族氮化物半导体纵型结构LED芯片300的其中一个的示意立体图。
图6的(A)～(F)是示出传统的III族氮化物半导体纵型结构LED芯片500的制造方法的各步骤的示意侧面截面图。
图7(A)是在形成单片化前的多个半导体结构部的图6(E)的状态下的晶圆的示意顶视图，而图7(B)是沿着图7(A)的虚线所截取的单片化后的LED芯片500的其中一个的示意侧视图。
图8(A)是示出在利用其它传统制造方法所获得的LED芯片的半导体结构中所产生的裂纹的照片，而图8(B)是示出在利用图6和图7所示的传统制造方法所获得的LED芯片中所产生的裂纹的照片。
具体实施方式
将参考附图来更加详细地说明本发明。在本说明书中，原则上，利用最后两位数相同的附图标记来表示与根据本发明的各实施方式的LED芯片共通的组件，因而将不重复针对这些组件的说明。此外，在LED芯片的示意截面图中，为了便于说明而放大示出剥离层和半导体层压体；因此，所例示的组件之间的比率与实际比率并非一致。
将参考图1A～1C以及图2A和2B来说明根据本发明的一个实施方式的III族氮化物半导体纵型结构LED芯片(以下简称为“LED芯片”)100的制造方法。首先，将说明图1和图2之间的对应关系。图2(a)是图1(b)所示的状态下的发光层105的横截面图，而沿着图2(a)的线I-I的截面与图1(b)相对应。注意，除图1(b)以外的截面图具有相同位置。此外，除图2(a)以外的横截面图具有发光层105的相同位置。图2(b)是图1(d)所示的状态的附加示出树脂109的位置的横截面图。图2(c)是图1(f)所示的状态的横截面图。图2(d)是图1(g)所示的状态的横截面图。
首先，进行用以在生长衬底上经由剥离层形成半导体层的第一步骤。在本实施方式中，首先，如图1(a)所示，在生长衬底101上经由剥离层102顺次层叠第一传导型III族氮化物半导体层104、发光层105和第二传导型III族氮化物半导体层106，以形成作为半导体层的半导体层压体103。第二传导型不同于第一传导型。
接着，如图1(b)和图2(a)所示，进行第二步骤，其中该第二步骤用于部分去除半导体层压体103以形成格子状的槽108，以使得生长衬底101在这些槽的底部部分地暴露，由此形成呈岛状孤立的横截面形状为四边形的多个半导体结构部107。
接着，进行用以形成用于一体地支撑多个半导体结构部的导电性支撑体的第三步骤。在本实施方式中，首先，如图2(b)所示，利用树脂110在纵方向上每隔一列填充格子状的槽108。因而，各半导体结构部107的其中一个侧面被树脂110覆盖。随后，在各半导体结构部107的没有被树脂110覆盖的三个侧面上形成绝缘膜118。之后，如图1(c)所示，在半导体结构部107的表面、树脂110的表面和槽108的暴露底部上形成镀晶种层111。此时，还在绝缘膜118的表面上形成镀晶种层111。可选地，在三个侧面上形成绝缘膜118之后，各半导体结构部107的仅一个侧面可以被树脂110覆盖。此外，在实际工艺中，甚至通过光刻法也难以排他地在侧面上形成绝缘膜。因此，尽管没有示出，但优选使绝缘膜形成为至少从侧面向着各半导体结构部107的表面的一部分(与这些侧面邻接的表面的外周部)延伸。
接着，在本实施方式中，在图2(b)所示的位置中，在树脂110的表面上的任意位置处形成从树脂110上的镀晶种层111的表面向上方延伸的树脂柱109。之后，如图1(d)所示，通过镀法在镀晶种层111上生长导电性支撑体112。这里，如图2(b)中利用网点所示，利用与导电性支撑体112相同的材料来填充没有被树脂110填充的槽108，并且将该部分称为嵌入部113。即，在本实施方式中，导电性支撑体兼用作嵌入部113。
之后，如图1(e)所示，去除树脂柱109，由此在导电性支撑体112中形成贯通孔114。此外，经由贯通孔114去除镀晶种层和树脂110的位于贯通孔114的正下方的部分，由此在已被树脂110填充的槽108中形成空隙115。结果，在导电性支撑体112的位于形成有空隙115的槽108上方的部分中设置了贯通孔114，其中该贯通孔114与空隙115相连通。
接着，进行用以使用化学剥离工艺来去除剥离层102的第四步骤。在本实施方式中，各半导体结构部107的一个侧面117A面向形成有空隙115的槽108的其中一个，并且其它三个侧面117B和117C面向填充有嵌入部113的槽108。换句话说，在槽中形成嵌入部113，从而覆盖各半导体结构部107的所有其它三个侧面117B和117C。将蚀刻剂经由贯通孔114仅供给至形成有空隙115的槽108，而没有供给至填充有嵌入部的槽108。因此，如图2(c)和图1(f)的箭头所示，从各半导体结构部107的一个侧面117A向着相对的侧面117C来蚀刻剥离层102。具体地，嵌入部113用于使得蚀刻剂仅能够被供给至各半导体结构部107的四个侧面中的首先被蚀刻的一个侧面117A，并且禁止蚀刻剂被供给至其它三个侧面117B和117C。
在本实施方式中，即使在去除了剥离层102之后，由于位于嵌入部113的正下方的镀晶种层111与生长衬底101相接触，因此生长衬底101没有从半导体结构部107剥离。在这种情况下，如图1(g)所示，去除镀晶种层111的与生长衬底101相接触的区域以使生长衬底101剥离。
最后，例如，通过沿着图2(d)的虚线在半导体结构部107之间进行切割来分离导电性支撑体112，由此如图1(h)所示，使具有各自由切割后的导电性支撑体112A所支撑的各半导体结构部107的多个LED芯片100单片化。此外，在半导体结构部107的剥离侧上形成上部电极116。
本发明的发明人发现了以下：通过经由空隙115供给蚀刻剂由此从各半导体结构部107的一个侧面117A向着与该侧面相对的侧面117C在一个方向上蚀刻剥离层102，可以基本防止在半导体结构部107中形成裂纹。
以下将一起说明本发明的技术含义以及作用和效果。本发明人对形成在半导体结构部的中央区域的点状裂纹的发生形态进行了各种研究。在如专利文献1那样从半导体结构部的外周部供给蚀刻剂的情况下，从该外周部向着中央部来蚀刻剥离层。在这种情况下，发现了以下：向半导体结构部与生长衬底分离的溶解前部、即各半导体结构部的经由剥离层接合至生长衬底的部分和与生长衬底分离的部分之间的边界区域，施加局部应力，由此形成裂纹。在剥离层的蚀刻将要完成时，在中央部剥离层仍残留，这导致由于集中于中央部的应力而形成裂纹。
另一方面，在本实施方式中，蚀刻的进行以及蚀刻的作用和效果如下所述。在首先仅从各半导体结构部107的一个侧面117A来蚀刻剥离层的情况下，上述溶解前部从侧面117A向着相对的侧面117C呈直线地平移。因此，可以防止在剥离层102的蚀刻完成的最后阶段、应力集中于半导体结构部107的中央部。结果，可以防止在半导体结构部107的中央部形成点状裂纹。此外，由于在一个方向上进行蚀刻，因此应力不会集中于角部。因此，还可以防止形成从角部向着中央部大幅延伸的X型裂纹。
此外，在本实施方式中，半导体结构部的横截面形状并非必须是圆形或角部呈圆形，而且可以是四边形。这样可以减少每晶圆的有效面积的损失。换句话说，抑制裂纹形成和增加有效面积的组合效果可以提高每晶圆的产量。
图3是通过上述制造方法可以获得的、根据本发明的III族氮化物半导体纵型结构LED芯片100的示意立体图。LED芯片100具有以下特征。LED芯片100包括导电性支撑体112A和横截面形状为大致四边形的半导体结构部107，其中该半导体结构部107包括设置在导电性支撑体112A的一部分上的第二传导型半导体层106、设置在第二传导型半导体层106上的发光层105和设置在发光层105上的第一传导型半导体层104。第一传导型不同于第二传导型。此外，导电性支撑体112A覆盖半导体结构部107的四个侧面中的侧面117B和侧面117C这三个侧面。使侧面117A暴露。注意，在这三个侧面和导电性支撑体112A之间存在绝缘膜118和镀晶种层111。在LED芯片100中，导电性支撑体112A用作下部电极并且与设置在半导体结构部107上的上部电极116配对。
第一步骤
优选地，使用蓝宝石衬底或者在蓝宝石衬底上形成AlN膜的AlN模板衬底作为生长衬底101。可以根据要形成的剥离层的种类、由III族氮化物半导体制成的半导体层压体的Al、Ga和In的组成、LED芯片的质量以及成本等来选择生长衬底。
在化学剥离工艺中，优选地，剥离层102是由诸如CrN等的除III族元素以外的金属或这种金属的氮化物制成的缓冲层，这是因为可以通过化学选择蚀刻来溶解这种缓冲层。优选地，通过溅射、真空沉积、离子镀或MOCVD来沉积剥离层102。通常，剥离层102的厚度约为2nm～100nm。
半导体层压体103的第一传导型和第二传导型可以分别为n型和p型，或者相反。可以通过MOCVD在剥离层102上外延地生长第一传导型III族氮化物半导体层104、发光层105和第二传导型III族氮化物半导体层106。
注意，尽管本实施方式示出III族氮化物半导体LED芯片，但没有特别限制本发明的半导体元件的半导体结构部的材料或层结构，只要通过化学剥离工艺来制造该半导体元件即可。如果半导体结构部包括发光层，则半导体元件为LED，并且如果半导体结构部不包括发光层，则半导体元件为其它类型的半导体元件。半导体结构部107例如可以由基于AlInGaN或基于AlInGaPAs的III-V族材料或者诸如ZnO等的II-VI族材料制成。通常，半导体结构部107的厚度约为0.5μm～20μm。
第二步骤
优选采用干法蚀刻来部分去除半导体层压体103。这是因为：可以以可再现的方式控制由III族氮化物半导体层构成的半导体层压体103的蚀刻的结束点。此外，在半导体层压体103为连续的状态下，在后一步骤中无法利用蚀刻剂对剥离层102进行蚀刻。因此，进行半导体层压体的部分去除，直到生长衬底至少部分暴露为止。上述本实施方式呈现了在槽108的底部去除剥离层以使生长衬底101完全暴露的示例。
在本发明中，没有特别限制半导体结构部107的横截面形状，只要该横截面形状为大致四边形即可，但从有效面积的观点优选为矩形。这里，除四边形以外，“大致四边形”例如还包括角部呈圆角或一定度数的斜角的四边形。注意，从蚀刻进行方向维持在一个方向的观点，首先被供给蚀刻剂的侧面117A必须具有一定程度的直线区域，从而不会妨碍本发明中的抑制裂纹形成的效果。
半导体结构部107的一边的长度通常为250μm～3000μm。此外，槽108的宽度优选在40μm～200μm的范围内、更优选在60μm～100μm的范围内。40μm以上的宽度使得能够十分平滑地向槽108供给蚀刻剂，而200μm以下的宽度可以使发光面积的损失最小化。
第三步骤
本实施方式示出如图2(b)所示、在纵方向上利用树脂110每隔一列填充槽108的示例；然而，没有特别限制用于形成空隙115的各槽108内所设置的树脂110的位置，只要各半导体结构部的仅一个侧面具有空隙并且其它三个侧面被嵌入部113覆盖即可。例如，可以仅在纵方向上的各槽的左半部分中设置树脂。图4是例示示出上述示例的根据本发明的其它实施方式的LED芯片200的制造方法的一个步骤的示意横截面图，并且与图2(c)相对应。此外，在本实施方式中，仅在各半导体结构部207的一个侧面217A上形成各空隙215，并且可以利用嵌入部213经由绝缘膜218和镀晶种层211覆盖其它侧面217B和217C；因此，在箭头的方向上进行蚀刻，从而使得能够在一个方向上蚀刻半导体结构部207。
此外，尽管示出在纵方向上的槽内形成空隙的示例，但可以以混合方式在纵方向和横方向上的槽内形成空隙，以使得可以在各发光结构体的不同位置的一个侧面上形成各空隙。
导电性支撑体112可以兼用作下部电极。可以通过诸如湿法镀或干法镀等的镀工艺来形成导电性支撑体112。例如，在采用Cu或Au电镀的情况下，对于镀晶种层111的表面(导电性支撑体侧)，可以使用Cu、Ni或Au等。在这种情况下，在镀晶种层11的生长衬底侧(半导体结构部侧)上，优选使用例如Ti或Ni的相对于半导体结构部107和绝缘膜118的密合性充分的金属。注意，可以在生长衬底101和镀晶种层111之间附加设置由金属或绝缘体制成的密合层。该密合层相对于生长衬底101和镀晶种层111具有密合性并且在后续化学剥离步骤中没有被蚀刻，但可以在化学剥离步骤之后被剥离或去除。该密合层可以是例如由Ti、Al、Ni、Cr、Pt、Au或它们的合金制成的一个或多个层；可选地，可以使用SiO2或SiN的一个或多个层作为密合层。半导体结构部107上的导电性支撑体112的厚度通常约为80μm～300μm。这里，可以通过在半导体结构部107上形成厚度约为10μm～50μm的较薄的镀层并且形成厚度约为80μm～200μm的较厚的另一镀层，来进行两级镀。在这种情形下，可以在去除剥离层的步骤(第四步骤)之后进行第二次镀。
此外，在通过接合法形成导电性支撑体112的情况下，预先形成有贯通孔114的导电性硅衬底、CuW合金衬底或Mo衬底等在热膨胀系数和热传导率方面是合适的。在这些情况下，使两个衬底接合以使得其贯通孔的位置对准。然而，在利用接合法形成导电性支撑体的情况下，难以在要接合到一起的衬底中预先形成嵌入部113。因此，优选通过镀工艺来形成导电性支撑体112。注意，可以利用接合法来容易地替换上述两级镀中的第二次镀。
优选地，从蚀刻剂的供给效率的观点来看，贯通孔114是一边长度或直径为40μm～100μm的矩形或圆形。在使生长衬底剥离之后(图1(g))、直到单片化为止(图1(h))，仅利用导电性支撑体112来一体地支撑多个半导体结构部107；因此，应当设置导电性支撑体112的大小和位置，以使得可以确保一定的强度。
如图3所示，在被导电性支撑体112A覆盖的三个侧面117B和117C上形成绝缘膜118。由于镀晶种层111由金属制成，因此如果在半导体结构部107的侧面上直接形成镀晶种层111，则元件无法工作。绝缘膜118例如可以由SiO2或SiN制成。此外，可以在绝缘膜118和镀晶种层111之间附加形成反射层。在上述实施方式中，在形成绝缘膜118之后形成镀晶种层111；可选地，可以在无需形成绝缘膜118的情况下形成镀晶种层111。在后者情况下，可以在化学剥离之后在半导体结构部107和镀晶种层111之间通过干法蚀刻等形成间隙，并且可以在这些间隙中形成绝缘膜118。
尽管图中没有示出，但在第三步骤中，优选地，在多个半导体结构部107各自的第二传导型III族氮化物半导体层106的主表面和镀晶种层111之间形成与多个第二传导型III族氮化物半导体层106相接触的欧姆电极层。更优选地，在欧姆电极层和镀晶种层之间形成附加反射层；可选地，欧姆电极层兼用作反射层。这些层可以通过诸如真空气相沉积、离子镀或溅射等的干法沉积工艺来形成。
上述欧姆电极层可以由功函数高的金属、例如Pd、Pt、Rh、Au或Ag等的贵金属或者Co或Ni形成。由于Rh等的反射率高，因此这种欧姆电极层可以兼用作反射层。然而，在发光区域处于可见范围内的情况下，优选使用Ag或Al的层，而在发光区域处于紫外线范围内的情况下，优选使用Rh或Ru等的层。
在第四步骤中，经由贯通孔114向槽108的空隙115供给蚀刻剂。因此，在第四步骤之前，优选在槽108中形成嵌入部113，从而使得能够将蚀刻剂仅供给至各半导体结构部107的四个侧面中的蚀刻开始的一个侧面117A，并且禁止将蚀刻剂供给至相对的侧面117C和其它相对的两个侧面117B。这些嵌入部113的形成使得能够仅从一个侧面117A开始进行剥离层102的蚀刻。
如上所述，本实施方式示出在槽108中设置嵌入部113从而覆盖所有三个侧面117B和117C的示例，但本发明不限于此。例如，可以在槽108中设置嵌入部从而覆盖相对的两个侧面117B，而面向侧面117C的槽可能为空或者可能充满与导电性支撑体的材料不同的材料。填料的示例包括由于不存在用于引入诸如丙酮等的使树脂溶解的溶液的任意路径而残留的树脂。如果不存在丙酮的引入所用的路径，则在去除剥离层之前无法去除树脂，由此无法向面向侧面117C的槽供给蚀刻剂。即使利用这种结构，相对的两个侧面117B的嵌入部也妨碍向侧面117C供给蚀刻剂，并且蚀刻剂供给局限于从贯通孔114向着空隙115的路径，从而使得能够仅从一个侧面117A开始进行剥离层102的蚀刻。
然而，如果面向侧面117C的槽为空，则在剥离层102的蚀刻完成时，蚀刻剂流入这些槽，这将导致在半导体结构部107表面的侧面117C侧端部产生裂纹。由于该原因，优选这些槽不为空而是被充满。
图5是示出通过在槽108中设置嵌入部113从而仅覆盖相对的两个侧面117B的制造方法所获得的、本发明的III族氮化物半导体纵型结构LED芯片300的示意立体图。LED芯片300包括导电性支撑体312A和横截面形状为大致四边形的半导体结构部307，其中该半导体结构部307包括设置在导电性支撑体312A的一部分上的第二传导型半导体层306、设置在第二传导型半导体层306上的发光层305和设置在发光层305上的第一传导型半导体层304。第一传导型不同于第二传导型。此外，导电性支撑体312A覆盖半导体结构部307的四个侧面中的相对的两个侧面317B。使侧面317A和317C暴露。注意，在侧面317B和导电性支撑体312A之间存在绝缘膜318和镀晶种层311。在LED芯片300中，导电性支撑体312A用作下部电极并且与设置在半导体结构部307上的上部电极316配对。
使用例如丙酮或酒精等的可溶解树脂的液体来去除图1(d)～(e)中的树脂柱109和树脂110。可以将该液体加热至等于或低于沸点的温度。此时，树脂柱109和树脂110之间的镀晶种层111不溶于丙酮等；然而，镀晶种层111由于与树脂110和柱109相比极其薄因此容易去除。可以机械地进行该去除，或者可以通过金属蚀刻等进行该去除。在去除树脂柱109之后，去除镀晶种层，并且还利用相同的液体去除下方的树脂110；因而，贯通孔114与空隙115相连通。当然，可以部分地去除镀晶种层111以使树脂110暴露，并且可以在被暴露的树脂110上直接形成树脂柱109。
第四步骤
优选通过上述一般的化学剥离工艺或光化学剥离工艺来进行第四步骤。在剥离层由CrN制成的情况下，可能的蚀刻剂的示例是包括硝酸铈铵溶液和基于铁氰化钾的溶液的公知的选择性蚀刻剂。而在剥离层由ScN制成的情况下，蚀刻剂的示例包括盐酸、硝酸和有机酸。
在剥离之后，优选将生长衬底101经由镀晶种层111接合至导电性支撑体112。这样不仅可以防止中央裂纹和X型裂纹的发生，而且还可以防止在蚀刻结束的部分(侧面117C侧)所产生的端部裂纹的发生。因此，优选地，镀晶种层111利用剥离所使用的蚀刻剂不可蚀刻、或者利用该蚀刻剂可被蚀刻成即使在剥离之后生长衬底也可以保持接合至镀晶种层111的程度。
生长衬底101可以以机械方式剥离，或者可以通过向镀晶种层111直接或经由连接层接合至生长衬底101的部分应用特定蚀刻剂以化学去除镀晶种层111的一部分，来进行剥离。适合化学剥离的蚀刻剂的示例例如包括BHF溶液(NH4F/HF/H2O)。然而，BHF溶液有可能会蚀刻意想不到的区域的金属。由于该原因，可以附加形成与镀晶种层111的材料不同的材料(金属、绝缘膜或树脂等)作为上述连接层以在镀晶种层111和生长衬底101之间进行临时接合。注意，该材料即使在使用蚀刻剂的剥离之后也可以维持该接合，并且可以通过不同的方法来去除或选择性地蚀刻。
此外，优选通过湿法清洗来清洁通过第四步骤已暴露的半导体结构部107的表面。随后，可以通过干法蚀刻和/或湿法蚀刻对半导体结构部进行预定量的蚀刻。在这种情况下，如图3和图5所示，半导体结构部107的上表面低于导电性支撑体112A。
此外，使用抗蚀剂作为掩模，通过剥离来形成作为上部电极的n型欧姆电极和接合焊盘电极。这些电极的材料可以为Al、Cr、Ti、Ni、Pt或Au等。将Ti、Pt或Au等的材料作为覆盖层沉积在欧姆电极和接合焊盘上以降低布线阻抗并且提高布线接合的密合性。注意，可以向半导体结构部107的被暴露的(除接合焊盘表面以外的)侧面和表面设置由SiO2或SiN等制成的保护膜(绝缘膜)。
第五步骤
在第五步骤中，例如使用叶片切块机或激光切块机在半导体结构部107之间进行切割。例如，对于槽108的宽度40μm～200μm，使用激光切块机的切割余量约为20μm～40μm；因此，覆盖半导体结构部107的导电性支撑体112A的宽度约为90μm以下。
以上示出代表实施方式的示例，并且本发明不限于这些实施方式。可以在没有背离本发明的权利要求书的范围内进行各种修改。
实施例
实施例
利用图1和图2所示的方法来制造图3所示的LED芯片。具体地，首先，通过溅射在蓝宝石衬底上形成Cr层，并且在包含氨的气氛中对该Cr层进行热处理，由此形成剥离层(CrN层，厚度：18nm)。之后，顺次层叠n型III族氮化物半导体层(GaN层，厚度：7μm)、发光层(基于InGaN的MQW层，厚度：0.1μm)和p型III族氮化物半导体层(GaN层，厚度：0.2μm)，以形成半导体层压体。然后，通过干法蚀刻部分地去除该半导体层压体来使蓝宝石衬底部分暴露以形成格子状的槽，由此形成各自的横截面形状为正方形的多个单独岛状的半导体结构部。这些半导体结构部的宽度W为1200μm，并且各元件配置成矩阵状。元件之间的间距为1300μm；因此，槽宽度为100μm。
通过EB气相沉积在各p型III族氮化物半导体层上形成欧姆电极层(Ag，厚度：0.2μm)。此外，通过等离子体化学气相沉积形成绝缘膜(SiO2，厚度：0.6μm)，并且通过蚀刻来去除该绝缘膜的除了以下部位以外的部分，其中该部位是覆盖各半导体结构部的没有被树脂覆盖的三个侧面、并且覆盖该半导体结构部上的一部分的部位。之后，为了设置用于供给蚀刻剂的空隙，如图2(b)所示，使用光刻法在一些槽内设置树脂(光致抗蚀剂)。随后，在半导体结构部的表面(具体地，上述欧姆电极层和绝缘膜的表面)、树脂的表面、以及槽的暴露的底部和侧面上，通过溅射来形成镀晶种层(Ti/Ni/Au，厚度分别为：0.02μm/0.2μm/0.6μm)。
接着，在图2(b)所示的位置处，通过光刻法使用树脂(厚膜光致抗蚀剂，厚度：30μm)来形成用于形成贯通孔的100μm的正方形柱。之后，通过镀法在镀晶种层上沉积Cu(半导体层压体上的厚度：100μm)作为导电性支撑体。该镀法是使用基于硫酸铜的电解液的电镀，其中该溶液的温度在25℃～30℃的范围内并且沉积速度为35μm/hr。因而，在形成有镀晶种层的槽内形成Cu镀的嵌入部。这里，配备有用于形成贯通孔的柱的区域没有被Cu镀，并且通过使用丙酮去除这些柱、并且贯通导电性支撑体并穿过设置有树脂的槽，来形成贯通孔。在使用丙酮去除柱之后，使用添加有HF的Au蚀刻剂来去除位于贯通孔正下方的镀晶种层。经由这些贯通孔，随后使用丙酮来去除槽内的树脂，由此形成空隙。
之后，使用Cr选择性蚀刻剂作为蚀刻剂，通过化学剥离工艺来去除剥离层。另一方面，由于蚀刻剂内的浸渍而将蚀刻剂经由上述贯通孔供给至剥离层，并且首先仅从各半导体结构部的一个侧面对剥离层进行蚀刻。随后，将蓝宝石衬底侧略微浸涂BHF溶液，由此在槽的底部使接合至蓝宝石衬底的镀晶种层的一部分中的Ti溶解。因而，蓝宝石衬底被剥离。
利用光学显微镜观察剥离之后的半导体结构部，并且检查宏裂纹/微裂纹的发生状况。所检查的半导体结构部的数量为380,000个，并且没有观察到宏裂纹/微裂纹。
之后，通过干法蚀刻在厚度方向上对暴露的n型III族氮化物半导体层进行3μm的蚀刻，并且此外，使用KOH溶液来使其表面变得凹凸不平。然后，使用Ti/Al通过溅射在n型III族氮化物半导体层上形成n型欧姆电极，并且还使用Ni/Au来形成焊盘电极。随后，通过等离子体化学气相沉积，在半导体结构部的暴露的表面和侧面上、并且在嵌入部的暴露面上，形成绝缘膜(SiO2，厚度：0.3μm)。通过蚀刻来部分去除焊盘电极上部的绝缘膜，以使焊盘电极上部暴露。
使用激光切块机来切割具有嵌入部的导电性支撑体部，由此形成各半导体结构部的四个侧面中的三个侧面被嵌入部覆盖的发光元件。
比较例
利用图6和图7所示的传统制造方法来制造LED芯片。具体地，首先，在蓝宝石衬底上形成与实施例中相同的半导体层压体，然后通过干法蚀刻部分去除该半导体层压体以使蓝宝石衬底部分暴露而形成槽，由此形成各自的横截面形状是直径为1000μm的圆形的多个单独岛状的半导体结构部。这些半导体结构部之间的元件间距为1250μm。
在各单独半导体结构部的p型层上形成与实施例相同的欧姆电极层，然后利用光致抗蚀剂填充所有的槽。另一方面，在各半导体结构部的p型欧姆电极层的一部分中形成开口，并且在该开口内形成镀晶种层(Ni/Au/Cu)。接着，形成厚膜抗蚀剂的柱以防止在要说明的镀层中形成Cu膜。如图7(A)所示，在包围半导体结构部的网格线上形成柱。注意，预先通过蚀刻来去除柱形成位置上的连接层的部分。
接着，使用基于硫酸铜的电解液来进行利用Cu的电镀以形成80μm的导电性支撑体。溶液温度在25℃～30℃的范围内，并且沉积速度为25μm/hr。随后，使用丙酮来去除柱部和设置在槽内的抗蚀剂，由此形成贯通支撑体的贯通槽。注意，图7(A)所示的贯通槽是以宽度为70μm且长度为900μm的方式形成在四边上的。
之后，使用Cr选择性蚀刻剂作为蚀刻剂通过化学剥离工艺来去除剥离层，由此使蓝宝石衬底剥离。另一方面，从各半导体结构部的外周部向着其中央部对剥离层进行蚀刻。因此，最后去除了中央部的剥离层。
利用光学显微镜观察剥离之后的半导体结构部，并且发现了以下：在比较例中，在所检查的1900个半导体结构部中，在38个半导体结构部中形成了从角部向着中央部极大延伸的X型裂纹(发生率为2.0%)，并且在1045个半导体结构部的中央区域中形成了点状裂纹，并且发生率为55.0%。
产业上的可利用性
本发明可以提供如下高质量的半导体元件，并且还可以提供该半导体元件的制造方法，其中在该半导体元件中，不仅可以防止从半导体结构部的角部附近向着中央部延伸的X型裂纹的发生，而且还可以防止中央部的点状裂纹的发生。
附图标记说明
100 III族氮化物半导体LED芯片
101 生长衬底
102 剥离层
103 半导体层压体
104 第一传导型III族氮化物半导体层
105 发光层
106 第二传导型III族氮化物半导体层
107 半导体结构部
108 槽
109 树脂柱(柱)
110 树脂
111 镀晶种层
112 导电性支撑体
112A 切割后的导电性支撑体
113 嵌入部
114 贯通孔
115 空隙
116 上部电极
117A 侧面(首先供给有蚀刻剂的侧面)
117B 相对的两个侧面
117C 侧面(蚀刻结束时蚀刻剂到达的侧面)
118 绝缘膜

Claims (10)

1.一种半导体元件的制造方法，包括以下步骤：
第一步骤，用于在生长衬底上经由剥离层形成半导体层；
第二步骤，用于去除所述半导体层的一部分，以呈格子状来形成槽使得所述生长衬底的一部分在所述槽的底部暴露，由此形成横截面形状大致为四边形的多个半导体结构部；
第三步骤，用于形成用以一体地支撑多个所述半导体结构部的导电性支撑体；
第四步骤，用于使用化学剥离法来去除所述剥离层；以及
第五步骤，用于使所述导电性支撑体在所述半导体结构部之间发生分离，由此使各自具有导电性支撑体所支撑的所述半导体结构部的多个半导体元件单片化，
其中，在所述第四步骤中，在经由所述导电性支撑体的位于所述槽的上方位置的部分内所设置的贯通孔向所述槽供给蚀刻剂时，仅从各所述半导体结构部的一个侧面对所述剥离层进行蚀刻。
2.根据权利要求1所述的半导体元件的制造方法，其中，在所述第四步骤之前，仅向各所述半导体结构部的四个侧面中的开始进行蚀刻的所述一个侧面供给蚀刻剂，并且在所述槽内形成禁止将蚀刻剂供给至其它三个侧面的嵌入部。
3.根据权利要求2所述的半导体元件的制造方法，其中，所述导电性支撑体兼用作所述嵌入部。
4.根据权利要求3所述的半导体元件的制造方法，其中，在所述第三步骤中，通过镀法形成所述导电性支撑体。
5.根据权利要求4所述的半导体元件的制造方法，其中，所述第三步骤包括以下步骤：
用于利用树脂来填充所述槽的没有形成所述嵌入部的部分的步骤；
用于在所述半导体结构部的表面、所述树脂的表面、以及暴露的所述槽的底部上通过镀法来生长兼用作所述嵌入部的导电性支撑体的步骤；
用于在所述导电性支撑体中形成所述贯通孔的步骤；以及
用于经由所述贯通孔去除所述树脂、由此在所述槽的所述部分中形成空隙的步骤，
在所述第四步骤中，经由所述贯通孔向所述槽的空隙供给蚀刻剂。
6.根据权利要求2至5中任一项所述的半导体元件的制造方法，其中，所述嵌入部是以全部覆盖各所述半导体结构部的所述其它三个侧面的方式设置在各所述槽内的。
7.根据权利要求2至5中任一项所述的半导体元件的制造方法，其中，所述嵌入部是以覆盖各所述半导体结构部的所述其它三个侧面中的相对的两个侧面的方式设置在各所述槽内的。
8.一种半导体元件，包括：导电性支撑体；以及横截面形状大致为四边形的半导体结构部，其设置在所述导电性支撑体的一部分上，
其中，所述导电性支撑体覆盖所述半导体结构部的四个侧面中的三个侧面或相对的两个侧面；
其中，在所述三个侧面中的每个侧面或者所述相对的两个侧面的每个侧面上设置有绝缘膜；以及
其中，所述导电性支撑体用作下部电极。
9.根据权利要求8所述的半导体元件，其中，所述半导体结构部包括发光层，以使得所述半导体元件为LED芯片。
10.根据权利要求8或9所述的半导体元件，其中，所述半导体元件是利用化学剥离法制造的，以及
其中，所述导电性支撑体禁止将化学剥离法所用的蚀刻剂供给至所述导电性支撑体所覆盖的所述半导体结构部的四个侧面中的所述三个侧面或相对的两个侧面。
CN201180073850.9A 2011-09-28 2011-09-28 半导体元件及其制造方法 Expired - Fee Related CN103890914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/005485 WO2013046267A1 (ja) 2011-09-28 2011-09-28 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN103890914A CN103890914A (zh) 2014-06-25
CN103890914B true CN103890914B (zh) 2016-08-17

Family

ID=47994393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180073850.9A Expired - Fee Related CN103890914B (zh) 2011-09-28 2011-09-28 半导体元件及其制造方法

Country Status (5)

Country Link
US (1) US9184338B2 (zh)
JP (1) JP5774712B2 (zh)
KR (1) KR20140081841A (zh)
CN (1) CN103890914B (zh)
WO (1) WO2013046267A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059238B2 (ja) * 2012-09-28 2017-01-11 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体素子およびその製造方法
CN104756245B (zh) * 2012-10-26 2017-09-22 Rfhic公司 具有提高的可靠性和工作寿命的半导体器件及其制造方法
KR101652350B1 (ko) * 2014-09-12 2016-09-01 주식회사 글로벌식스 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
KR102546307B1 (ko) * 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
CN106299073B (zh) * 2016-09-30 2019-02-19 映瑞光电科技(上海)有限公司 发光二极管晶圆及其形成方法
CN108878604B (zh) * 2018-07-04 2020-01-21 中国科学院半导体研究所 一种垂直结构发光二极管芯片的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437435B1 (en) * 1997-12-31 2002-08-20 Micron Technology, Inc. Vertically mountable interposer, assembly and method
CN101276806A (zh) * 2006-05-24 2008-10-01 国际整流器公司 具有双边的单器件冷却和浸浴冷却的无线连接功率模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2007200929A (ja) * 2006-01-23 2007-08-09 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
US7696523B2 (en) * 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
TWI331483B (en) * 2006-08-07 2010-10-01 Ritdisplay Corp Organic light emitting device with heat dissipation structure
JP4852755B2 (ja) 2006-09-20 2012-01-11 国立大学法人東北大学 化合物半導体素子の製造方法
CN102106006B (zh) * 2008-06-02 2014-12-10 Lg伊诺特有限公司 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
US8587017B2 (en) * 2009-07-05 2013-11-19 Industrial Technology Research Institute Light emitting device and method of fabricating a light emitting device
JP5690738B2 (ja) * 2009-11-05 2015-03-25 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP5520638B2 (ja) 2010-03-04 2014-06-11 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP5723442B2 (ja) * 2011-05-12 2015-05-27 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437435B1 (en) * 1997-12-31 2002-08-20 Micron Technology, Inc. Vertically mountable interposer, assembly and method
CN101276806A (zh) * 2006-05-24 2008-10-01 国际整流器公司 具有双边的单器件冷却和浸浴冷却的无线连接功率模块

Also Published As

Publication number Publication date
US20140284770A1 (en) 2014-09-25
US9184338B2 (en) 2015-11-10
JPWO2013046267A1 (ja) 2015-03-26
WO2013046267A1 (ja) 2013-04-04
CN103890914A (zh) 2014-06-25
KR20140081841A (ko) 2014-07-01
JP5774712B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
CN102067341B (zh) 发光器件和用于制造发光器件的方法
CN103890914B (zh) 半导体元件及其制造方法
EP2518784B1 (en) Nitride semiconductor light emitting element and method of manufacturing the same
US7465592B2 (en) Method of making vertical structure semiconductor devices including forming hard and soft copper layers
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
JP5095143B2 (ja) 発光素子の製造方法
US9502603B2 (en) Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
US20120326118A1 (en) Semiconductor light emitting device and method for manufacturing the same
CN102687288A (zh) 第iii族氮化物半导体纵向结构led芯片及其制造方法
US8658441B2 (en) Method of manufacturing nitride semiconductor light emitting element
US8921227B2 (en) Semiconductor device assembly and semiconductor device and method of manufacturing the same
JP2007081312A (ja) 窒化物系半導体発光素子の製造方法
CN105990506A (zh) 半导体发光装置
CN102208496A (zh) 制造半导体器件的方法
JP5934720B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
JP4791119B2 (ja) 窒化物系半導体発光素子の製造方法
TWI811729B (zh) 半導體結構及其製作方法
TW201205873A (en) Fabrication method of semiconductor light emitting element
KR20100057004A (ko) 발광 소자
US20150187887A1 (en) Iii nitride semiconductor device and method of manufacturing the same
CN1964083A (zh) 发光二极管及其电极压焊点的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180614

Address after: Tokyo, Japan, Japan

Patentee after: Dowa Electronics Materials Co.

Address before: Hongkong, China

Co-patentee before: Dowa Electronics Materials Co.

Patentee before: WAVESQUARE INC.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20180928

CF01 Termination of patent right due to non-payment of annual fee