CN101276806A - 具有双边的单器件冷却和浸浴冷却的无线连接功率模块 - Google Patents
具有双边的单器件冷却和浸浴冷却的无线连接功率模块 Download PDFInfo
- Publication number
- CN101276806A CN101276806A CNA2007101288730A CN200710128873A CN101276806A CN 101276806 A CN101276806 A CN 101276806A CN A2007101288730 A CNA2007101288730 A CN A2007101288730A CN 200710128873 A CN200710128873 A CN 200710128873A CN 101276806 A CN101276806 A CN 101276806A
- Authority
- CN
- China
- Prior art keywords
- encapsulation
- power module
- assembly according
- module assembly
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
由多个单独的薄封装构成的无引线连接功率模块组件,每个封装由两个夹住一个或多个半导体管芯的DBC晶片构成。管芯电极和端子延伸穿过覆盖在晶片夹层末端的绝缘并且夹层的外部侧面为与半导体管芯良好热传递但从其中电绝缘的DBC晶片的外部铜板。可通过在端子上的引线框架并联连接多个封装并且在其间具有间隔的堆叠封装以使所有封装的两个面暴露于冷却媒介中,既可以是导电梳的指也可以是流体热交换媒介。
Description
相关申请
本申请要求2006年5月24日提交的美国临时申请No.60/803,064和2007年5月22日申请的美国专利申请No.11/751,936的权益,在此并入其全部公开内容作为参考。
本申请还涉及2007年5月23日提交的题目为“HIGHLY EFFICIENTBOTH-SIDE-COOLED DISCRETE POWER PACKAGE,ESPECIALLYBASIC ELEMENT FOR INNOVATIVE POWER MODULES[高效双边冷却分立功率封装尤其是创新功率模块的基本元件(IR-3253Prov)]”的美国临时申请No.60/747,952;2006年12月29日提交的题目为用于“PACKAGE FORHIGH POWER DENSITY DEVICES[高功率密度器件的封装(IR-3174)]”的美国申请序列No.11/641,270;2006年1月6日提交的题目为“BON-WIRELESSPOWER PACKAGE WITH INTEGRATED CURRENT SENSOR,ESPECIALLY SHORT CIRCUIT PROTECTION[具有集成电路传感器的无线连接功率封装尤其是短路保护(IR-3175Prov)]”的临时申请序列No.60/756,984以及2006年1月24日提交的题目为“STRESS-REDUCEDBOND-WIRELESS PACKAGE FOR POWER DENSITY DEVICES[用于高功率密度器件的应力减小无线连接封装(IR-3177Prov)]”的临时申请序列No.60/761,722,在此并入其全部公开内容作为参考。
技术领域
本发明涉及半导体功率模块并更具体地涉及可从双面冷却的多个半导体器件封装的新型组件和它们组装到功率转换电路中。
背景技术
本申请用于一种用于半导体管芯的多个组件的新型结构和工艺,该多个组件具有与一个或多个夹在两个直接结合铜(DBC)晶片间的半导体管芯的相对表面良好的热传递和与管芯电极电绝缘的平行相对的金属表面。提出的共同未决申请序列No.11/751,936,提交的申请(IR-3253)示出了可由每个面有利地冷却的单一两面封装。
将期望装配多个这种封装以形成小体积并且能使用在不利的热和机械环境例如用于机动应用中的完全功率转换器电路。因而,许多电路期望用于这种应用,例如,与IGBT或其它MOS栅控器件或共封装(co-pack)并联连接的高电压、高电流半桥或全桥。经常需要单相和多相电路。进一步期望能够装配这种电路并为了风冷或液冷容纳它们,其使得进入器件终端更容易。
发明内容
根据该发明,具有嵌入或夹住隔离半导体管芯的多个平的双面冷却封装平行排列地堆叠,该半导体管芯具有从它的至少一个边缘延伸的端子,而它们的端子从单一垂直平面延伸。共用的支撑结构例如冷却容器体盖件,容纳该封装的终端,其壳体可悬挂在冷却室中。在盖件顶部之上引线框架端子将类似端子连接在一起并且限定将要形成的期望的电路。
在该申请的一个实施例中,梳状导电组件夹片并排和/或平行排列的安装独立的封装并且平的梳状“齿”或指与之具有良好热传递的压靠着各个封装表面。于是,梳状夹片浸入到流体(空气或液体)冷却室中,而各封装的端子从室的顶部突出来。导电引线框架带在端子的顶部表面之上延伸以将共用的端子连接在一起到电路节点。
作为选择,堆叠散热片支架可容纳封装的选择性组并且能用合适的紧固件堆叠在一起。
这样制造该组件是容易实现的并且是能安装在机动或其它应用中的马达室等中的可靠的高电流、高电压电路。
附图说明
图1是如在申请序列No.11/641,270(IR-3174)中公开的使用单一DBC晶片的封装的顶部视图。
图2是图1中截面线2-2横向截取的图1的截面图。
图3是图1和2的分解透视图并且示出了对于封装的半导体管芯的可替换的方向。
图4和4A是用于封装的可替换的结构的顶部视图。
图5是其中管芯反转的图1、2和3的封装的进一步可替换的顶部视图。
图6是图5实施例的分解透视图。
图7是其中在DBC基底中形成电阻分路通孔的图1至图6的器件的另一实施例的顶部视图。
图8是沿着图7中截面线8-8横向截取的图7的截面图,并且进一步示出在DBC晶片的上部铜层中的凹部中的MOSFET管芯。
图9是类似于图2的封装的截面图,但是进一步包含焊料停止凹座以在焊料回流期间定位管芯。
图10是图9的顶部视图。
图11是在DBC晶片中具有多个电阻分路通孔的图9的封装的分解透视图。
图12示出了DBC卡,其中图1至10的封装可在晶片级别处理并且可被独立地或在选择的组中单一化。
图13是两个DBC晶片的顶部视图,当芯片夹在一起时,一个晶片载有半导体管芯而另一个晶片用于管芯的连接图形。
图14是晶片夹叠和连接后的图13的晶片的顶部视图。
图15是沿着图14中截面线15-15横向截取的图14的截面图。
图16是图13、14以及15的封装的透视图。
图17是连接到图16的封装的U型散热片的透视图。
图18是用于图16的封装的可替换的夹片排列的透视图。
图19是安装在液冷室中的图16的封装透视图。
图20示出了在导电夹梳中的图16中所示类型的4封装的组件的分解透视图,而漏极、源极以及栅极接点引线框架用于连接每个封装的相关端子。
图21示出了与图20类似的组件,其中在支撑梳的每个夹槽中并排设置两个封装。
图22示出了例如图21的在梳中的并排封装的可替换位置,其中封装的端子从梳的侧面延伸。
图23示出了用于容纳图18中所示类型的封装的梳状导电支架。
图24示出了在每个分支中具有4并联开关管芯的单相半桥的电路图。
图25是具有连接以形成图24的电路的导线的图21的示意性前视图。
图26是具有引线框架以确定图24和25的结构的图22的组件的透视图。
图27是用于发明第二实施例的子组件的透视图。
图28以分解透视图示出了发明的另一实施例,其中多个封装从共用的盖件悬挂并且浸入到液冷浸浴中以及具有用于暴露端子的引线框架连接器。
图29示出了具有多排封装的图30的实施例。
图30示出了具有引线框架(为了清晰分解图示)以形成图24、25和26的电路和配置的图29的组件。
图31示出了具有单一多层引线框架的图30的结构。
图32是能够容纳多个扁平封装的液体浸浴的透视图。
图33是进一步安装用于容纳多个平的封装的支撑板配置的透视图。
图34示出了图33的类型的单一板,其中多个这种板可如需要的连接在一起。
具体实施方式
图1、2和3示出了共同未决专利序列No.11/641,270(IR-3174)的半导体器件30的第一实施例。半导体器件30包括半导体管芯31和壳体32。
半导体管芯31可为在一个表面上具有容纳焊料块33的源电极、容纳焊料块34的栅电极以及在其相对表面上具有容纳焊料压片35的漏电极的硅基垂直导通功率MOSFET。可使用可焊接金属垫代替焊料块并可使用焊料胶代替焊料压片。尽管管芯31示出为硅管芯,其可为任何类型的半导体材料,包括氮化镓、碳化硅等。进一步,尽管管芯31描述为功率MOSFET,但其可为任何类型的半导体器件,包括双极晶体管管芯、IGBT管芯、导通器件管芯、二极管管芯等。IGBT和二极管的共封装能彼此横向隔开并且具有其顶部和底部电子互连。术语MOS栅控器件意图在于表示任何类型的半导体开关器件,在它的至少一个表面上具有功率电极和栅极以用于在开和关状态间切换该器件。术语源电极或源极接点意图在于标记MOSFET的源极或者IGBT的发射极。同样地,术语漏电极或接触以及集电极电极或接触意图在于能够互相交换使用。
壳体32可为由在绝缘层41的底部表面上结合到绝缘层41的底部导电层40以及在绝缘层的顶部结合到绝缘层的顶部导电层43组成的晶片。这种类型的结构称作“DBC”。图案化顶部导电层43以具有在其中蚀刻或别的方式形成的凹部50并且具有至少部分通过凸缘52包围的平的底部表面51。凹部51和凸缘52的表面可例如镀镍以优化焊料的湿润以及以钝化容器阻止氧化和以通过改变焊料和铜以及硅或将要焊接到表面51的其它管芯材料间的金属间(intermetallic)增加可靠性。
用于层40和43的导电材料可为任何高导电率材料,例如并且优选铜,当然可以使用其它材料。中心层41可为任何良好电绝缘以使层40和43彼此绝缘并且能为一种陶瓷,优选Al2O3。进一步示例,也可使用AlN或SiN。层40和43可为任何期望的厚度,典型为300μm,但可具有任何其它期望的厚度,典型在300到600μm之间。这种DBC材料商业上可买得到并且通常用于半导体器件模块中,此处铜层40和43将为电绝缘的,但是在热传递中在一层中产生的这样的热量能够通过绝缘阻挡层41流到其它导电层。
凹部51具有足够容纳焊料层35和管芯31的深度,焊料层35典型可少于大约100μm,而管芯31典型可减薄到少于大约100μm。在图1的示例中,管芯为70μm厚并且焊料35为大约100μm厚,在表面51和绝缘层41的顶部表面间留下130μm厚的铜薄片。
管芯31适当地焊接到凹部50的表面50,而管芯31的顶部表面至少适当地与凸缘52的顶部共面。焊料块33和34突出在这个平面之上以使封装能反转并且接触块焊料将绘制到电路板上而不需要导线连接。可选择地,可焊接垫能代替焊接块用于随后的焊料附着。在其操作期间,在管芯31上产生的热通过陶瓷41传导到铜层40,铜层40能由封装散热并且尤其能热连接到将与漏极35和导电层40电绝缘的散热片。
尽管示出在管芯31的外周和凸缘52的内表面间相对大的空隙,这个空隙能减小到与制造简易和方便一致的最小尺寸。进一步,保留的空隙将用绝缘珠填充。
图3示意性地示出对于管芯31的在位置3A和3B的方向的两个其它示例。
在图1、2和3中铜层43的凸缘52示出为马蹄或U型,还可使用其它配置。例如,在图4中,此处与图1、2和3的相似的元件具有相同的标记数字,在层43中的凹部51完全由凸缘50包围。图4A示出了另一个实施例,其中去除或打开凸缘43的两个末端以分别简化到栅极和源极接点34和33的接触。进一步,在图4A的实施例中,在成型和凝胶填充过程中,不太可能发生空气掺杂。
图5和6示出另一实施例,如下文中所有附图的情况,其中相同的数字标识相似的元件。图5和6示出图1至4中的管芯31翻转过来以至于源极或栅极块(或IGBT等的等同块)面向凹平表面51。因而,在图5和6中,图1至4的上部铜层43分成具有各自的凸缘片断52a和52b以及平面凹底部分51a和51b的片断43a和43b。短突出部65从凹体51b延伸。于是该倒装管芯31可用焊接到表面51a的源极块33以及焊接到表面51b的栅极块34焊接并且通过在顶部导电层43a-43b中的空隙66免受源极块33的侵害。
图7和8示出进一步的实施例,其中在封装70(图8)中形成至少一个阻抗电流分路。因此,图7中的绝缘层41具有在铜层40和43连接到该处前钻孔或其它方式形成的通孔71。也可在层40和43结合到绝缘层41之后形成通孔71。然后适合的导电性材料72(图8)填充开口71以连接层40和43并且形成分路电阻器。
需要的分路阻抗取决于应用并且尽管能制造任何阻值但可以在大于大约期望的0.1毫欧姆(mohm)时依尺寸制造。分路阻抗值将是在可接受的分路内的功率损失和穿过分路电阻器72的电压降73间的折中。注意到分路72集成到封装70的热通路中并将通过散热片和其它用于管芯31的热管理冷却自动冷却。
分路72的阻抗将取决于通孔71的几何形状和长度以及分路材料72的电阻率。孔71以圆形的截面示出,但其也可具有任何其它形状。它的长度将为绝缘层的厚度,其中,当陶瓷例如Al2O3时,厚度将从300μm到600μm。
用于分路72的材料可为任何期望的导体,例如,铜或焊料,或者可为具有相对较低的阻抗热系数的材料例如锰铜。也可使用同等地或均匀地分布在绝缘层21的表面之上的多个并联分路,通过打点的圆周72a、72b、72c在图7中示出,其将在对应的管芯电极下。这提供较低感应系数、较高分路电流以及更均一的分路电流分布的优势。
其次参照图9、10和11,示出焊料阻止结构,其在管芯贴附过程中在器件或图8的封装70的表面51上可靠地固定管芯31并且防止管芯边缘接触框架52。因而,多个凹部或凹痕80围绕管芯31的期望位置形成以在管芯贴附回流步骤中自对准管芯。浅凹80优选具有向下到达陶瓷41的圆形底部形状。
也可以在框架52内使用绝缘漆或其它焊料阻止。可使用“平整焊料”的工序,使用如所示的预成型35而不是也可使用的具有流出物的焊料贴。当使用焊料预成型35时,焊料工艺能在形成的气体气氛中完成以避免焊接步骤期间在DBC容器内的管芯的强烈运动。然而,浅凹80将作为焊料阻止并且也提供用于在容器内的在温度循环期间的铜和陶瓷间的结合力的应力释放。
为了最小化封装成本,图8的单独的封装70(或图1的30)能在DBC卡上同时形成并且然后从卡上单独化。这样,DBC卡90在图12中示出。这种卡以尺寸例如5″×7″或4″×6″制造并且包括具有顶部和底部铜层的连续中间陶瓷层41。这些层可同时掩模和刻蚀以确定具有如在前述附图中的在顶部层中的凹部52的单独的封装70(或30)并且具有其它特征例如分路72和浅凹80(图9和10)。图案化封装以及封装间的列95后各种管芯31能装载到封装位置中。注意到在管芯31装配并且焊接到位前可测试分路,并且在封装单独化前能测试每个封装。进一步,装载到封装中的管芯可为不同管芯例如MOSFET、IGBT、二极管等器件的组合。
非常期望在任何硅或其它管芯安装到各自的封装内之前测试分路72以减小产量损失。在晶片级检测完成后,DBC容器能在列95通过锯、切割或物理断开单独化。
注意到封装能以两个或多个封装的组单独化。两个封装组在图12的右手一半上示出。
也注意到在卡12上在选择封装位置中和在一组封装的选择的任何(ones)中可省略通孔。
卡90上的封装的形成具有与封装运送到客户有关的利益。因而,卡能完整的运给消费者并且在用户的场所由用户单独化。卡能通过用于运输的合适的薄金属片保护并且能为了封装由终端用户容易断开或单独化预划线。
另一电散热片或板131可通过焊料或导电黏合胶附着到器件30的导电片断以提供用于器件30的另外的双面冷却。导电板131通过绝缘层31与器件30电绝缘。
提供第二DBC或其它晶片/基底以与共同未决申请序列No.11/641,270(IR-3174)的图1至12的第一DBC晶片的顶部表面上的暴露电极进行接触。使用两个这样的DBC晶片是共同未决申请序列No.60/747,952(IR-3253Prov)的主题。
因而,图13示出与图1至12尤其是图4a中的相似第一DBC晶片200,其中MOSFET(或IGBT)管芯具有源极接点33(较图4a中的形状不同)和栅极接点34。管芯31焊接到在铜层43中的凹部51的表面50并且如所示与凸缘部分52a和52b间隔。图13和15还示出用于DBC晶片和组件200的第二导电铜层40和绝缘衬底41。
提供第二DBC晶片组件230(图13、14、15和16)以提供到晶片200的源极33、栅极34和漏极接点35的接触连接以及提供第二可冷却表面到组件。
因而,第二DBC晶片230由诸如晶片200的体构成,并且包括具有底部铜层232(图15)和图案化以具有源极图形240、栅极图形241以及漏极(凸缘)图形(trace)242的图案化顶部铜层的中心陶瓷体231。在图13和14中可在其左手侧延伸漏极凸缘242,如果需要,能在那个位置连接单独的漏极接点导线。向下刻蚀所有的图形至陶瓷层231的表面以使图形间彼此绝缘。排列图形以使晶片200能从图13的位置旋转过来并且如图14、15中所示在晶片230顶上以用分别接触源极金属33、栅极金属34和凸缘52a、52b的图形240、241和242夹住管芯31。
导电引线250、251、252的导电引线框架可分别焊接到图形241、240、242并且延伸超出叠层的外围以充当用于器件的端子。
图形241、240和242可通过焊料或导电树脂等连接到电极34、33和52a、52b,并且可同步地保证与引线框架250、251、252粘附到图形241、240和242。为在夹层中共封装管芯,能根据需要添加附加的管芯和相应的引线框架端子。
然后管芯31的装配叠层、晶片200和晶片230能用任何合适的公知塑料绝缘浇铸物质260(图15和16)过度铸模,保留如图15和16中所示的暴露的铜导体40和232的外部表面。
通过空气或液体冷却剂,完成的结构现在能由管芯31的两个边和孤立的铜导体40和232(图14、15和16)冷却。
因而,在图13至16的新型组件中,底部DBC晶片230在DBC晶片200之内提供用于管芯31的接触垫。管芯31可为任何MOS栅控器件或二极管等,并且也可在DBC晶片200中容纳多个管芯并且通过在较低DBC晶片230中的合适的导电图形接触。因而,任何两个或多个管芯的共封装,例如,能在单一的夹层中容纳高侧和低侧开关。
在焊接过程中,可提供适合的方法以对准DBC晶片的顶部和底部,例如前述的浅凹结构、焊料抵挡、调整元件等。进一步,可提供方法以确保阻止电弧放电或电压击穿并且以增加端子间漏电或间隔,例如绝缘层、焊料停止抗蚀膜、聚酰亚胺箔等。也可使用选择刻蚀以增加DBC“容器”、半导体管芯和底部DBC之间的临界距离。也可使用未充满环氧树脂。
注意到图15和16的叠层非常平并且具有1至1.5mm典型厚度的DBC晶片,夹层厚度将从2至3mm。DBC晶片夹层可具有长度和宽度,例如,10至15mm,取决于在夹层中的管芯的数量。使用多个管芯的地方添加引线框架端子,例如如图16中所示端子270、271和280能添加到组件中去,并且从相对于端子250、251、252的夹层边缘延伸。对于特殊应用,能在形状、厚度、材料、电镀等上定制各种引线框架。
以能完成两面冷却的方式安装图15和16的组件现在变为可能。因而,两个分离金属散热板能如通过粘合或焊接等安装到在图15和16中的铜层40和232。
图17示出了U形金属夹片300,其能被机械地越过图15、16中的铜层40和232的表面并且与这些表面挤压接触。焊料、热传导胶或热脂也能使用以确保由DBC夹层的双边好的冷却。
假如两组引线250、251、252和270、271、272从壳体的相对面延伸,夹片300可被旋转到图18中示出的位置。
由于端子250、251和252与铜板40和232隔离,特别可能利用图17的组件以暴露可冷却表面给冷却液。因而如图19中所示,在邻近端子250、251、252的其末端表面处能固定组件300到密封冷却剂容器311的顶部的安装板310上。冷却剂能根据需要在室311的里面或者深入其中和在外面循环。
再参考图20,示出本发明的实施例,其中图16的多个平的双面冷却封装400将以给定的电路组装并且用于2-面冷却。在上述中,如在前面的描述中,相同的参考数字用来确定相似部分或元件。进一步,由双面和一个或多个半导体管芯的夹层可冷却的薄封装400优选图1至19中所示的使用2个DBC晶片的类型,但在将要描述的组件中,只要嵌入的半导体器件装配在独立封装的两个外表面间并且与两个外表面电绝缘但有良好的热传递,封装能采取其它形式。
用薄封装意味着优选但不是必要地,具有两个或多个端子连接到内部半导体管芯并且从塑料封装壳体的一个末端延伸的厚度小于5mm或更多的矩形封装。隔离的热传导板(例如铜)在封装的相对的器件侧上。
在图20至37中,单独的封装是用数字400表示并且包含具有各自延伸的栅极、源极和漏极接点401、402、403的功率MOSFET。然而,可使用多个管芯和附加的各自引线并且管芯可为任何MOS栅控功率管芯例如具有单向离合二极管、双极型晶体管、JEFT、MOSFET、二极管等的IGBT。
参考图20,在梳状金属夹片410的平的齿或指之间安装4封装400,封装400的栅极、源极、漏极端子401、402和403分别突出超出夹片指的末端。夹片齿的区域与DBC晶片(例如,图15的板40和232)的外部铜板是同延的。
梳状夹片410可为内表面焊接、粘合和/或压靠每个封装的暴露铜表面的铜,使用热脂或热传导粘合剂以获得至所有封装400的良好的热连接。提供彼此绝缘的导电引线框架415、416和417以分别互相电连接所有的栅极、源极和漏极端子401、402和403。
额外的铜散热片420等可连接到夹片410的一个或两个面。
图21示出具有允许两个封装400装配在所示的每个临近的一对梳指之间的缝中的细长指的可选的导电夹片430。将延伸与指25、26、27连接引线框架用做制造到封装400的端子的合适的连接。
图22示出图21的变形,其中封装400旋转90°以使其终端从夹片430的侧面延伸。沿着夹片430的每个边延伸的引线框架(未示出)将制造到每个封装端子的需要的连接。
图23还示出本发明的另一实施例,其中图22的封装400为至少两个MOSFET的共封装,例如,如同图17,管芯端子从封装的相对端延伸。在梳状散热片440的指之间安装多个这种堆叠器件并且与铜表面例如图23中的封装400的表面441良好热接触。此外,在夹片440的相对侧的引线框架(未示出)将根据应用需要连接封装400的端子。
图24为使用具有各自并联到在开关每个侧上的单向离合二极管的4个IGBT管芯(4封装400)的共封装的半桥功率模块的电路图。可提供任何其它期望的应用电路。进一步,如果要求分别具有源极和漏极端子而不是发射极和集电极电极,IGBT能被功率MOSFET代替。进一步注意到,尽管并列示出4封装400,能使用任何需要数目的并联封装或管芯。
在图24中,桥的高端部分包括4IGBT共封装450、451、452和453;并且低端部分包括4IGBT共封装455、456、457和458。每个管芯450到458包含在各自的两面冷却封装中。在电路适合由自动电池驱动马达的地方,例如,电池(+)端460和(-)端461分别如所示连接,并且开关对450、455,451、456,453、457,454、458之间的节点连接到马达相(motor phase)464。适当的栅控电路分别连接到高端和低端栅极端子462和463。
通过合适的引线框架连接到器件末端,在具有图21、22和23的安排的本发明的组件中易于实现图24中的电路。
图25和26示出用于图21的组件的新型低电感多层引线框架排列以产生图24的电路(具有MOSFET)。因而,示出具有容纳所有高端漏极端子403和所有低端源极端子402的马达相引线框架470的组件;容纳源极端子402的所有源极端子的高端(左)的电池(+)引线框架471,容纳所有的低端漏极端子403的电池(-)引线框架472,容纳所有高端栅极端子401的高端栅极引线框架473和容纳所有的低端栅极端子401的低端栅极引线框架473。
可如图25和26所示的对应于绝缘载体片480支撑引线框架470、471、472、473以及474以彼此绝缘。可添加可选择的绝缘层483以确保引线框架绝缘。如通过焊接、固化、压力装配或通过调整(fit-through)容纳,器件端子可连接到其各自的引线框架。引线框架层也可根据需要相对于绝缘层480的表面改变。也可使用封装400的绝缘壳体作为绝缘和控制元件以除去对图25的可选择绝缘层481的需要。
注意到多层引线框架可为能在单一步骤中连接到所有接触的子组件。根据需要能造型不同的端子。进一步,能形成任何期望的电路,例如H桥等,其中引线框架进行合适的接触到4封装400的端子。进一步,能在散热片的侧面或底部上安装栅极驱动电路(栅极驱动板)传感器、保护电路总线电容等。
图20至23的散热片或梳410、430和440可具有不同于示出那些的形状并且可具有初级和次级冷却元件。例如,梳可具有用于更有效的风冷或液冷的冷却翅片并且可以具有内部通道以传导液体冷却剂。这种有源或无源冷却元件最好安装在梳状或夹片的底部或侧壁上。
进一步,散热片410、430和440可为单管芯铸造元件或可由如通过螺旋型紧固件或通过固化、焊接或其它粘合剂连接在一起的模块化似片状元件形成。
图27示出每个容纳两个并排的封装400的模块化传导散热片元件500。这种模块的任何期望数目的能堆叠在一起并且夹紧或通过螺钉或螺栓穿过螺孔501以挤压散热片表面到具有表面的热接触中的其它方式,例如封装400的铜板441。能使用热传导粘合剂或热脂以获得封装400的最有效的双面冷却。
图28示出发明的进一步的实施例,其中封装400的顶部固定到在适合覆盖示意性图解的包含液体热交换流体的液体冷却容器601的封片和密封板600中的开口。可以粘接或挤压器件到板600中并且将它们的冷却表面浸入到冷却剂中。引线框架610、611和612将容纳和互连冷却剂容器601的外部端子401、402和403。注意到可提供冷却剂入口和出口(未示出)以循环冷却剂。
图29示出图28的进一步的实施例,其中盖片600容纳另一排封装400。尽管没示出冷却剂容器或浸浴601的侧壁,但是它们可常规使用于其它电子元件例如驱动板、电容等的连接和冷却。
图30示出图26的引线框架排列,如应用到图29的结构。未示出冷却剂601。在图30的排列中,不同的引线框架470至474以及绝缘片480在单独的工艺步骤中连接并且然后互相连接。
如图31中所示,可使用多层引线框架650作为子组件,其中所有的引线框架预附着到在单一步骤中连接到功率开关的绝缘片480上。
其次参考图32,示出有浸浴散热片700,其具有包含用于容纳封装400的体至相关封装深度的壳698之内的深度的容纳开口701至708的多个平面封装的覆盖板699,例如,小于大约10mm,封装的终端部分从盖699的顶部突出。散热片700的侧壁可进一步具有将受益于接触冷却的附着元件,例如驱动板、电容和其它不适合浸入到液体冷却剂中的部分。也提供进入和排出壳体698的液体冷却剂入口710和冷却剂出口711。
图33示出图32的板699的安装和密封的另一型式,其中板800具有开口801-808以容纳8封装400,但是每个开口具有U形稳定化体壳或框架,例如为容纳封装400端部的集成增强框架809、810。当保持封装铜区域例如区域441暴露于冷却液时增强框架809、810等尤其对抵抗冷却液体流动压力是有用的。其它形状可用于体壳或框架809、810。
图34中示出,图33的结构能由模元件900形成。各个模块900具有2封装容纳开口901、902和各自的增强框架903、904。通过防水连接,例如螺钉、固化、硬焊接、粘接剂等,可堆叠模元件900到任何期望的高度。
尽管本发明已经关于其特别实施例进行了描述,但是许多其它改变和变型以及其它应用对于本领域技术人员也是显而易见的。因此,优选本发明不局限于此处公开的细节。
Claims (21)
1. 一种用于多个半导体封装的具有改进的冷却性能的功率模块组件;
每个所述多个半导体封装包括具有顶部和底部金属侧表面和与所述侧表面垂直并且结合的第一和第二末端表面的薄的通常为矩形的体;设置在所述封装的内部并且具有从至少所述封装的所述第一末端表面延伸的多个端子的至少一个中心半导体管芯,具有第一和第二相对表面的所述至少一个管芯热连接到所述顶部和底部金属侧表面并且从其中电绝缘,和围绕所述封装的周围的至少一部分并且使所述多个端子与所述顶部和底部金属侧表面绝缘的绝缘壳体;连接到并且以与通过给定距离间隔的所述封装的邻近封装的所述顶部和底部侧表面以间隔平行的关系支撑的所述多个封装并且是关于彼此之间同延的并且为了热传递暴露到冷却液中的封装支架。
2. 根据权利要求1所述的功率模块组件,其中所述封装支架包括具有以每个给定间隔设置在所述封装的邻近封装之间并且与限定所述每个所述间隔的封装的所述侧表面热接触的所述矩形梳指的热传导梳。
3. 根据权利要求1所述的功率模块组件,其中所述封装支架包括容纳并且紧固到邻近在每个所述封装中的所述至少一个半导体器件的端子的所述封装的末端的导电板,由此冷却液能循环经由在邻近封装之间的所述特定间隔以从其每个所述侧面冷却每个所述封装。
4. 根据权利要求2所述的功率模块组件,其中所述热传导梳包括夹紧在一起以限定所述梳的多个同样的板。
5. 根据权利要求2所述的功率模块组件,其中每个所述封装的所述端子超出所述梳的指的末端延伸。
6. 根据权利要求2所述的功率模块组件,其中每个所述封装的所述端子超出所述梳的指的侧面边缘延伸。
7. 根据权利要求1所述的功率模块组件,其中每个所述模块包括至少两个管芯的共封装。
8. 根据权利要求1所述的功率模块组件,其中每个所述至少一个半导体管芯为MOS栅控器件。
9. 根据权利要求1所述的功率模块组件,其中进一步包括设置在每个所述封装的所述端子的顶上并且使每个所述封装的类似端子彼此电连接的引线框架组件。
10. 根据权利要求3所述的功率模块组件,其中每个所述模块包括至少两个管芯的共封装。
11. 根据权利要求3所述的功率模块组件,其中每个所述至少一个半导体管芯为MOS栅控器件。
12. 根据权利要求3所述的功率模块组件,其中进一步包括设置在每个所述封装的所述端子的顶上并且使每个所述封装的类似端子彼此电连接的引线框架组件。
13. 根据权利要求8所述的功率模块组件,其中进一步包括设置在每个所述封装的所述端子的顶上并且使每个所述封装的类似端子彼此电连接的引线框架组件。
14. 根据权利要求13所述的功率模块组件,其中包括至少每个具有三个端子的4封装,每个所述封装的该端子通过所述引线框架组件并联电连接。
15. 根据权利要求3所述的功率模块组件,其中进一步包括具有开口顶部的冷却液容器;所述导电板固定到并且密封交叉所述开口顶部;将每个所述封装的体浸入所述冷却器容器的冷却液中;在所述冷却剂容器表面上设置所述端子。
16. 根据权利要求1所述的功率模块组件,其中每个所述封装包括第一和第二DBC晶片,其通过在它们之间的所述至少一个半导体管芯形成夹层;每个所述封装的所述顶部和底部金属侧表面分别包括所述第一和第二DBC晶片的铜板。
17. 根据权利要求1所述的功率模块组件,其中每个所述封装具有在它们的所述顶部和底部金属侧表面之间的厚度少于大约5mm。
18. 根据权利要求1所述的功率模块组件,其中每个所述顶部和底部所述表面具有每个的长度和宽度大于大约10mm。
19. 根据权利要求17所述的功率模块组件,其中每个所述顶部和底部所述表面具有每个的长度和宽度大于大约10mm。
20. 根据权利要求19所述的功率模块组件,其中所述封装支架包括具有以每个给定间隔设置在所述封装的邻近封装之间并且与限定所述每个所述间隔的封装的所述侧表面热接触的矩形梳指的热传导梳。
21. 根据权利要求19所述的功率模块组件,其中所述封装支架包括容纳并且紧固到邻近在每个所述封装中的所述至少一个半导体器件的端子的所述封装的末端的导电板,由此冷却液能循环经由在邻近封装之间的所述给定间隔以从其每个所述侧面冷却每个所述封装。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80306406P | 2006-05-24 | 2006-05-24 | |
US60/803,064 | 2006-05-24 | ||
US11/751,936 | 2007-05-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101276806A true CN101276806A (zh) | 2008-10-01 |
Family
ID=39996019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101288730A Pending CN101276806A (zh) | 2006-05-24 | 2007-05-24 | 具有双边的单器件冷却和浸浴冷却的无线连接功率模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101276806A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097346A (zh) * | 2009-10-29 | 2011-06-15 | 万国半导体股份有限公司 | 功率半导体封装 |
CN102480054A (zh) * | 2011-09-30 | 2012-05-30 | 深圳光启高等理工研究院 | 一种半流体超材料及其制备方法 |
CN102983114A (zh) * | 2011-08-22 | 2013-03-20 | 德克萨斯仪器股份有限公司 | 具有超薄封装的高性能功率晶体管 |
CN103890914A (zh) * | 2011-09-28 | 2014-06-25 | Bbsa有限公司 | 半导体元件及其制造方法 |
CN107863325A (zh) * | 2017-02-27 | 2018-03-30 | 西安华羿微电子股份有限公司 | 大功率mosfet的扇出形封装结构及其制造工艺 |
CN116230666A (zh) * | 2023-05-05 | 2023-06-06 | 烟台台芯电子科技有限公司 | 一种dbc双面微通道制冷igbt模块及其制造方法 |
-
2007
- 2007-05-24 CN CNA2007101288730A patent/CN101276806A/zh active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097346A (zh) * | 2009-10-29 | 2011-06-15 | 万国半导体股份有限公司 | 功率半导体封装 |
CN102097346B (zh) * | 2009-10-29 | 2013-11-20 | 万国半导体股份有限公司 | 功率半导体封装 |
CN102983114A (zh) * | 2011-08-22 | 2013-03-20 | 德克萨斯仪器股份有限公司 | 具有超薄封装的高性能功率晶体管 |
CN102983114B (zh) * | 2011-08-22 | 2018-06-05 | 德克萨斯仪器股份有限公司 | 具有超薄封装的高性能功率晶体管 |
CN103890914A (zh) * | 2011-09-28 | 2014-06-25 | Bbsa有限公司 | 半导体元件及其制造方法 |
CN103890914B (zh) * | 2011-09-28 | 2016-08-17 | Bbsa有限公司 | 半导体元件及其制造方法 |
CN102480054A (zh) * | 2011-09-30 | 2012-05-30 | 深圳光启高等理工研究院 | 一种半流体超材料及其制备方法 |
CN102480054B (zh) * | 2011-09-30 | 2013-03-13 | 深圳光启高等理工研究院 | 一种半流体超材料及其制备方法 |
CN107863325A (zh) * | 2017-02-27 | 2018-03-30 | 西安华羿微电子股份有限公司 | 大功率mosfet的扇出形封装结构及其制造工艺 |
CN116230666A (zh) * | 2023-05-05 | 2023-06-06 | 烟台台芯电子科技有限公司 | 一种dbc双面微通道制冷igbt模块及其制造方法 |
CN116230666B (zh) * | 2023-05-05 | 2023-08-08 | 烟台台芯电子科技有限公司 | 一种dbc双面微通道制冷igbt模块及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
US8680666B2 (en) | Bond wireless power module with double-sided single device cooling and immersion bath cooling | |
US9673129B2 (en) | Semiconductor device | |
US20160351468A1 (en) | Integrated packaging of multiple double sided cooling planar bond power modules | |
US10361174B2 (en) | Electronic device | |
CN101512756B (zh) | 包括层叠管芯和热沉结构的半导体管芯封装 | |
EP3341965B1 (en) | Power module based on a multi-layer circuit board | |
CN105981168A (zh) | 功率半导体模块 | |
WO2016130773A1 (en) | Electronic assembly with one or more heat sinks | |
WO2016130772A1 (en) | Electronic assembly with one or more heat sinks | |
EP3648159B1 (en) | Semiconductor package and method of fabricating a semiconductor package | |
KR20180040493A (ko) | 전기 도전층이 열전도 유전체 시트를 넘어서 연장되는 칩 캐리어 | |
CN110785838A (zh) | 具有暴露的端子区域的树脂封装功率半导体模块 | |
CN101276806A (zh) | 具有双边的单器件冷却和浸浴冷却的无线连接功率模块 | |
US20220122906A1 (en) | Stacked transistor chip package with source coupling | |
CN107919340A (zh) | 多相公共接触部封装体 | |
JP6308780B2 (ja) | パワーモジュール | |
EP3147941A1 (en) | Semi-finished product and method for producing a power semiconductor module | |
CN107146775A (zh) | 一种低寄生电感双面散热功率模块 | |
US11227845B2 (en) | Power module and method of manufacturing same | |
JP2017054842A (ja) | 配線基板、半導体装置、及び半導体パッケージ | |
JP2004040900A (ja) | 半導体モジュール及び電力変換装置 | |
KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
CN116847534A (zh) | 一种电源变换器、内埋集成器件单元、高散热高频功率模组及其制作方法 | |
CN109755194B (zh) | 一种集成半导体模块功率组件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081001 |