CN102498241A - 化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板 - Google Patents

化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板 Download PDF

Info

Publication number
CN102498241A
CN102498241A CN2010800408684A CN201080040868A CN102498241A CN 102498241 A CN102498241 A CN 102498241A CN 2010800408684 A CN2010800408684 A CN 2010800408684A CN 201080040868 A CN201080040868 A CN 201080040868A CN 102498241 A CN102498241 A CN 102498241A
Authority
CN
China
Prior art keywords
compound semiconductor
crystallization
sacrifice layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800408684A
Other languages
English (en)
Inventor
佐泽洋幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102498241A publication Critical patent/CN102498241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明提供化合物半导体结晶的制造方法，其具有：在表面为硅结晶的基底基板上形成包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x＜1，0≤y1≤1，0≤z1≤1，且0＜x1+y1+z1≤1)的牺牲层的牺牲层形成工序、在牺牲层上形成与牺牲层晶格匹配或准晶格匹配的化合物半导体结晶的结晶形成工序，通过对牺牲层蚀刻，从基底基板剥离化合物半导体结晶的结晶剥离工序。

Description

化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板
技术领域
本发明涉及化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板。
背景技术
专利文献1记载了半导体复合装置的制造工序。具体，在该制造工序中，在GaAs基板上使作为蚀刻停止层的InGaP层成长之后，使作为剥离层的AlAs层成长，接下来使GaAs结晶层成长。接着，在该基板上通过光刻而形成从基板表面到剥离层为止的沟。接下来，通过使蚀刻液经过所形成的沟，与AlAs剥离层接触而除去AlAs剥离层，从而GaAs结晶层从GaAs基板剥离，制造独立后的GaAs结晶体(LED外延薄膜)。接下来，将独立后的GaAs结晶体粘贴在硅基板上，并在该GaAs结晶体上加上布线等，由此，制造LED阵列。再者，剥离层也叫做牺牲层。(专利文献1)日本特开2004-207323号公报
发明内容
【发明打算解决的课题】
可是，为了使GaAs系化合物半导体结晶层而使用的GaAs基板的成本较高。可以在GaAs系化合物半导体结晶层的成长中使用与GaAs准晶格匹配的Ge基板，不过，和GaAs基板同样，Ge基板的成本也很高。因此，如果用GaAs基板及Ge基板制造半导体器件的话，将引起半导体器件的成本上升。同时，在GaAs基板上设置作为蚀刻停止层的InGaP层，或形成从基板表面到达剥离层的沟，则成本将进一步上升。
并且，在用由InGaP组成的蚀刻停止层及由AlAs组成的剥离层制造GaAs系化合物半导体结晶层时，由于GaAs系化合物半导体结晶层中包含的结晶缺陷的影响，而产生用该GaAs系化合物半导体结晶层制造的发光器件所发光的光量不足的课题。
解决课题的方法
因此，在本发明的第1方式中，提供化合物半导体结晶的制造方法，具有：在表面为硅结晶的基底基板上，形成包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)的牺牲层的牺牲层形成工序；在牺牲层上形成与牺牲层晶格匹配或准晶格匹配的化合物半导体结晶的结晶形成工序；以及通过蚀刻牺牲层，从基底基板剥离化合物半导体结晶的结晶剥离工序。
在结晶剥离工序中，比如，对化合物半导体结晶层选择性地进行牺牲层的蚀刻。结晶形成工序，比如，具有：在400℃以上，600℃以下使化合物半导体结晶成长的第1成长工序、以及在高于第1成长工序的成长温度的高温下使化合物半导体结晶进一步成长的第2成长工序。在结晶形成工序中，在保持露出形成于基底基板上的牺牲层的一部分的状态下，同时使化合物半导体结晶在牺牲层上成长。
化合物半导体结晶的制造方法中，在牺牲层形成工序前，还具有，在基底基板上形成用于阻挡牺牲层及化合物半导体结晶的成长的阻挡层的阻挡层形成工序和在阻挡层形成露出基底基板的一部分的开口的开口形成工序；可在开口内使牺牲层结晶成长。开口形成工序，比如，具有蚀刻上述阻挡层的工序。在牺牲层形成工序中，可以在上述牺牲层和上述阻挡层之间设置空隙。
在上述结晶形成工序和上述结晶剥离工序之间，还可以具有对上述牺牲层进行退火的工序。在进行退火的工序中，可以进行多次退火。在上述牺牲层形成工序和上述结晶形成工序之间，还可以具有使上述牺牲层的与上述化合物半导体结晶对着的面接触含磷化合物的气体的工序。
化合物半导体结晶，比如，是III-V族化合物半导体结晶或II-VI族化合物半导体结晶。III-V族化合物半导体结晶，作为III族元素包含Al、Ga、In中的至少1种，作为V族元素含N、P、As、Sb中的至少1种。阻挡层，比如，是氧化硅层、氮化硅层、氮氧化硅层、或氧化铝层或者这些层的2个以上层叠而成的层。在上述结晶形成工序和上述结晶剥离工序之间，还具有通过支持体保持上述化合物半导体结晶的工序。
在本发明的第2方式中，提供电子器件的制造方法，该制造方法具有在用上述的化合物半导体结晶的制造方法而制得的化合物半导体结晶上形成设置有电极及布线的功能结晶的工序。该电子器件的制造方法，还可以具有准备与上述基底基板不同的粘贴基底基板的工序和在上述粘贴基底基板上，粘贴上述功能结晶的工序。还可以具有在上述粘贴基底基板上粘贴多个上述功能结晶的工序。
在本发明的第3方式中，提供半导体基板，其具有：表面是硅结晶的基底基板；阻挡结晶成长，设置在基底基板上，且具有露出基底基板的一部分的开口的阻挡层；在开口内，设置在基底基板上，包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1，且0＜x1+y1+z1≤1)的牺牲层；以及设置在牺牲层上，且含有与牺牲层晶格匹配或准晶格匹配的化合物半导体的化合物半导体结晶；其中，在牺牲层和阻挡层之间具有空隙。在该半导体基板中，阻挡层面向开口的侧壁的相对于基底基板及上述牺牲层的层叠方向的倾斜方向可为0.5°以上。该化合物半导体结晶，比如，是GaAs、AlGaAs、GaN、或AlGaN，且上述牺牲层是Ge或SiGe。
附图说明
图1是表示本实施方式涉及的半导体基板1000的构成的图。
图2A是表示半导体基板1000的制造方法的图。
图2B是表示制造从基底基板100剥离后的化合物半导体结晶104的方法的图。
图3是表示本实施方式涉及的LED器件2000的构成的图。
图4A是表示制造半导体基板4000的工序的图。
图4B是表示制造从半导体基板4000得到的LED功能结晶309的工序的图。
图4C是表示使用从半导体基板4000得到的LED功能结晶309制造LED器件312的工序的图。
图5A是表示制造半导体基板5000的方法的图。
图5B是表示用半导体基板5000制造LED器件515的方法的图。
图5C是表示用半导体基板5000制造LED器件515的方法的图。
具体实施方式
图1表示本实施方式涉及的半导体基板1000的构成。半导体基板1000，具有基底基板100、阻挡层101、牺牲层103、和化合物半导体结晶104。
基底基板100的表面是硅结晶。也就是，基底基板100在表面具有由硅结晶构成的区域。基底基板100，比如是基板全体为硅结晶的Si基板(Si晶片)或是SOI(silicon-on-insulator)基板。
SOI基板，比如，是在蓝宝石基板、玻璃基板等绝缘基板的表面形成了硅结晶的基板。该硅结晶可以含杂质。再者，在基板表面的硅结晶中，即使形成了自然氧化层等非常薄的氧化硅层或氮化硅层的情况也包含在“表面为硅结晶的基板”的概念中。
在本实施方式中，说明作为基底基板100而使用的Si基板的例子。基底基板100的表面，比如是(100)面、(110)面或(111)面，或与它们分别等效的面。同时，基底基板100的表面，可以从该结晶学的面方位稍微倾斜。即，基底基板100可以有切断角(off angle)。切断角的大小，比如是10°以下。切断角的大小，优选是0.05°以上，6°以下，更优选是0.3°以上6°以下。
阻挡层101，用于阻挡牺牲层103及化合物半导体结晶104的结晶成长。即，牺牲层103及化合物半导体结晶104，在没有设置阻挡层101的区域中结晶成长。阻挡层101具有在基底基板100上面设置，且，达到基底基板100的开口102。开口102，比如能通过光刻法来形成。
使牺牲层103及化合物半导体结晶104在开口102内部成长时，优选基底基板100的面是与(100)面或(110)面，或者，(100)面或(110)面各自等效的面。在基底基板100的表面为上述的面的任何一个的情况下，在牺牲层103及化合物半导体结晶104出现4次对称侧面变得容易。牺牲层103及化合物半导体结晶104具有4次对称的侧面时，牺牲层103及化合物半导体结晶104的蚀刻率的再现性高，蚀刻时间的控制变得容易。
牺牲层103，是从半导体基板1000剥离化合物半导体结晶104时被除去的层。牺牲层103，在开口102中，接触基底基板100而设置。牺牲层103，比如包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)。牺牲层103，比如是Ge层、SiGe层或SiC层。
化合物半导体结晶104，比如，构成场效应晶体管或发光二极管(LED)。化合物半导体结晶104，作为一个例子，作为在场效应晶体管中载流子移动的通道而发挥作用。化合物半导体结晶104与牺牲层103晶格匹配或准晶格匹配。化合物半导体结晶104可以有结晶层构造。
在本说明书中，所谓的“准晶格匹配”，虽然不是完全的晶格匹配，不过，是指以互相接触的2个半导体的晶格常数的差很小，且由于晶格失配的缺陷发生在不显著的范围，为能够层叠互相接触的2个半导体的状态。此时，各半导体的结晶晶格，通过在能够弹性变形的范围内进行变形，从而上述晶格常数之差被吸收。比如，在Ge和GaAs之间的，或Ge和InGaP之间的晶格缓和界限厚度内的层叠状态，被称作为准晶格匹配。
化合物半导体结晶104，比如是III-V族化合物半导体结晶或是II-VI族化合物半导体结晶。III-V族化合物半导体，作为III族元素，比如包含Al、Ga、In中的至少1种，作为V族元素，比如含N、P、As、Sb中的至少1种。化合物半导体结晶104，比如是GaAs、AlGaAs或InGaAs。II-VI族化合物半导体，比如是ZnO、CdTe、ZnSe。
当牺牲层103包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)时，与牺牲层103为AlAs的情况相比，对化合物半导体结晶104的蚀刻率的选择比更大。具体，在化合物半导体结晶104是GaAs、AlGaAs、GaN或AlGaN的情况下，牺牲层103优选为Ge或SiGe。
蚀刻剂，比如，是氢氟酸、醋酸、磷酸、过氧化氢水、氢氧化钠水溶液、氢氧化钾水溶液、亚铁氰化钾水溶液、亚铁氰化镁水溶液、或铬酸钾水溶液。蚀刻剂可以是这些的2个以上的液体的混合液。
当化合物半导体结晶104及牺牲层103具有上述的组成时，能够在保持对化合物半导体结晶104的蚀刻损坏很小的同时剥离化合物半导体结晶104。同时，具有上述的组成的牺牲层103的结晶性比AlAs的结晶性出色，所以可以使在具有上述的组成的牺牲层103上面成长的化合物半导体结晶104，比在AlAs层上形成的GaAs层的缺陷密度更小。因此，在化合物半导体结晶104上形成的发光器件，能够提高电子器件的电气特性。
图2A表示半导体基板1000的制造方法。在S201中，准备基底基板100。在S202中，在基底基板100上面形成阻挡层101。阻挡层101，比如，是氧化硅层、氮化硅层、氮氧化硅层或者氧化铝层或这些层的2个以上层叠得到的层。阻挡层101，比如可通过蒸镀法、溅射法或者CVD法形成。
为了得到稳定的表面形状，阻挡层101的厚度优选比预定的厚度要大。但在阻挡层101极端厚的情况下，可能抑制蚀刻剂到达牺牲层103。因此，最好考虑这些问题来决定阻挡层101的厚度。具体，阻挡层101厚度，比如是2nm以上500nm以下，优选是5nm以上200nm以下，更优选是10nm以上100nm以下。
在S203中，在阻挡层101上形成到达基底基板100的开口102。开口102，将通过光刻形成光致抗蚀层作为掩模，采用药液蚀刻形成的方法，或者使用气体等离子的干式蚀刻形成的方法形成。
在垂直于基底基板100的面的方向的阻挡层101的幅度，优选在开口102的附近中，随着接近于开口102底面的阻挡层101的边界线而变小。即，作为形成开口102的阻挡层101的侧壁，优选形成为锥形形状。在这里，所谓开口102的底面，是开口102内部的基底基板100被露出的面。
由于阻挡层101具有锥形状的形状，而在S204中，在开口102上形成的牺牲层103的一部分被露出。其结果，牺牲层103和阻挡层101之间的空隙变大，蚀刻剂容易到达牺牲层103，所以能缩短通过蚀刻法除去牺牲层103时的蚀刻时间。
形成开口102的阻挡层101侧壁的锥形角度，比如是0.5°以上，优选为1°以上，更优选为5°以上，最好是10°以上。在这里，所谓的阻挡层101侧壁的锥形角，是相对于基底基板100及牺牲层103的层叠方向的侧壁的倾斜方向的角度。
开口102的底面积，比如是0.01mm2以下，优选是1600μm2以下，更优选是900μm2以下。在这里，所谓的开口102的底面积是开口102底面的面积。
同时，优选开口102底面积为25μm2以上。如果底面积是25μm2以上，在开口102内部使结晶外延成长时，将增加该结晶的成长速度的稳定性，不易产生该结晶形状的不规则。同时，加工该结晶来制造器件的过程变得更容易，因为成品率提高，所以使生产效率变好。
开口102底面积相对于被阻挡层101覆盖的基底基板100面积的比例最好是0.01％以上。如果上述比例是0.01％以上，则在开口102内部使结晶成长时，该结晶的成长速度变得更稳定。在计算上述比例的时候，在阻挡层101上形成多个开口102时，所谓的开口102的底面积是指阻挡层101形成的多个开口102底面积的总和。
当开口102底面的形状为正方形或长方形的情况下，该底面的一边的长度(长方形时指长边)，比如是100μm以下，优选是80μm以下，更优选是40μm以下，最好是30μm以下。在开口102底面形状的一边的长度为100μm以下的情况时，与底面形状的一边的长度大于100μm的情况比较，能缩短在开口102内部被形成的牺牲层103退火所需要的时间。
同时，开口102底面形状的一边的长度为100μm以下的情况下，即使是在S205中牺牲层103上面形成的化合物半导体结晶104和基底基板100之间的热膨胀系数之差较大时，也能抑制在化合物半导体结晶104上产生结晶缺陷。并且，能缩短通过蚀刻法去除牺牲层103所需要的时间。
在开口102底面的一边的长度为80μm以下的情况时，使用开口102中形成的化合物半导体结晶104，能形成更高性能的器件。上述底面形状的一边的长度为40μm以下的情况时，能够以更好的成品率制造上述器件。
在S204中，在基底基板100上面形成Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1)表示的半导体组成的牺牲层103。具体，在形成于阻挡层101上的开口102内部，在被露出的基底基板100上使牺牲层103结晶成长。该结晶成长，比如是外延成长。当使牺牲层103外延成长时，由于阻挡层101阻挡牺牲层103的成长，所以阻挡层101的上表面不形成牺牲层103。
牺牲层103，优选为越成长，顶端变得越小的形状。比如，牺牲层103形状可为梯形。当牺牲层103的形状为梯形的情况时，在牺牲层103和阻挡层101之间可设置空隙。其结果，蚀刻剂容易到达牺牲层103，能缩短蚀刻时间。
牺牲层103的锥形角，比如是0.5°以上，优选为1°以上，更优选为5°以上，最好是10°以上。在这里，所谓牺牲层103的锥形角，是牺牲层103的侧壁相对于基底基板100及牺牲层103的层叠方向的倾斜方向的角度。根据使牺牲层103结晶成长的炉内的压力及温度，能控制锥形角。比如，炉内的压力越大，或者温度越高，越能够加大锥形角度。
优选以能移动牺牲层103所具有的结晶缺陷的温度及时间，对牺牲层103进行退火。可以重复数次该退火。如果把牺牲层103退火，牺牲层103内部的结晶缺陷会在牺牲层103内部移动，比如，被牺牲层103和阻挡层101的界面、牺牲层103的表面、或，牺牲层103内部的吸除槽捕捉。通过结晶缺陷被吸除槽捕捉，而能排除牺牲层103表面附近的结晶缺陷。
牺牲层103和阻挡层101的界面、牺牲层103的表面、或牺牲层103内部的吸除槽，是捕捉能够在牺牲层103内部移动的结晶缺陷的缺陷捕捉部的一个例子。缺陷捕捉部，也可以是结晶界面或表面、或是物理的伤痕。缺陷捕捉部，优选被配置于在退火的温度及时间条件下结晶缺陷可能移动的距离内。
在对牺牲层103进行退火时，比如，以900℃以下的温度，优选以850℃以下的温度做牺牲层103的退火。通过在该温度范围将牺牲层103退火，而维持牺牲层103表面的平坦性。牺牲层103表面的平坦性，在牺牲层103的表面层叠其他层时，特别重要。
同时，比如以680℃以上，优选700℃以上的温度做牺牲层103的退火。通过在该温度范围做牺牲层103的退火，而能够进一步降低牺牲层103的结晶缺陷的密度。如以上所述，优选以680℃以上900℃以下的条件对牺牲层103进行退火。一次的退火时间最好在1分以上，更优选进行5分以上。退火时间越长结晶性越高。但，从生产效率的观点考虑，优选把退火时间设定为120分以下。
作为一个例子，在大气环境下、氮气氛下、氩气氛下、或氢气氛下进行牺牲层103退火。特别是，由于在含氢的气氛中进行牺牲层103退火，而能使牺牲层103表面状态维持在光滑的状态，还能进一步降低牺牲层103的结晶缺陷的密度。牺牲层103的结晶缺陷密度如果被进一步降低的话，则能使在化合物半导体结晶104上形成的发光器件或电子器件的性能更高。
在本实施方式中，优选在牺牲层103上面形成化合物半导体结晶104之前，使牺牲层103中的与化合物半导体结晶104对着的面接触含磷化合物的气体的工序。通过使牺牲层103接触含磷化合物的气体，牺牲层103的表面变得光滑。磷化合物，比如，磷化氢或叔丁基膦等烷基磷化氢，优选磷化氢。在进行牺牲层103退火时，让牺牲层103接触含磷化合物的气体的工序在退火工序之后实施。
在S205中，在牺牲层103上面形成化合物半导体结晶104。化合物半导体结晶104为III-V族化合物半导体结晶的时候，比如以通常400℃以上1000℃以下，优选500℃以上800℃以下的条件，在牺牲层103上面形成化合物半导体结晶104。在使化合物半导体结晶104成长时，优选作为第1阶段，以更低温使化合物半导体结晶104成长，作为第2阶段，以更高温使化合物半导体结晶104成长。
在第1阶段中的成长温度，比如是400℃以上600℃以下，优选是400℃以上550℃以下。优选在第2阶段的成长温度，比在第1阶段中的成长温度更高温。在第2阶段的成长温度，比如是500℃以上1000℃以下，优选是550℃以上800℃以下。这样，通过进行2阶段的结晶成长，化合物半导体结晶104的结晶性进一步提高。
在第1阶段中使之成长的化合物半导体结晶104的厚度，比如是5nm以上300nm以下，优选10nm以上200nm以下，更优选15nm以上100nm以下。在第2阶段中使之成长的化合物半导体结晶104的厚度，比如是5nm以上300nm以下，优选10nm以上200nm以下，更优选15nm以上100nm以下。根据需要，也可以把结晶成长温度分成三阶段以上，从低温到高温变化，使化合物半导体结晶104结晶成长。
优选化合物半导体结晶104，一边保持为将牺牲层103的一部分露出的状态，一边在牺牲层103上面成长。比如，优选一边保持成露出了牺牲层103侧面的状态，一边使化合物半导体结晶104在牺牲层103上成长。通过维持成露出了牺牲层103的侧面的状态，而在通过蚀刻法从基板剥离化合物半导体结晶104时，流向牺牲层103的蚀刻液的到达变得容易。其结果，通过化合物半导体结晶104的蚀刻等能够不需要特别加工地从基底基板100剥离化合物半导体结晶104。
化合物半导体结晶104，优选为越成长顶端变得越小的形状。比如，化合物半导体结晶104形状，优选断面为梯形的形状。化合物半导体结晶104的锥形角，比如是0.5°以上，优选为1°以上，更优选为5°以上，最好是10°以上。
通过将牺牲层103厚加大到比阻挡层101厚度大，从而使牺牲层103的侧面的至少一部分露出。通过将牺牲层103加大到比阻挡层101更厚，在剥离化合物半导体结晶104的时候，蚀刻液容易到达牺牲层103，所以通过蚀刻化合物半导体结晶104等而能够没有特别加工地剥离化合物半导体结晶104。
化合物半导体结晶104，具有与使用化合物半导体结晶104制造的电子器件所要求的特性或功能相对应的结晶层构造。化合物半导体结晶104，比如被使用于光电二极管、LED、双极晶体管或场效应晶体管。
通过把电极安装在化合物半导体结晶104上，能够制造电子器件。电极，是欧姆电极或是肖特基电极。比如，如果化合物半导体结晶104被用在LED器件上时，可以通过蚀刻等使预先被设置在化合物半导体结晶104上的p型结晶层及n型结晶层露出。在被露出的结晶面形成欧姆电极，再加上与电极导通用的布线，而能够制造LED器件。
图2B，表示制造从基底基板100剥离后的化合物半导体结晶104的方法。在S206中，在通过图2A表示的制造方法制造的半导体基板1000中设置支持体105。支持体105，在保持从基底基板100剥离后的化合物半导体结晶104时使用。支持体105，比如，是具有粘合力的树脂蜡或真空吸盘。
在S207中，通过对化合物半导体结晶104选择性地蚀刻牺牲层103，从基底基板100剥离化合物半导体结晶104。通过从基底基板100剥离化合物半导体结晶104，而化合物半导体结晶104成为独立的结晶。继续，通过作为蚀刻剂使用药液的湿蚀刻法来除去牺牲层103。
这里，所谓的“对化合物半导体结晶104选择性地蚀刻牺牲层103”，是指以牺牲层103的蚀刻率大于化合物半导体结晶104的蚀刻率为条件，对牺牲层103进行蚀刻。比如，在S207中，使用对牺牲层103的蚀刻比率大于对化合物半导体结晶104的蚀刻率的蚀刻剂进行蚀刻。
蚀刻剂，比如是氢氟酸、醋酸、磷酸、过氧化氢水、氢氧化钠水溶液，氢氧化钾水溶液、亚铁氰化钾水溶液、亚铁氰化镁水溶液或铬酸钾水溶液。蚀刻剂，也可以是它们的2个以上的液体的混合液。可以将蚀刻剂加热并搅拌。该蚀刻可以在紫外光线照射下进行。在蚀刻中，可以振动或者旋转半导体基板1000。
在S208中，将被支持体105保持的化合物半导体结晶104粘贴到粘贴基底基板106上。粘贴基底基板106，比如是Si基板、氮化硅基板、氧化硅基板、碳化硅基板、金属基板或陶瓷基板。粘贴基底基板106优选是Si基板。在粘贴基底基板106的粘贴面，可以层叠粘贴基底金属。粘贴基底金属，比如是金或是钯。在粘贴基底基板106上粘贴化合物半导体结晶104时，可以使用范德华(范德华力)粘贴、焊接的粘接和使用了粘接性的树脂的粘合中的一种。
在S209中，从被粘贴在粘贴基底基板106上的带有支持体105的化合物半导体结晶104上将支持体105剥离。其结果，能够得到被粘贴于粘贴基底基板106的化合物半导体结晶104。
在图2B中，表示出在粘贴基底基板106上面只有一个化合物半导体结晶104，不过，在粘贴基底基板106上面可以设置多个化合物半导体结晶104。比如，在粘贴基底基板106上面阵列状配置化合物半导体结晶104。也可以在粘贴基底基板106上面，粘贴功能不同的2种以上的化合物半导体结晶104。通过在粘贴基底基板106上粘贴多个种类的化合物半导体结晶104，得以制造具有多个功能的单片器件基板。
图3，表示本实施方式涉及的LED器件2000的构成。LED器件2000，具有LED功能结晶210、场效应晶体管功能结晶220、金属布线240及粘贴基底基板206。粘贴基底基板206比如是Si基板。
LED功能结晶210具有GaN结晶212、阳极电极214及阴极电极216。场效应晶体管功能结晶220具有GaAs结晶222、栅极绝缘膜224、栅极电极226、源极电极228及漏极电极230。金属布线240，连接阴极电极216和漏极电极230。作为一个例子，阳极电极214被连接至电源。在场效应晶体管功能结晶220中，栅极电极226接受控制电压的输入，源极电极228被接地。场效应晶体管功能结晶220，根据控制电压对供给于LED功能结晶210的电流进行切换控制。
在阴极电极216和漏极电极230之间，设置电阻元件。同时，LED器件2000，可以在粘贴基底基板206的上面，具有多个LED功能结晶210及多个场效应晶体管功能结晶220。多个LED功能结晶210及多个场效应晶体管功能结晶220，在粘贴基底基板206上面可以配置成阵列状。
作为一个例子，多个LED功能结晶210及多个场效应晶体管功能结晶220被配置成阵列状的器件有作为LED打印机头的功能。
【实施例】
以下，基于实施例详细说明本发明，不过，本发明不受这些实施例所限定。
(实验例1)
图4A，表示制造半导体基板4000的工序。图4B，表示制造从半导体基板4000得到的LED功能结晶309的工序。图4C，表示使用从半导体基板4000得到的LED功能结晶309来制造LED器件312的工序。
在S401中，准备了具有面方位(001)及切断角0°的表面的Si基板300。接下来，在S402中，利用热CVD法，在Si基板300的表面上，累积50nm由氧化硅构成的阻挡层301。作为原料气体，使用了硅烷及氧。Si基板300的表面温度为600℃。
接下来，在S403中，通过步进曝光法，在阻挡层301上面形成了具有一边为200μm的正方形的开口的抗蚀剂图案。将Si基板300浸在5wt％的HF水溶液中，通过蚀刻法除去被抗蚀剂的开口露出的氧化硅，使之露出Si基板300表面。此后，通过用丙酮来溶解去除光致抗蚀剂，而形成了开口302。阻挡层301侧壁的锥形角是15°。
继续，在S404中，在开口302中被露出的Si基板300的表面，通过热CVD法堆积了作为牺牲层的一个例子的Ge牺牲层303。作为原料气体使用了GeH4。在这个工序中，由氧化硅构成的阻挡层301的表面不堆积Ge，只在开口302中露出的Si基板300的表面上Ge外延成长。Ge牺牲层303的厚度为500nm。并且，在氮气氛下以800℃的温度对Si基板300进行了10分钟的退火。以5分钟的间隔，反复5次这样的退火处理。
在S405中，通过MOCVD法使由III-V族化合物半导体结晶构成的化合物半导体结晶304外延成长在Ge牺牲层303上面。作为原料气体，使用了三甲基铝、三甲基镓、硅烷、二乙基锌和胂。基板温度为680℃。成长炉内压力为12KPa。
化合物半导体结晶304，具有从Ge牺牲层303一侧开始层叠n-GaAs(Si；2×1019cm3、100nm)/n-Al0.25Ga0.75As(Si；2×1018cm3、300nm)/n-l0.13Ga0.87As(Si；2×1017cm3、70nm)/p-Al0.13Ga0.87As(Zn；2×1017cm3、90nm)/p-Al0.25Ga0.75As(Zn；2×1018cm3、300nm)/p-GaAs(Zn；1×1019cm3、30nm)的层叠构造。在这里，()里面表示掺杂材料及其浓度及厚度。
比如，(Si；2×1018cm3，300nm)表示该层以2×1018cm3的浓度被掺杂硅，厚度是300nm的层。
在S405中，化合物半导体结晶304，不堆积在阻挡层301表面，只在开口302内部的Ge牺牲层303表面上选择性地外延成长。同时，化合物半导体结晶304在Ge牺牲层303表面成长，没有在Ge牺牲层303侧面成长。由此，Ge牺牲层303被保持成侧面的一部分露出的状态。这样，制造出了具有化合物半导体结晶304的半导体基板4000。
接下来，在图4B所示的S406中，对半导体基板4000涂敷抗蚀剂，通过光刻在化合物半导体结晶304上面形成了与阴极形状相同形状的开口。接下来，将半导体基板4000浸在4wt％磷酸水溶液中，将化合物半导体结晶蚀刻到达n-GaAs的深度。接着通过蒸镀进行了Au-Ge合金层叠。把半导体基板4000浸在丙酮中，除去抗蚀剂而形成了阴极305。
同样，对半导体基板4000涂敷抗蚀剂，通过光刻在化合物半导体结晶304上面形成了与阳极形状相同的开口。接着通过蒸镀将Au-Zn合金层叠。把半导体基板4000浸在丙酮中，除去抗蚀剂形成了阳极306。并且，在氮气氛中，以380℃的温度将半导体基板4000退火5分钟，将阳极306及阴极305欧姆接触。
在S407中，对半导体基板4000涂抗蚀剂，通过光刻在化合物半导体结晶304上面形成开口。接着，通过蒸镀层叠500nm的Au。把半导体基板4000浸在丙酮中，除去抗蚀剂后，形成了作为接触电极的焊盘307。在S408中，通过引线连接法在焊盘307上面，将具有250μm的直径的铝线308作为支持体，以螺柱状进行连接。
继续，在图4C所示的S409中，在70℃中加热过氧化氢水和氢氧化钠水溶液的混合液(10wt％过氧化氢，0.2N的氢氧化钠水溶液)，在其被加热后的溶液中将半导体基板4000浸泡2分钟。蚀刻Ge牺牲层303，从Si基板300剥离LED功能结晶309。
在S410中，准备作为Si基板的粘贴基底基板310，在基板表面上通过光刻形成了光致抗蚀剂的掩模。接下来，通过EB蒸镀来蒸镀100nm的Au。用丙酮，除去抗蚀剂进行了金构图。金的大小是一边为300μm的正方形。由此，形成了粘贴基底金属311。
继续，粘贴LED功能结晶309到粘贴基底金属311上，由此，制造出了LED器件312。粘贴，通过在光学显微镜的视野内通过范德华粘接进行。LED功能结晶309，用镊子夹住通过引线连接法粘接的Al螺柱，从而进行处理。
(实验2)
除了没有进行牺牲层形成后的退火处理以外，均与实验1相同，制造了LED器件312。所制造的LED器件312的光量评价，如以下进行。在距装载了LED器件312的LED基板的基板面垂直方向10cm的距离，设置了光功率计。继续，LED器件312阳极-阴极间注入250mA的电流，用光功率计测量了光量。
实验1的LED器件312的电流注入时的光量的评价结果是9.2μW。实验2的LED器件312的电流注入时的光量的评价结果是4.9μW。比形成了Ge牺牲层303之后进行退火的实验1的器件，与不退火的实验2器件比较光量约高90％。
(实验3)
图5A，表示制造半导体基板5000的方法。图5B和图5C，表示用半导体基板5000制造LED器件515的方法。具体，用在GaAs基板500上，使由InGaP组成的蚀刻停止层501成长，接下来使由AlAs组成的牺牲层502成长，再使化合物半导体结晶503成长的半导体基板5000制造LED器件515。
在S501中，准备了具有切断角2°的(001)结晶面的GaAs基板500。在GaAs基板500上，连续的通过MOCVD法使由非掺杂In0.48Ga0.52P(100nm)构成的蚀刻停止层501、由非掺杂AlAs(20nm)组成的牺牲层502、化合物半导体结晶503。
化合物半导体结晶503具有从基板侧按照以下顺序的层叠构造，即：n-GaAs(Si；2×1019cm3、100nm)/n-Al0.25Ga0.75As(Si；2×1018cm3、300nm)/n-l0.13Ga0.87As(Si；2×1017cm3、70nm)/p-Al0.13Ga0.87As(Zn；2×1017cm3、90nm)/p-Al0.25Ga0.75As(Zn；2×1018cm3、300nm)/p-GaAs(Zn；1×1019cm3、30nm)。该层叠构造是与实验例1及实验例2中的化合物半导体结晶304同样的构造。在这里，()里面给出了掺杂材料及其浓度及厚度。比如，(Si；2×1018cm3，300nm)，表示该层以2×1018cm3的浓度被掺杂硅，厚度是300nm的层。
在S502中，化合物半导体结晶503上面涂敷抗蚀剂505，通过光刻，以包围200μm见方的正方形状态在抗蚀剂505上形成了5μm幅度的抗蚀剂开口504。在S503中，把形成了抗蚀剂开口504的基板浸在含磷酸(5wt％)的2wt％过氧化氢水溶液中30分钟，露出了蚀刻停止层501的表面。此后，用丙酮溶解抗蚀剂505。对露出的化合物半导体结晶503用实验例1同样的手法，形成阴极506、阳极507及焊盘508，制造出了半导体基板5000。
接下来，图5B所示的S504中，通过引线连接法，在焊盘508上面将作为支持体的具有250μm的直径的铝线509以螺柱状连接。在S505中，该基板涂了抗蚀剂510之后，通过光刻，抗蚀剂510覆盖阴极506、阳极507、焊盘508及铝线509，且以蚀刻停止层露出的方式形成了开口511。
在图5C所示的S506中，通过把形成了开口511的基板浸在10wt％的氢氟酸水溶液中5分钟，来溶解牺牲层502，剥离了化合物半导体结晶503。这样，从基板剥离了LED功能结晶512。
在S507中，与实验1和实验2同样，通过将所制造的LED功能结晶512粘贴于粘贴基底基板513上形成的粘贴基底金属514上，来制造LED器件515，评价了其光量。实验3LED器件515电流注入的时候的光量的评价结果，是4.1μW。可以认为，如果使用由InGaP组成的蚀刻停止层501和由AlAs组成的牺牲层502的以前的方法，则在化合物半导体结晶503中的结晶缺陷变多，而降低了光量。
如以上所述，将低成本的Si基板作为基底基板使用，能够制造从基底基板剥离后的化合物半导体结晶。并且，通过在其他的基板上粘贴化合物半导体结晶，而能够制造LED器件。通过本发明得到的LED器件，显示了比用以前的方法得到的LED器件具有更高的光量。根据本发明，在表面为Si的基板上面，能够直接形成缺陷较少的GaAs层。
【符号的说明】
100基底基板，101阻挡层，102开口，103牺牲层，104化合物半导体结晶，105支持体，106粘贴基底基板，206粘贴基底基板，210 LED功能结晶，212 GaN结晶，214阳极电极，216阴极电极，220场效应晶体管功能结晶，222 GaAs结晶，224栅极绝缘膜，226栅极电极，228源极电极，230漏极电极，240金属布线，300 Si基板，301阻挡层，302开口，303 Ge牺牲层，304化合物半导体结晶，305阴极，306阳极，307焊盘，308铝线，309 LED功能结晶，310粘贴基底基板，311粘贴基底金属，312 LED器件，500 GaAs基板，501蚀刻停止层，502牺牲层，503化合物半导体结晶，504抗蚀剂开口，505抗蚀剂，506阴极，507阳极，508焊盘，509铝线，510抗蚀剂，511开口，512 LED功能结晶，513粘贴基底基板，514粘贴基底金属，515 LED器件，1000半导体基板，2000 LED器件，4000半导体基板，5000半导体基板

Claims (20)

1.一种化合物半导体结晶的制造方法，具有：
在表面为硅结晶的基底基板上，形成包含Cx1Siy1Gez1Sn1-x1-y1-z1的牺牲层的牺牲层形成工序，其中0≤x1＜1、0≤y1≤1、0≤z1≤1、且0＜x1+y1+z1≤1；
在所述牺牲层上形成与所述牺牲层晶格匹配或准晶格匹配的化合物半导体结晶的结晶形成工序；以及
通过蚀刻所述牺牲层而从所述基底基板剥离所述化合物半导体结晶的结晶剥离工序。
2.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
在所述结晶剥离工序中，对所述化合物半导体结晶选择性地进行所述牺牲层的蚀刻。
3.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
所述结晶形成工序具有：在400℃以上，600℃以下使所述化合物半导体结晶成长的第1成长工序、以及在高于所述第1成长工序的成长温度的高温下使所述化合物半导体结晶进一步成长的第2成长工序。
4.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
在所述结晶形成工序中，在保持露出在所述基底基板上形成的所述牺牲层的一部分的状态下，同时使所述化合物半导体结晶在所述牺牲层上成长。
5.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
在所述牺牲层形成工序前，还具有在所述基底基板上形成用于阻挡所述牺牲层及所述化合物半导体结晶的成长的阻挡层的阻挡层形成工序，以及在所述阻挡层形成露出所述基底基板的一部分的开口的开口形成工序，
在所述开口内使所述牺牲层结晶成长。
6.根据权利要求5所述的化合物半导体结晶的制造方法，其中，
所述开口形成工序具有蚀刻所述阻挡层的工序。
7.根据权利要求5所述的化合物半导体结晶的制造方法，其中，
在所述牺牲层形成工序中，在所述牺牲层和所述阻挡层之间设置空隙。
8.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
在所述结晶形成工序和所述结晶剥离工序之间，还具有对所述牺牲层进行退火的工序。
9.根据权利要求8所述的化合物半导体结晶的制造方法，其中，
在所述退火工序中，进行多次退火。
10.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
在所述牺牲层形成工序和所述结晶形成工序之间，
还具有使所述牺牲层的与所述化合物半导体结晶对着的面接触含磷化合物的气体的工序。
11.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
所述化合物半导体结晶，是III至V族化合物半导体结晶或是II至VI族化合物半导体结晶。
12.根据权利要求11所述的化合物半导体结晶的制造方法，其中，
所述III至V族化合物半导体结晶，作为III族元素包含Al、Ga、In中的至少1种，作为V族元素含N、P、As、Sb中的至少1种。
13.根据权利要求5所述的化合物半导体结晶的制造方法，其中，
所述阻挡层是氧化硅层、氮化硅层、氮氧化硅层、或氧化铝层，或者层叠这些层中的2个以上的而形成的层。
14.根据权利要求1所述的化合物半导体结晶的制造方法，其中，
在所述结晶形成工序和所述结晶剥离工序之间，还具有通过支持体保持所述化合物半导体结晶的工序。
15.一种电子器件的制造方法，包括
形成功能结晶的工序，该功能结晶为在通过权利要求1所述的化合物半导体结晶的制造方法而得到的所述化合物半导体结晶上设置了电极及线路的功能结晶。
16.根据权利要求15所述的电子器件的制造方法，还具有：
准备与所述基底基板不同的粘贴基底基板的工序；以及
在所述粘贴基底基板上，粘贴所述功能结晶的工序。
17.根据权利要求16所述的电子器件的制造方法，具有
在所述粘贴基底基板上粘贴多个所述功能结晶的工序。
18.一种半导体基板，其具有：
表面为硅结晶的基底基板、
阻挡结晶成长，设置在所述基底基板上，且具有露出所述基底基板的一部分的开口的阻挡层、
在所述开口内设置于所述基底基板上，且包含Cx1Siy1Gez1Sn1-x1-y1-z1(0≤x1＜1、0≤y1≤1、0≤z1≤1，且0＜x1+y1+z1≤1)的牺牲层、以及
设置在所述牺牲层上，且含有与所述牺牲层晶格匹配或准晶格匹配的化合物半导体的化合物半导体结晶，
其中，在所述牺牲层和所述阻挡层之间具有空隙。
19.根据权利要求18所述的半导体基板，其中，
相对于所述基底基板及所述牺牲层的层叠方向的，所述阻挡层面向所述开口的侧壁的倾斜方向为0.5°以上。
20.根据权利要求18所述的半导体基板，其中，
所述化合物半导体结晶是GaAs、AlGaAs、GaN、或AlGaN，且所述牺牲层是Ge或SiGe。
CN2010800408684A 2009-09-17 2010-09-16 化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板 Pending CN102498241A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-215520 2009-09-17
JP2009215520 2009-09-17
PCT/JP2010/005648 WO2011033776A1 (ja) 2009-09-17 2010-09-16 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板

Publications (1)

Publication Number Publication Date
CN102498241A true CN102498241A (zh) 2012-06-13

Family

ID=43758390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800408684A Pending CN102498241A (zh) 2009-09-17 2010-09-16 化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板

Country Status (6)

Country Link
US (1) US9214342B2 (zh)
JP (1) JP2011086928A (zh)
KR (1) KR20120083307A (zh)
CN (1) CN102498241A (zh)
TW (1) TWI520175B (zh)
WO (1) WO2011033776A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860340A (zh) * 2018-10-29 2019-06-07 华灿光电（浙江）有限公司 一种发光二极管外延片的生长方法
CN111430221A (zh) * 2020-04-02 2020-07-17 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042381A1 (ja) * 2011-09-22 2013-03-28 住友化学株式会社 複合基板の製造方法および複合基板
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP5985322B2 (ja) 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
WO2013187076A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187078A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
KR20150038217A (ko) * 2012-07-24 2015-04-08 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 복합 기판의 제조 방법
US9590157B2 (en) 2015-06-04 2017-03-07 The Silanna Group Pty Ltd Efficient dual metal contact formation for a semiconductor device
TWI611604B (zh) * 2017-01-03 2018-01-11 穩懋半導體股份有限公司 體聲波濾波器及調諧體聲波濾波器之體聲波共振器之方法
CN106925955A (zh) * 2017-02-22 2017-07-07 成都青石激光科技有限公司 球形材料准晶格分布在基体材料中的加工方法
DE102017125217A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement und optoelektronisches Bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JP2006237339A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
WO2009084238A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板、半導体基板の製造方法および電子デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819040A (en) * 1986-05-02 1989-04-04 Motorola, Inc. Epitaxial CMOS by oxygen implantation
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP4179866B2 (ja) 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
US7160819B2 (en) * 2005-04-25 2007-01-09 Sharp Laboratories Of America, Inc. Method to perform selective atomic layer deposition of zinc oxide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JP2006237339A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
WO2009084238A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板、半導体基板の製造方法および電子デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860340A (zh) * 2018-10-29 2019-06-07 华灿光电（浙江）有限公司 一种发光二极管外延片的生长方法
CN109860340B (zh) * 2018-10-29 2020-07-07 华灿光电（浙江）有限公司 一种发光二极管外延片的生长方法
CN111430221A (zh) * 2020-04-02 2020-07-17 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法

Also Published As

Publication number Publication date
KR20120083307A (ko) 2012-07-25
US9214342B2 (en) 2015-12-15
US20120228627A1 (en) 2012-09-13
JP2011086928A (ja) 2011-04-28
TWI520175B (zh) 2016-02-01
TW201133556A (en) 2011-10-01
WO2011033776A1 (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
CN102498241A (zh) 化合物半导体结晶的制造方法、电子器件的制造方法和半导体基板
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
JP3352712B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
WO2013035325A1 (ja) 窒化物半導体構造及びその作製方法
CN101874306A (zh) Ⅲ族氮化物半导体发光元件及其制造方法以及灯
US11450737B2 (en) Nanorod production method and nanorod produced thereby
CN101171694A (zh) 氮化物半导体元件及其制法
WO2012137781A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
CN106981423B (zh) 基于Si衬底外延SiC基GaN HEMT的工艺方法
EP2360746A1 (en) Method for manufacturing gallium oxide substrate, light emitting device, and method for manufacturing the light emitting device
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN104143497A (zh) GaN外延或GaN衬底的制作方法
CN109686837A (zh) 一种高灵敏度霍尔元件的制备方法
CN104409593A (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
JP3207918B2 (ja) Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
KR20090018451A (ko) 수직구조 갈륨계 ｌｅｄ 소자의 제조방법
CN106449931B (zh) 一种led倒装芯片的钝化沉积方法
CN105591026A (zh) 一种高灵敏度霍尔元件的制备方法
JP2001148508A (ja) 窒化物半導体素子及びその製造方法
JP2019021873A (ja) 基板生産物の製造方法
CN109244131A (zh) 一种高速晶体管及其制造方法
WO2012137783A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
CN114730739B (zh) 半导体结构及其制作方法
TWI792110B (zh) 半導體結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120613