JP6951715B2 - 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法 - Google Patents

半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法 Download PDF

Info

Publication number
JP6951715B2
JP6951715B2 JP2018539792A JP2018539792A JP6951715B2 JP 6951715 B2 JP6951715 B2 JP 6951715B2 JP 2018539792 A JP2018539792 A JP 2018539792A JP 2018539792 A JP2018539792 A JP 2018539792A JP 6951715 B2 JP6951715 B2 JP 6951715B2
Authority
JP
Japan
Prior art keywords
group
doping
semiconductor film
semiconductor
substituent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018539792A
Other languages
English (en)
Other versions
JPWO2018052097A1 (ja
Inventor
藤田　静雄
静雄 藤田
内田　貴之
貴之 内田
金子　健太郎
健太郎 金子
真也 織田
真也 織田
俊実 人羅
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JPWO2018052097A1 publication Critical patent/JPWO2018052097A1/ja
Application granted granted Critical
Publication of JP6951715B2 publication Critical patent/JP6951715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体に不純物をドーピングするのに用いられるドーピング用錯化合物及びドーピング方法、半導体装置に有用な半導体膜及びその製造方法、並びに半導体膜を用いた半導体装置及び半導体システムに関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
そして、近年においては、酸化ガリウムに対するドーパントとして、スズやケイ素を用いる検討が進められており、非特許文献２には、ＥＦＧ法において、ドーパントとしてケイ素を用いることが記載されている。しかしながら、ＥＦＧ法では、真空設備が必要であり、また、薄膜をドーピングするには適しておらず、工業上求められる半導体膜を得ることが困難であった。また、ＥＦＧ法では、準安定相であるα―Ｇａ２Ｏ３等のコランダム構造を有する酸化物半導体膜を得ることはできないため、最安定相であるβ―Ｇａ２Ｏ３よりもバンドギャップの大きな次世代のスイッチング素子を得るにはまだまだ課題が残されていた。
また、特許文献１では、ＭＢＥ法を用いたβ―Ｇａ２Ｏ３系半導体素子の製造において、イオン注入することによって、ドーピングを行っており、ｎ型ドーパントの例として、ケイ素が記載されている。しかしながら、イオン注入によってドーピングを行った場合には、イオン注入後、高温（例えば、１０００℃）でアニール処理を行わないとドナーとして使えないという問題があった。また、特許文献１に記載の方法では、活性化アニール処理を行ったとしても、例えば、ケイ素をドーパントとして用いた場合には、結晶欠陥が多く、電気特性も悪く、例えば、移動度１ｃｍ２／Ｖｓ以上得るのは困難であった。
また、特許文献２には、α―Ｇａ２Ｏ３膜へのｎ型ドーパントとして、シリコンを用いることができるとの記載がある。しかしながら、実際にケイ素ドーピングを行った例はなく、仮に、ケイ素をドーピングする際に用いられる材料として想定されるＴＥＯＳ等を実際に用いた場合には、ドーピングができないか、または、できたとしても、移動度を１ｃｍ２／Ｖｓ以上とすることが困難であり、半導体装置に用いるには電気特性が十分でないという問題があった。
さらに、特許文献３には、臭化ケイ素をドーパント原料として用いることにより、α―Ｇａ２Ｏ３膜にケイ素ドーピングすることが記載されている。しかしながら、臭化ケイ素を用いた場合には、熱的安定性に優れておらず、結晶欠陥が多く生じ、均質なドーピングができず、劣化の問題があった。そのため、工業上有用なドーピング方法が求められていた。
ＷＯ２０１３／０３５８４１号公報 特開２０１５−１３４７１７号公報 特開２０１５−２２８４９５号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 Oishi, Toshiyuki, et al. "High‐mobility β‐Ga2O3 single crystals grown by edge‐defined film‐fed growth method and their Schottky barrier diodes with Ni contact.", Applied Physics Express 8.3 (2015): 031101.
本発明は、工業的有利にドーピングすることができるドーピング用錯化合物及びそのドーピング用錯化合物を用いたドーピング方法を提供することを目的とし、また、本発明は、均質にドーパント（例えばケイ素等）がドーピングされ、電気特性に優れた半導体膜及びその製造方法を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、ドーパント材料として、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含む材料を用いて、半導体膜を製造すると、驚くべきことに、イオン注入やアニール処理等の成膜後のドーピングのための処理を特に行わなくても、半導体膜に均質かつ良好にドーピングを行うことができ、さらに、得られた半導体膜が、電気特性に優れたものであることを見出し、このドーパント材料が、上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得たのち、さらに検討を重ね、本発明を完成させた。すなわち、本発明は以下の発明に関する。
［１］ ドーパント材料を用いてドーピングされた半導体膜を製造する方法であって、前記ドーパント材料が、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特徴とする半導体膜の製造方法。
［２］ 錯化合物が、ＸＭＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｍはドーパントを表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物である、前記［１］記載の製造方法。
［３］ 炭化水素基又は複素環基が、置換基を有している炭化水素基であり、該置換基が、シアノ基である前記［１］記載の製造方法。
［４］ ハロゲンが、塩素である前記［１］記載の製造方法。
［５］ ドーパントが、Ｓｉである前記［１］記載の製造方法。
［６］ ドーパント材料を用いてドーピングされた半導体膜を製造する方法であって、前記ドーパント材料が、少なくともシリコンと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特徴とする半導体膜の製造方法。
［７］ 錯化合物が、２以上の置換基を有していてもよい炭化水素基又は複素環基を含有する前記［６］記載の製造方法。
［８］ 錯化合物が、ＸＳｉＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物である、前記［６］記載の製造方法。
［９］ 炭化水素基又は複素環基が、置換基を有している炭化水素基であり、該置換基が、シアノ基である前記［６］記載の製造方法。
［１０］ ハロゲンが、塩素である前記［６］記載の製造方法。
［１１］ 前記［１］〜［１０］のいずれかに記載の製造方法を用いて製造される半導体膜。
［１２］ 半導体膜と、電極とを少なくとも備える半導体装置であって、前記半導体膜が前記［１１］記載の半導体膜である半導体装置。
［１３］ 半導体装置を備える半導体システムであって、前記半導体装置が前記［１２］記載の半導体装置である半導体システム。
［１４］ Ｓｉがドーピングされている半導体膜であって、半導体膜が、酸化物半導体を主成分としており、膜表面から少なくとも０．１μｍ〜０．５μｍの深さの範囲において、キャリア密度が１×１０１８／ｃｍ３以上でドーピングされていることを特徴とする半導体膜。
［１５］ Ｓｉがドーピングされている半導体膜であって、膜表面から少なくとも０．３μｍ以上の深さまでドーピングされており、移動度１ｃｍ２／Ｖｓ以上であり、膜厚１００μｍ以下であることを特徴とする半導体膜。
［１６］ キャリア密度が１×１０２０／ｃｍ３以下である、前記［１４］又は［１５］に記載の半導体膜。
［１７］ 半導体膜と、電極とを少なくとも備える半導体装置であって、前記半導体膜が前記［１４］又は［１５］に記載の半導体膜である半導体装置。
［１８］ 半導体装置を備える半導体システムであって、前記半導体装置が前記［１７］記載の半導体装置である半導体システム。
［１９］ 半導体のドーピングに用いられる錯化合物であって、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特徴とするドーピング用錯化合物。
［２０］ 錯化合物が、２以上の置換基を有していてもよい炭化水素基又は複素環基を含有する前記［１９］記載のドーピング用錯化合物。
［２１］ 錯化合物が、ＸＭＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｍはドーパントを表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物である、前記［１９］に記載のドーピング用錯化合物。
［２２］ 炭化水素基又は複素環基が、置換基を有している炭化水素基であり、該置換基が、シアノ基である前記［１９］記載のドーピング用錯化合物。
［２３］ ハロゲンが、塩素である前記［１９］記載のドーピング用錯化合物。
［２４］ コランダム構造を有する半導体に用いられる前記［１９］記載のドーピング用錯化合物。
［２５］ 酸化物半導体に用いられる前記［１９］記載のドーピング用錯化合物。
［２６］ ドーピング用錯化合物を用いて半導体のドーピングを行う方法であって、前記ドーピング用錯化合物が、前記［１９］〜［２５］のいずれかに記載のドーピング用錯化合物であることを特徴とするドーピング方法。
［２７］ 前記［２６］記載のドーピング方法によりドーピングされた半導体。
［２８］ 膜状である、前記［２６］記載の半導体。
［２９］ 半導体膜と、電極とを少なくとも備える半導体装置であって、前記半導体膜が前記［２７］又は［２８］に記載の半導体を主成分として含む半導体装置。
［３０］ 半導体装置を備える半導体システムであって、前記半導体装置が前記［２９］記載の半導体装置である半導体システム。
本発明のドーピング用錯化合物は、均質にドーピングすることを可能するものであり、前記ドーピング用錯化合物を用いることにより、工業的有利にドーピングすることができる。本発明の半導体膜は、均質にドーピングがされており、また、電気特性に優れたものである。また、本発明の製造方法は、このような半導体膜を工業的有利に製造することができるものである。
実施例において用いられる製膜装置（ミストＣＶＤ）の概略構成図である。 実施例におけるＸＲＤ測定結果を示す図である。 実施例におけるＳＩＭＳ測定結果を示す図である。 ショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である 実施例におけるＳＩＭＳ測定結果を示す図である。
以下、本発明の好適な実施形態について説明する。
本発明のドーピング用錯化合物は、半導体のドーピングに用いられる錯化合物であって、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有することを特長とする。
前記錯化合物は、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有していれば特に限定されないが、本発明においては、２以上の置換基を有していてもよい炭化水素基又は複素環基を含有するのが好ましく、前記錯化合物が、ＸＭＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｍはドーパントを表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物であるのがより好ましい。
本発明の半導体膜の製造方法は、ドーパント材料を用いてドーピングされた半導体膜を製造する方法であって、前記ドーパント材料が、少なくともシリコンと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特長とする。
前記ドーパント材料は少なくともシリコンと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含んでいるのが好ましい。
前記錯化合物は、少なくともドーパント（好ましくはシリコン）と置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有していれば特に限定されないが、本発明においては、２以上の置換基を有していてもよい炭化水素基又は複素環基を含有するのが好ましく、前記錯化合物が、ＸＳｉＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物であるのがより好ましい。
「ハロゲン」としては、例えば、フッ素、塩素、臭素又はヨウ素などが挙げられるが、本発明においては、前記「ハロゲン」が、塩素であるのが好ましい。本発明においては、前記錯化合物中、ハロゲン原子１個含まれるのが原料溶液の取扱い性により優れたものになり、ミストＣＶＤ法などの特殊な製膜方法でも容易且つ好適に用いることができるので、好ましい。
ドーパントとしては、ｎ型ドーパント又はｐ型ドーパントなどが挙げられる。前記ｎ型ドーパントとしては、例えば、Ｓｎ、Ｔｉ、ＺＲ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、又はＢｉ等が挙げられる。前記ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ又はＰ等が挙げられる。本発明においては、前記ドーパントがｎ型ドーパントであるのが好ましく、Ｓｉであるのが、他のドーパントに比べ、錯化合物中の安定性により優れているので、より好ましい。
シリコンは、ＩＵＰＡＣにおいてＳｉとして定められるものをいう。本発明においては、シリコンをドーパントとして用いることにより、他のドーパントに比べ、錯化合物中の安定性をより優れたものにすることができる。
本発明における「置換基を有していてもよい炭化水素基又は複素環基」としては、置換基を有していてもよい炭化水素基又は置換基を有していてもよい複素環基が挙げられる。
「置換基を有していてもよい炭化水素基」としては、炭化水素基又は置換炭化水素基が挙げられる。
本発明における「置換基」としては、例えば、置換基を有していてもよい炭化水素基、置換基を有していてもよい複素環基、ハロゲン原子、ハロゲン化炭化水素基、−ＯＲ1a（Ｒ1aは水素原子、置換基を有していてもよい炭化水素基又は置換基を有していてもよい複素環基を示す。）、−ＳＲ1b（Ｒ1bは水素原子、置換基を有していてもよい炭化水素基又は置換基を有していてもよい複素環基を示す。）、置換基を有していてもよいアシル基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアルコキシカルボニル基、置換基を有していてもよいアリールオキシカルボニル基、置換基を有していてもよいアルキレンジオキシ基、ニトロ基、アミノ基、置換アミノ基、シアノ基、スルホ基、置換シリル基、水酸基、カルボキシ基、置換基を有していてもよいアルコキシチオカルボニル基、置換基を有していてもよいアリールオキシチオカルボニル基、置換基を有していてもよいアルキルチオカルボニル基、置換基を有していてもよいアリールチオカルボニル基、置換基を有していてもよいカルバモイル基、置換ホスフィノ基、アミノスルホニル基、アルコキシスルホニル基又はオキソ基等が挙げられる。本発明においては、前記「置換基」が、シアノ基であるのが好ましい。
「炭化水素基」としては、炭化水素基及び置換炭化水素基が挙げられる。炭化水素基としては、例えば、アルキル基、アリール基又はアラルキル基等が挙げられる。
アルキル基としては、炭素数１〜２０の直鎖状、分岐状又は環状アルキル基が好ましい。アルキル基の具体例としては、例えば、メチル、エチル、ｎ−プロピル、２−プロピル、ｎ−ブチル、１−メチルプロピル、２−メチルプロピル、ｔｅｒｔ−ブチル、ｎ−ペンチル、１−メチルブチル、１−エチルプロピル、ｔｅｒｔ−ペンチル、２−メチルブチル、３−メチルブチル、２，２−ジメチルプロピル、ｎ−ヘキシル、１−メチルペンチル、１−エチルブチル、２−メチルペンチル、３−メチルペンチル、４−メチルペンチル、２−メチルペンタン−３−イル、３，３−ジメチルブチル、２，２−ジメチルブチル、１，１−ジメチルブチル、１，２−ジメチルブチル、１，３−ジメチルブチル、２，３−ジメチルブチル、１−エチルブチル、２−エチルブチル、ヘプチル、オクチル、ノニル、デシル、ウンデシル、ドデシル、トリデシル、テトラデシル、ペンタデシル、ヘキサデシル、ヘプタデシル、オクタデシル、ノナデシル、イコシル、シクロプロピル、シクロブチル、シクロペンチル又はシクロヘキシル等が挙げられる。アルキル基は、中でも炭素数１〜１０のアルキル基がより好ましく、炭素数１〜６のアルキル基が更に好ましく、炭素数１〜４のアルキル基がとりわけ好ましい。
アリール基としては、炭素数６〜２０のアリール基が好ましい。アリール基の具体例としては、フェニル、インデニル、ペンタレニル、ナフチル、アズレニル、フルオレニル、フェナントレニル、アントラセニル、アセナフチレニル、ビフェニレニル、ナフタセニル又はピレニル等が挙げられる。アリール基は、中でも炭素数６〜１４のアリール基がより好ましい。
アラルキル基としては、炭素数７〜２０のアラルキル基が好ましい。該アラルキル基の具体例としては、ベンジル、フェネチル、１−フェニルプロピル、２−フェニルプロピル、３−フェニルプロピル、１−フェニルブチル、２−フェニルブチル、３−フェニルブチル、４−フェニルブチル、１−フェニルペンチルブチル、２−フェニルペンチルブチル、３−フェニルペンチルブチル、４−フェニルペンチルブチル、５−フェニルペンチルブチル、１−フェニルヘキシルブチル、２−フェニルヘキシルブチル、３−フェニルヘキシルブチル、４−フェニルヘキシルブチル、５−フェニルヘキシルブチル、６−フェニルヘキシルブチル、１−フェニルヘプチル、１−フェニルオクチル、１−フェニルノニル、１−フェニルデシル、１−フェニルウンデシル、１−フェニルドデシル、１−フェニルトリデシル又は１−フェニルテトラデシル等が挙げられる。アラルキル基は、中でも炭素数７〜１２のアラルキル基がより好ましい。
「炭化水素基」が有していてもよい置換基は、前記した「置換基」などが挙げられる。置換炭化水素基の好ましい具体例としては、例えばトリフルオロメチル、メトキシメチル、シアノメチル、シアノエチル、シアノプロピル、シアノブチル、シアノイソブチル等の置換アルキル基、トリル（例えば４−メチルフェニル）、キシリル（例えば３，５−ジメチルフェニル）、４−メトキシ−３，５−ジメチルフェニル又は４−メトキシ−３，５−ジ−ｔ−ブチルフェニル等の置換アリール基又は置換アラルキル基等が挙げられる。
「置換基を有していてもよい複素環基」としては、複素環基及び置換複素環基が挙げられる。複素環基としては、脂肪族複素環基及び芳香族複素環基が挙げられる。
脂肪族複素環基としては、例えば、炭素数２〜１４で、異種原子として少なくとも１個、好ましくは１〜３個の例えば窒素原子、酸素原子及び／又は硫黄原子等のヘテロ原子を含んでいる、３〜８員、好ましくは５又は６員の単環、多環又は縮合環の脂肪族複素環基が挙げられる。脂肪族複素環基の具体例としては、例えば、ピロリジル−２−オン基、ピペリジル基、ピペリジノ基、ピペラジニル基、モルホリノ基、モルホリニル基、テトラヒドロフリル基、テトラヒドロピラニル基、チオラニル基又はスクシンイミジル基等が挙げられる。
芳香族複素環基としては、例えば、炭素数２〜１５で、異種原子として少なくとも１個、好ましくは１〜３個の窒素原子、酸素原子及び／又は硫黄原子等の異種原子を含んでいる、３〜８員、好ましくは５又は６員の単環式、多環式又は縮合環式の複素環基等が挙げられ、その具体例としては、例えば、フリル、チエニル、ピロリル、オキサゾリル、イソオキサゾリル、チアゾリル、イソチアゾリル、イミダゾリル、ピラゾリル、１，２，３−オキサジアゾリル、１，２，４−オキサジアゾリル、１，３，４−オキサジアゾリル、フラザニル、１，２，３−チアジアゾリル、１，２，４−チアジアゾリル、１，３，４−チアジアゾリル、１，２，３−トリアゾリル、１，２，４−トリアゾリル、テトラゾリル、ピリジル、ピリダジニル、ピリミジニル、ピラジニル、トリアジニル、ベンゾフラニル、イソベンゾフラニル、ベンゾ〔ｂ〕チエニル、インドリル、イソインドリル、１Ｈ−インダゾリル、ベンズイミダゾリル、ベンゾオキサゾリル、１，２−ベンゾイソオキサゾリル、ベンゾチアゾリル、ベンゾピラニル、１，２−ベンゾイソチアゾリル、１Ｈ−ベンゾトリアゾリル、キノリル、イソキノリル、シンノリニル、キナゾリニル、キノキサリニル、フタラジニル、ナフチリジニル、プリニル、ブテリジニル、カルバゾリル、α−カルボリニル、β−カルボリニル、γ−カルボリニル、アクリジニル、フェノキサジニル、フェノチアジニル、フェナジニル、フェノキサチイニル、チアントレニル、フェナントリジニル、フェナントロリニル、インドリジニル、ピロロ〔１，２−ｂ〕ピリダジニル、ピラゾロ〔１，５−ａ〕ピリジル、イミダゾ〔１，２−ａ〕ピリジル、イミダゾ〔１，５−ａ〕ピリジル、イミダゾ〔１，２−ｂ〕ピリダジニル、イミダゾ〔１，２−ａ〕ピリミジニル、１，２，４−トリアゾロ〔４，３−ａ〕ピリジル、１，２，４−トリアゾロ〔４，３−ｂ〕ピリダジニル、ベンゾ〔１，２，５〕チアジアゾリル、ベンゾ〔１，２，５〕オキサジアゾリル又はフタルイミノ基等が挙げられる。
「複素環基」が有していてもよい置換基としては、前記した「置換基」などが挙げられる。
本発明においては、前記錯化合物が、３以上の置換基で置換されているのが好ましく、該置換基が、アルキル基及びシアノアルキル基から選ばれる１種又は２種以上であるのがより好ましく、アルキル基及びシアノアルキル基の２種であるのが最も好ましい。ここで、アルキル基は、前記したアルキル基と同様であってよい。シアノアルキル基としては、例えば、シアノメチル基、シアノエチル基、シアノプロピル基、シアノブチル基、シアノイソブチル基などが挙げられる。
前記錯化合物は、公知の手段を用いて得ることができる。また、前記錯化合物は、ドーパント材料として、半導体のドーピングに好適に用いられる。本発明においては、前記ドーパント材料は、半導体材料とともに原料溶液として用いられるのが好ましい。
前記半導体材料としては、例えば金属などが好適に挙げられる。前記原料溶液は、前記半導体材料と前記ドーパント材料とを含んでいれば特に限定されず、無機材料が含まれていても、有機材料が含まれていてもよいが、本発明においては、半導体材料としての金属と、前記ドーパント材料とが錯体を形成しているのが好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属と前記ドーパント材料とを錯体又は塩の形態で有機溶媒または水に溶解又は分散させたものを原料溶液として好適に用いることができる。
前記原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水と酸の混合溶媒であるのも好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。また、前記酸としては、より具体的には、例えば、酢酸、プロピオン酸、ブタン酸等の有機酸；三フッ化ホウ素、三フッ化ホウ素エーテラート、三塩化ホウ素、三臭化ホウ素、トリフルオロ酢酸、トリフルオロメタンスルホン酸、ｐ−トルエンスルホン酸などが挙げられるが、本発明においては、酢酸が好ましい。
また、前記原料溶液には、さらに、酸や塩基等のその他添加剤が含まれていてもよい。本発明においては、前記原料溶液に酸が含まれているのが好ましく、このような好ましい酸としては、例えば、塩酸、臭化水素酸、ヨウ化水素酸などが挙げられる。
原料溶液中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、０．００１モル％〜５０モル％であり、より好ましくは０．０１モル％〜５０モル％である。前記ドーパントの濃度は、通常、約１×１０１６／ｃｍ３〜１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよいし、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が１×１０２０／ｃｍ３以下であるのが好ましく、５×１０１９／ｃｍ３以下であるのがより好ましい。
本発明において用いられるドーピング手段は、特に限定されず、イオン注入法等であってもよいが、製膜手段であるのが好ましい。なお、製膜手段の場合には、前記ドーパント材料は、通常、半導体材料とともに原料溶液として用いられる。前記製膜手段は、前記半導体膜が製膜できさえすれば特に限定されず、公知の製膜手段であってよいが、本発明においては、ミストＣＶＤ法であるのが好ましい。より具体的には、前記原料溶液を霧化してミストを生成し（霧化工程）、ついで、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送した（搬送工程）後、前記ミストを前記基体表面近傍にて熱反応させることにより、前記基体上に半導体膜を形成する（製膜工程）ことがより均質にドーピングすることができるので好ましい。
以下、本発明の好適な実施の態様について説明する。
（霧化工程）
霧化工程は、前記原料溶液を霧化する。霧化手段は、原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。ミストの液滴のサイズは、特に限定されず、数ｍｍ程度であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ〜１０μｍである。
（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、本発明の目的を阻害しない限り、特に限定されず、絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板などが挙げられる。なお、例えば、コランダム構造を有する基板材料を主成分とする下地基板を用いることにより、得られる半導体膜の結晶構造をコランダム構造とすることができる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料を主成分とする下地基板としては、サファイア基板（好ましくはｃ面サファイア基板）やα型酸化ガリウム基板などが好適な例として挙げられる。本発明においては、このような好適な下地基板を用いることにより、例えば、準安定相であるα―Ｇａ２Ｏ３等のコランダム構造を有する酸化物半導体膜を容易に得ることができる。
（搬送工程）
搬送工程では、前記キャリアガスによって前記ミストを基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして窒素を用いるのが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１〜２０Ｌ／分であるのが好ましく、１〜１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１〜２Ｌ／分であるのが好ましく、０．１〜１Ｌ／分であるのがより好ましい。
（製膜工程）
製膜工程では、前記ミストを前記基体表面近傍で反応させて、前記基体表面の一部または全部に製膜する。前記熱反応は、前記ミストから膜が形成される熱反応であれば特に限定されず、熱でもって前記ミストが反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、あまり高すぎない温度以下が好ましい。本発明においては、前記熱反応を、６５０℃以下で行うのが好ましく、４００℃〜６５０℃の温度で行うのがより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましく、窒素雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、膜厚は、製膜時間を調整することにより、設定することができる。
上記のようにして得られた半導体膜は、均質にドーピング（特にシリコンドーピング）がされており、また、電気特性に優れている。より具体的には、膜表面から少なくとも０．３μｍ以上の深さまでドーパント（特にシリコン）が均質にドーピングされており、移動度１ｃｍ２／Ｖｓ以上であり、膜厚１００μｍ以下である半導体膜が得られる。また、好ましい製造方法によると、膜表面から少なくとも０．１μｍ〜０．５μｍの深さの範囲において、キャリア密度が１×１０１８／ｃｍ３以上で膜全体に均質にドーピングされている半導体膜を得ることができる。なお、前記半導体膜は、半導体を主成分とする膜状のものであれば特に限定されず、結晶膜であってもよいし、非晶膜であってもよいし、結晶膜である場合も、単結晶膜であってもよいし、多結晶膜であってもよい。本発明においては、前記半導体膜が、結晶膜であるのが好ましく、単結晶膜であるのがより好ましい。前記半導体膜が有する結晶構造は、特に限定されず、コランダム構造であっても、β―ガリア構造であってもよいが、本発明においては、前記半導体膜が、コランダム構造を有するのが好ましい。また、前記半導体膜は、酸化物半導体を主成分とするのが好ましい。前記酸化物半導体は、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが好ましく、ＩｎＡｌＧａＯ系半導体を含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば前記酸化物半導体がα―Ｇａ２Ｏ３である場合、膜中の金属元素中のガリウムの原子比が０．５以上の割合でα―Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。前記半導体膜の厚さは、特に限定されないが、半導体装置により好適に用いることができるとの理由により、１００μｍ以下であるのが好ましく、５０μｍ以下であるのがより好ましく、０．１μｍ〜１０μｍであるのが最も好ましい。
本発明においては、前記基体上にそのまま前記半導体膜を製膜してもよいが、前記基体上に、前記半導体膜の組成とは異なる組成の半導体層（例えば、ｎ型半導体層、ｎ＋型半導体層、ｎ−型半導体層等）や絶縁体層（半絶縁体層も含む）、バッファ層等の他の層を積層したのち、前記基体上に他の層を介して製膜してもよい。
本発明の半導体膜は、半導体層として半導体装置に用いることができる。とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。
前記半導体膜を半導体層に用いた例を図４〜１０に示す。なお、ｎ型半導体は、前記半導体膜と同じ主成分であって、ｐ型ドーパントの代わりにｎ型ドーパントを含むものであってもよいし、前記半導体膜とは主成分等が異なるｎ型半導体であってもよい。
図４は、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。図５は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
図６は、ｎ−型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。図７は、ｎ−型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。図８は、ｎ型半導体層１５１、ｎ−型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図９に示す。図９の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図９の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
図９の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
なお、発光素子の別の態様を図１０に示す。図１０の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図１１に電源システムの例を示す。図１１は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１２に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１３に示す。図１３は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ〜Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ〜Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
１．製膜装置
図１を用いて、本実施例で用いたミストＣＶＤ装置を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。製膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
ガリウムアセチルアセトナート（ガリウム濃度０．０５ｍｏｌ／Ｌ）と３―シアノプロピルジメチルクロロシランとを混合し、ガリウムに対するシリコンの原子比が１：０．００５となるように水溶液を調整し、この際、３６％塩酸を体積比で１．５％含有させ、これを原料溶液とした。
３．製膜準備
上記２．で得られた原料溶液２４ａミスト発生源２４内に収容した。次に、基板２０として、ｃ面サファイア基板をサセプタ２１上に設置し、ヒーター２８の温度を５００℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを供給管２７内に供給し、供給管２７内の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を３．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
４．膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５を通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成させた。このミストが、キャリアガスによって、供給管２７に搬送され、大気圧下、５００℃にて、基板２０表面近傍でミストが熱反応して基板２０上に膜が形成された。なお、製膜時間は３０分間であり、膜厚は７５０ｎｍであった。
上記４．にて得られた膜について、Ｘ線回析装置を用いて膜の同定をしたところ、得られた膜は、α―Ｇａ２Ｏ３膜であった。なお、ＸＲＤ測定結果を、図２に示す。
（実施例２）
原料溶液におけるガリウムに対するシリコンの原子比が１：０．００２となるように水溶液を調整したこと以外は、実施例１と同様にして、半導体膜を得た。
（実施例３）
原料溶液におけるガリウムに対するシリコンの原子比が１：０．００１となるように水溶液を調整したこと以外は、実施例１と同様にして、半導体膜を得た。
（試験例１）
実施例１〜３において得られた半導体膜につき、ＳＩＭＳ分析（測定装置：ＣＡＭＥＣＡ ＩＭＳ―７ｆ、１次イオン種：Ｃｓ＋、１次加速電圧：１５．０ｋＶ、検出領域：３０μｍφ）を行った。結果を図３に示す。図３から明らかなように、実施例１〜３にて得られた半導体膜は、膜表面から約０．６μｍの深さまで、ケイ素が均質にドーピングされていることがわかる。
（試験例２）
実施例１〜３において得られた半導体膜につき、ｖａｎ ｄｅｒ ｐａｕｗ法により、ホール効果測定を実施した。実施例１〜３にて得られた半導体膜のキャリア密度は、それぞれ、実施例１が６．７×１０１８／ｃｍ３であり、実施例２が１．７１×１０１９／ｃｍ３であり、実施例３が２．２９×１０１９／ｃｍ３であった。また、実施例１〜３にて得られた半導体膜の移動度は、それぞれ、実施例１が３．０ｃｍ２／Ｖｓであり、実施例２が５．３１ｃｍ２／Ｖｓであり、実施例３が１６．６ｃｍ２／Ｖｓであった。
（実施例４）
原料溶液におけるガリウムに対するシリコンの原子比が１：０．０００１となるように水溶液を調整したこと、製膜時間を１時間としたこと以外は、実施例１と同様にして、半導体膜を得た。
（試験例３）
実施例４で得られた半導体膜につき、試験例１と同様にしてＳＩＭＳ分析を行った。結果を図１４に示す。図１４から明らかなように膜表面から少なくとも０．１μｍ〜１．５μｍの深さにおいて、ケイ素が均質にドーピングされていることがわかる。
本発明の半導体膜は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置等に有用である。
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口
１０１ａ ｎ−型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１２１ａ バンドギャップの広いｎ型半導体層
１２１ｂ バンドギャップの狭いｎ型半導体層
１２１ｃ ｎ＋型半導体層
１２３ ｐ型半導体層
１２５ａ ゲート電極
１２５ｂ ソース電極
１２５ｃ ドレイン電極
１２８ 緩衝層
１２９ 基板
１３１ａ ｎ−型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３８ 緩衝層
１３９ 半絶縁体層
１４１ａ ｎ−型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１５１ ｎ型半導体層
１５１ａ ｎ−型半導体層
１５１ｂ ｎ＋型半導体層
１５２ ｐ型半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ エミッタ電極
１５５ｃ コレクタ電極
１６１ ｎ型半導体層
１６２ ｐ型半導体層
１６３ 発光層
１６５ａ 第１の電極
１６５ｂ 第２の電極
１６７ 透光性電極
１６９ 基板

Claims (22)

  1. ドーパント材料を用いてドーピングされたガリウムを含む酸化物半導体を主成分とする半導体膜を製造する方法であって、前記ドーパント材料が、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特徴とする半導体膜の製造方法。
  2. 錯化合物が、ＸＭＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｍはドーパントを表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物である、請求項１記載の製造方法。
  3. 炭化水素基又は複素環基が、置換基を有している炭化水素基であり、該置換基が、シアノ基である請求項１記載の製造方法。
  4. ハロゲンが、塩素である請求項１記載の製造方法。
  5. ドーパントが、Ｓｉである請求項１記載の製造方法。
  6. ドーパント材料を用いてドーピングされたガリウムを含む酸化物半導体を主成分とする半導体膜を製造する方法であって、前記ドーパント材料が、少なくともシリコンと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特徴とする半導体膜の製造方法。
  7. 錯化合物が、２以上の置換基を有していてもよい炭化水素基又は複素環基を含有する請求項６記載の製造方法。
  8. 錯化合物が、ＸＳｉＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物である、請求項６記載の製造方法。
  9. 炭化水素基又は複素環基が、置換基を有している炭化水素基であり、該置換基が、シアノ基である請求項６記載の製造方法。
  10. ハロゲンが、塩素である請求項６記載の製造方法。
  11. Ｓｉがドーピングされている半導体膜であって、半導体膜が、ガリウムを含む酸化物半導体を主成分としており、膜表面から少なくとも０．１μｍ〜０．５μｍの深さの範囲において、キャリア密度が１×１０１８／ｃｍ３以上でドーピングされていることを特徴とする半導体膜。
  12. Ｓｉがドーピングされている半導体膜であって、半導体膜が、ガリウムを含む酸化物半導体を主成分としており、膜表面から少なくとも０．３μｍ以上の深さまでドーピングされており、移動度１ｃｍ２／Ｖｓ以上であり、膜厚１００μｍ以下であることを特徴とする半導体膜。
  13. キャリア密度が１×１０２０／ｃｍ３以下である、請求項１１又は１２に記載の半導体膜。
  14. 半導体膜と、電極とを少なくとも備える半導体装置であって、前記半導体膜が請求項１１又は１２に記載の半導体膜である半導体装置。
  15. 半導体装置を備える半導体システムであって、前記半導体装置が請求項１４記載の半導体装置である半導体システム。
  16. ガリウムを含む酸化物半導体のドーピングに用いられる錯化合物であって、少なくともドーパントと置換基を有していてもよい炭化水素基又は複素環基とハロゲンとを含有する錯化合物を含むことを特徴とするドーピング用錯化合物。
  17. 錯化合物が、２以上の置換基を有していてもよい炭化水素基又は複素環基を含有する請求項１６記載のドーピング用錯化合物。
  18. 錯化合物が、ＸＭＲ１ ｌＲ２ ｍＲ３ ｎ（式中、Ｘはハロゲン原子を表し、Ｍはドーパントを表し、Ｒ１、Ｒ２及びＲ３はそれぞれ同一又は異なって、置換基を有していてもよい炭化水素基又は複素環基を表し、ｌ、ｍ及びｎはそれぞれ同一又は異なって、０〜３の整数を表す。）で表される化合物である、請求項１６に記載のドーピング用錯化合物。
  19. 炭化水素基又は複素環基が、置換基を有している炭化水素基であり、該置換基が、シアノ基である請求項１６記載のドーピング用錯化合物。
  20. ハロゲンが、塩素である請求項１６記載のドーピング用錯化合物。
  21. 前記酸化物半導体がコランダム構造を有する請求項１６記載のドーピング用錯化合物。
  22. ドーピング用錯化合物を用いて半導体のドーピングを行う方法であって、前記ドーピング用錯化合物が、請求項１９〜２１のいずれかに記載のドーピング用錯化合物であることを特徴とするドーピング方法。
JP2018539792A 2016-09-15 2017-09-14 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法 Active JP6951715B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016181044 2016-09-15
JP2016181044 2016-09-15
JP2016181045 2016-09-15
JP2016181045 2016-09-15
PCT/JP2017/033358 WO2018052097A1 (ja) 2016-09-15 2017-09-14 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法

Publications (2)

Publication Number Publication Date
JPWO2018052097A1 JPWO2018052097A1 (ja) 2019-08-29
JP6951715B2 true JP6951715B2 (ja) 2021-10-20

Family

ID=61619174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018539792A Active JP6951715B2 (ja) 2016-09-15 2017-09-14 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法

Country Status (3)

Country Link
US (1) US11152208B2 (ja)
JP (1) JP6951715B2 (ja)
WO (1) WO2018052097A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6875336B2 (ja) * 2018-08-27 2021-05-26 信越化学工業株式会社 成膜方法
JP2020092125A (ja) * 2018-12-03 2020-06-11 トヨタ自動車株式会社 成膜装置
JP6839694B2 (ja) * 2018-12-17 2021-03-10 株式会社デンソー 酸化ガリウム膜の成膜方法
CN113891859A (zh) 2019-03-29 2022-01-04 株式会社Flosfia 晶体、结晶性氧化物半导体、包含结晶性氧化物半导体的半导体膜、包含晶体和/或半导体膜的半导体装置以及包含半导体装置的系统
JP7179294B2 (ja) * 2019-04-12 2022-11-29 信越化学工業株式会社 酸化ガリウム半導体膜の製造方法
CN114341409A (zh) * 2019-09-02 2022-04-12 株式会社电装 成膜方法及半导体装置的制造方法
CN115777029A (zh) 2020-06-29 2023-03-10 信越化学工业株式会社 成膜用掺杂原料溶液的制备方法、层叠体的制造方法、成膜用掺杂原料溶液及半导体膜
JP7011207B2 (ja) * 2020-06-29 2022-01-26 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209429C (zh) * 1999-07-07 2005-07-06 卡伯特微电子公司 含硅烷改性研磨颗粒的化学机械抛光(cmp)组合物
JP2003273398A (ja) * 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
ES2335638B1 (es) * 2008-08-01 2011-02-09 Cosentino, S.A. Articulo en forma de tabla o losa fabricado de aglomerado petreo recubierto con laminas delgadas transparentes de tio2 o zno mediante tecnicas de deposicion en via seca con alta resistencia frente a la degradacion solar.
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
WO2013035841A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系ＨＥＭＴ
JP6142358B2 (ja) * 2011-09-08 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
US20150279671A1 (en) * 2014-03-28 2015-10-01 Industry-Academic Cooperation Foundation, Yonsei University Method for forming oxide thin film and method for fabricating oxide thin film transistor employing germanium doping
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
EP2942803B1 (en) 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
WO2016035696A1 (ja) 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP5987229B2 (ja) 2015-03-09 2016-09-07 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP6376600B2 (ja) * 2015-03-20 2018-08-22 株式会社タムラ製作所 結晶積層構造体の製造方法
US20190058043A1 (en) 2016-03-30 2019-02-21 Intel Corporation Transistor gate-channel arrangements

Also Published As

Publication number Publication date
JPWO2018052097A1 (ja) 2019-08-29
US11152208B2 (en) 2021-10-19
US20210013035A1 (en) 2021-01-14
WO2018052097A1 (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6951715B2 (ja) 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法
JP6951714B2 (ja) ｐ型酸化物半導体及びその製造方法
JP6994183B2 (ja) 酸化物半導体膜及びその製造方法
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7065443B2 (ja) ｐ型酸化物半導体及びその製造方法
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7014355B2 (ja) 積層構造体および半導体装置
JP2020193146A (ja) 結晶性酸化物膜
WO2019098295A1 (ja) ｐ型酸化物半導体膜及びその形成方法
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
JP2022030646A (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
WO2022030648A2 (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
JP2022030645A (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A681

Effective date: 20190422

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20190528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210915

R150 Certificate of patent or registration of utility model

Ref document number: 6951715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150