WO2019098295A1 - ｐ型酸化物半導体膜及びその形成方法 - Google Patents

ｐ型酸化物半導体膜及びその形成方法 Download PDF

Info

Publication number
WO2019098295A1
WO2019098295A1 PCT/JP2018/042346 JP2018042346W WO2019098295A1 WO 2019098295 A1 WO2019098295 A1 WO 2019098295A1 JP 2018042346 W JP2018042346 W JP 2018042346W WO 2019098295 A1 WO2019098295 A1 WO 2019098295A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
oxide semiconductor
metal
film
semiconductor film
Prior art date
Application number
PCT/JP2018/042346
Other languages
English (en)
French (fr)
Inventor
勲 ▲高▼橋
時宜 松田
四戸　孝
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to US16/764,247 priority Critical patent/US20200279955A1/en
Priority to CN201880074297.2A priority patent/CN111356793A/zh
Priority to EP18878719.6A priority patent/EP3712305A4/en
Priority to JP2019554289A priority patent/JP7274701B2/ja
Publication of WO2019098295A1 publication Critical patent/WO2019098295A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Definitions

  • the present invention relates to a p-type oxide semiconductor, a method for forming the same, and a semiconductor device and system using the p-type oxide semiconductor.
  • a semiconductor device using gallium oxide (Ga 2 O 3 ) with a large band gap has attracted attention as a next-generation switching element capable of achieving high withstand voltage, low loss, and high heat resistance, and is used for power semiconductor devices such as inverters. Application is expected. Moreover, application as a light emitting and receiving device such as an LED or a sensor is also expected from a wide band gap.
  • the gallium oxide can be band gap controlled by mixing crystal with indium or aluminum respectively or in combination, and constitutes an extremely attractive material family as an InAlGaO-based semiconductor. .
  • Patent Document 1 a ⁇ -Ga 2 O 3 based crystal is subjected to FZ method using MgO (p-type dopant source). It is described that when formed, a substrate exhibiting p-type conductivity is obtained. Further, Patent Document 2 describes that a p-type semiconductor is formed by ion-implanting a p-type dopant into an ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film formed by MBE. .
  • Non-patent Document 2 it is difficult to realize the production of p-type semiconductors (Non-patent Document 2), and it has not been reported that these methods succeeded in producing p-type semiconductors. Therefore, a viable p-type oxide semiconductor and a method for producing the same have been desired.
  • Non-Patent Document 3 and Non-Patent Document 4 for example, using Rh 2 O 3 or ZnRh 2 O 4 as a p-type semiconductor has been studied, but Rh 2 O 3 There is a problem that the concentration of the raw material becomes particularly thin at the time of film formation, which affects the film formation, and it was difficult to prepare a Rh 2 O 3 single crystal even using an organic solvent. Also, there is a problem that even if the Hall effect measurement is performed, the p type is not determined and the measurement itself can not be performed, and the measurement value of the Hall coefficient is, for example, 0.2 cm 3 / C) There was only the following, and it was not enough to use it. In addition, since ZnRh 2 O 4 has a low mobility and a narrow band gap, there is a problem that it can not be used for an LED or a power device, and these were not necessarily satisfactory.
  • Patent Document 3 describes that delafossite, oxychalcogenide or the like is used as a p-type semiconductor.
  • these semiconductors have mobility of about 1 cm 2 / V ⁇ s or less, have poor electrical characteristics, and have pn junctions with n-type next-generation oxide semiconductors such as ⁇ -Ga 2 O 3. There was also a problem that did not work well.
  • Ir 2 O 3 is conventionally known.
  • Patent Document 4 describes using Ir 2 O 3 as an iridium catalyst.
  • Patent Document 5 describes that Ir 2 O 3 is used as a dielectric.
  • Patent Document 6 describes using Ir 2 O 3 for the electrode.
  • Ir 2 O 3 it has not been known to use Ir 2 O 3 for p-type semiconductors, but recently, the applicants examined using Ir 2 O 3 as a p-type semiconductor, and research and development were advanced ing.
  • JP 2005-340308 A JP, 2013-58637, A JP, 2016-25256, A Unexamined-Japanese-Patent No. 9-25255 JP-A-8-227793 Japanese Patent Application Laid-Open No. 11-21687
  • An object of the present invention is to provide a p-type oxide semiconductor film which is industrially useful and has excellent semiconductor characteristics, and a method for forming the same.
  • the present inventors use metal oxide gas as a raw material to form a p-type oxide semiconductor film, and perform crystal growth on a substrate having a corundum structure. It has been found that even if it is not amorphous, a p-type oxide semiconductor film having a film thickness of 50 nm or more and a surface roughness of 10 nm or less can be formed, and such a p-type oxide semiconductor film is It has been found that the conventional problems can be solved at once.
  • the present invention relates to the following inventions.
  • the p-type oxide semiconductor film according to the above [1] which has a thickness of 50 nm or more.
  • the p-type oxide semiconductor film according to the above [1] which has a thickness of 100 nm or more.
  • a semiconductor system comprising a semiconductor device, wherein the semiconductor device is the semiconductor device according to any one of the above [16] to [23].
  • the p-type oxide semiconductor film of the present invention is industrially useful and excellent in semiconductor characteristics. Further, the manufacturing method of the present invention can industrially advantageously form such a p-type oxide semiconductor film.
  • FIG. 1 It is a figure which shows the observation result of cross-sectional SEM, (a) shows the observation result of cross-sectional SEM of an Example, (b) shows the observation result of cross-sectional SEM of a comparative example.
  • SBD Schottky barrier diode
  • HEMT high electron mobility transistor
  • MOSFET metal oxide semiconductor field effect transistor
  • JFET junction field effect transistor
  • IGBT insulated gate bipolar transistor
  • LED light emitting element
  • LED light emitting element
  • HBT heterojunction-type bipolar transistor
  • MOSFET metal oxide semiconductor field effect transistor
  • FIG. 1 It is a schematic block diagram of the film-forming apparatus used in an Example. It is a figure which shows the XRD measurement result in an Example.
  • the horizontal axis represents the diffraction angle (deg.), And the vertical axis represents the diffraction intensity (arb. Unit.).
  • the horizontal axis represents the diffraction angle (deg.)
  • the vertical axis represents the diffraction intensity (arb. Unit.).
  • the p-type oxide semiconductor film of the present invention is a p-type oxide semiconductor film having a corundum structure, and is characterized in that the surface roughness (Ra) is 100 nm or less.
  • the surface roughness is preferably 50 nm or less, more preferably 10 nm or less.
  • surface roughness (Ra) says the value obtained by calculating based on JISB0601 using the surface-shape measurement result about the area
  • the “metal oxide having a corundum structure” is a metal oxide including a crystal layer of a corundum structure, and may include a layer other than the crystal layer of a corundum structure (eg, an amorphous layer).
  • the crystal layer of the corundum structure is preferably a single crystal layer, but may be a polycrystalline layer.
  • the thickness of the p-type oxide semiconductor film is not particularly limited, but is preferably 50 nm or more, more preferably 100 nm or more, and most preferably 1.0 ⁇ m or more. According to the present invention, even with a thick film, a p-type oxide semiconductor film excellent in surface smoothness can be obtained.
  • the p-type oxide semiconductor film usually contains a metal oxide having a corundum structure as a main component.
  • the metal oxide preferably contains a d-block metal or a periodic table group 13 metal, more preferably a periodic table group 9 metal or a group 13 metal, and most preferably iridium.
  • the term "main component" means that the metal oxide is contained in an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90% or more based on all components of the p-type oxide semiconductor film. Meaning that it may be 100%.
  • the p-type oxide semiconductor film preferably contains a crystal or mixed crystal of a metal oxide containing iridium.
  • the “iridium-containing metal oxide” refers to one containing an iridium element and oxygen, but in the present invention, Ir 2 O 3 is preferred, and ⁇ -Ir 2 O 3 is more preferred. .
  • the metal oxide is a mixed crystal, it is also preferable to be a mixed crystal containing iridium and a metal of group 2 of the periodic table, or a metal of group 9 or 13 other than iridium. .
  • the band gap of the p-type oxide semiconductor film is preferably 2.0 eV or more.
  • Period table means the periodic table defined by International Union of Pure and Applied Chemistry (IUPAC).
  • D block refers to an element having electrons that satisfy 3d, 4d, 5d and 6d orbitals.
  • Examples of the d-block metal include scandium (Sc), titanium (Ti), vanadium (V), chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel (Ni), and copper.
  • Cu zinc (Zn), yttrium (Y), zirconium (Zr), niobium (Nb), molybdenum (Mo), technetium (Tc), ruthenium (Ru), rhodium (Rh), palladium (Pd), silver (Ag), cadmium (Cd), lutetium (Lu), hafnium (Hf), tantalum (Ta), tungsten (W), rhenium (Re), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), mercury (Hg), laurenthium (Lr), razarhodium (Rf), dubnium (Db), seaborgium (Sg), boli Beam (Bh), hassium (Hs), meitnerium (Mt), darmstadtium (Ds), roentgenium (Rg), including Copernicium (Cn) and two or more metals thereof.
  • group 2 metal may be any group 2 metal of the periodic table, and examples of the group 2 metal include beryllium (Be), magnesium (Mg), calcium (Ca), and strontium Sr), barium (Ba), or two or more of these metals, and the like.
  • the “group 9 metal” may be a group 9 metal of the periodic table, and such a group 9 metal includes, for example, iridium (Ir), cobalt (Co), rhodium (Rh) or these And the like.
  • the “group 13 metal” is not particularly limited as long as it is a group 13 metal of the periodic table, and examples of the group 13 metal include aluminum (Al), gallium (Ga), indium (In), and the like. Although thallium (Tl) or two or more of these metals and the like can be mentioned, in the present invention, one or more selected from aluminum (Al), gallium (Ga) and indium (In) are preferable.
  • the p-type oxide semiconductor film of the present invention is preferably obtained by the following method, but a method of forming such a p-type oxide semiconductor film is also novel and useful, and is included as one of the present invention .
  • the method for forming a p-type oxide semiconductor film of the present invention is characterized in that crystal growth is performed on a substrate having a corundum structure using a metal oxide gas as a raw material for forming a p-type oxide semiconductor film. . More specifically, for example, a solid (for example, powder or the like) of the metal oxide gas is sublimated (sublimation step), and then the obtained metal oxide gas is used to grow crystals on a substrate having a corundum structure. (Crystal growth step).
  • the sublimation process sublimes the solid substance (for example, powder etc.) of the said metal oxide gas, and obtains metal oxide gas by making it gaseous.
  • the metal oxide gas include metal oxides of metals contained in a gaseous p-type oxide semiconductor film, and the valence of the metal oxide does not hinder the object of the present invention. It is not particularly limited, and may be monovalent or divalent. It may be trivalent or tetravalent.
  • IrO 2 gas is mentioned as a sublimation means.
  • the heating temperature is not particularly limited, but is preferably 600 ° C. to 1200 ° C., more preferably 800 ° C. to 1000 ° C.
  • the metal oxide gas obtained by sublimation is preferably transported to the substrate by the carrier gas.
  • the type of carrier gas is not particularly limited as long as the object of the present invention is not impaired, and examples thereof include oxygen, ozone, inert gases such as nitrogen and argon, and reducing gases such as hydrogen gas and forming gas.
  • oxygen it is preferable to use oxygen as a carrier gas.
  • a carrier gas in which oxygen is used air, oxygen gas, ozone gas etc. are mentioned, for example, Especially oxygen gas and / or ozone gas are preferred.
  • the carrier gas may be supplied not only to one place, but also to two or more places.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min and more preferably 0.1 to 10 L / min.
  • the base is not particularly limited as long as it has a corundum structure and can support the p-type oxide semiconductor film.
  • the material of the substrate is also not particularly limited as long as it has a corundum structure, and may be a known substrate, may be an organic compound, or may be an inorganic compound. Examples of the base material include metal oxides having a corundum structure such as sapphire and ⁇ -type gallium oxide.
  • the shape of the substrate may be any shape, and is effective for any shape, for example, plate-like such as flat plate or disc, fiber-like, rod-like, cylindrical, prismatic, Although cylindrical shape, helical shape, spherical shape, ring shape etc. are mentioned, a substrate is preferable in the present invention.
  • the thickness of the substrate is not particularly limited in the present invention.
  • the substrate is not particularly limited as long as it has a plate shape and serves as a support for the p-type oxide semiconductor film.
  • the substrate may be an insulator substrate, a semiconductor substrate, or a conductive substrate, but the substrate is preferably an insulator substrate and has a metal film on the surface. It is also preferred that it is a substrate.
  • the substrate preferably includes, for example, a substrate having a corundum structure.
  • the substrate material is not particularly limited as long as it has a corundum structure, and may be known.
  • the substrate having the corundum structure examples include a base substrate mainly composed of a substrate material having a corundum structure, and more specifically, for example, a sapphire substrate (preferably c-plane sapphire substrate) or an ⁇ -type A gallium oxide substrate etc. are mentioned.
  • “main component” means that the substrate material having the above-mentioned specific crystal structure is, in atomic ratio, preferably 50% or more, more preferably 70% or more, still more preferably 90% to all components of the substrate material. It means that% or more is included, and it may mean that it may be 100%.
  • crystal growth process In the crystal growth step, the metal oxide gas is crystal-grown near the surface of the substrate, and a film is formed on part or all of the surface of the substrate.
  • the crystal growth temperature is preferably lower than the heating temperature of the sublimation process, more preferably 900 ° C. or less, and most preferably 500 ° C. to 900 ° C.
  • crystal growth may be performed under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxidizing atmosphere, as long as the object of the present invention is not hindered. Although it may be carried out under any conditions of reduced pressure and reduced pressure, in the present invention, it is preferable to be carried out under an oxidizing atmosphere, preferably under atmospheric pressure, preferably under an oxidizing atmosphere and under atmospheric pressure.
  • the “oxidative atmosphere” is not particularly limited as long as it is an atmosphere in which crystals or mixed crystals of metal oxides can be formed, and it may be any oxygen or oxygen-containing compound, for example, a carrier gas containing oxygen.
  • An oxidizing atmosphere may be used by using or using an oxidizing agent.
  • the film thickness can be set by adjusting the film formation time. In the present invention, it is preferably 50 nm or more, more preferably 100 nm or more, and most preferably 1.0 ⁇ m or more.
  • the upper limit of the film thickness is not particularly limited, but is preferably 1 mm, and more preferably 100 ⁇ m.
  • the metal oxide gas may be added to a p-type dopant to be subjected to this step, and the metal oxide having the corundum structure may be p-type doped.
  • the p-type dopant for example, Mg, H, Li, Na, K, Rb, Cs, Fr, Be, Ca, Sr, Ba, Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, Au And Zn, Cd, Hg, Tl, Pb, N, P and the like, and two or more of these elements and the like.
  • the p-type dopant is preferably a Group 1 metal or a Group 2 metal of the periodic table, more preferably a Group 2 metal, and most preferably magnesium (Mg). preferable.
  • the p-type oxide semiconductor film obtained in this step may be annealed.
  • the metal oxide gas may be obtained, for example, by evaporating and optionally oxidizing a liquid substance (for example, mist or the like) of a precursor of the metal oxide gas.
  • a liquid substance for example, mist or the like
  • the liquid substance (for example, mist or the like) of the precursor of the metal oxide gas is preferably a mist obtained by atomizing or dropletizing the raw material solution.
  • the method for forming a p-type oxide semiconductor film of the present invention it is obtained by evaporating and optionally oxidizing a liquid substance (for example, mist etc.) of a precursor of metal oxide gas
  • a method for forming a p-type oxide semiconductor film when using a metal oxide is described in more detail.
  • a raw material solution containing a precursor of the metal oxide gas is atomized or formed into droplets, for example, using a two-zone film forming apparatus shown in FIG.
  • the obtained mist or droplets are evaporated or optionally oxidized (evaporation step), and then the obtained metal oxide gas is used to grow crystals on a substrate having a corundum structure (Crystal growth step).
  • the substrate and the crystal growth step may be the same as the substrate and crystal growth step in the method for forming a p-type oxide semiconductor film using the solid substance of the metal oxide gas described above.
  • the raw material solution is atomized or formed into droplets.
  • the means for atomizing or dropletizing the raw material solution is not particularly limited as long as it can atomize or drop the raw material solution, and may be a known means, but in the present invention, ultrasonic waves are used.
  • the atomizing means or dropletizing means used is preferred.
  • the mist or droplet obtained by using ultrasonic waves is preferable because it has an initial velocity of zero and floats in the air, and for example, it can be transported as a gas floating in a space rather than being sprayed like a spray. It is very suitable because it is a mist which is not damaged by collision energy.
  • the droplet size is not particularly limited, and may be about several mm, but preferably 50 ⁇ m or less, and more preferably 100 nm to 10 ⁇ m.
  • the raw material solution contains a precursor of the metal oxide gas, and is not particularly limited as long as atomization or dropletization is possible, and may contain an inorganic material or an organic material. It may be.
  • the raw material solution contains a metal or a compound thereof contained in the p-type oxide semiconductor film.
  • the raw material solution one in which the metal contained in the p-type oxide semiconductor film is dissolved or dispersed in the form of a complex or a salt in an organic solvent or water can be suitably used.
  • the form of the complex include acetylacetonato complex, carbonyl complex, ammine complex, hydride complex and the like.
  • salt form examples include organic metal salts (eg, metal acetate, metal oxalate, metal citric acid, etc.), metal sulfides, metal nitrates, metal phosphates, metal halides (eg metal chlorides) And metal bromides, metal iodides and the like).
  • additives such as hydrohalic acid and an oxidizing agent
  • hydrohalic acid examples include hydrobromic acid, hydrochloric acid, hydroiodic acid and the like, but hydrobromic acid or hydroiodic acid is preferable among them because a better film can be obtained.
  • oxidizing agent examples include hydrogen peroxide (H 2 O 2 ), sodium peroxide (Na 2 O 2 ), barium peroxide (BaO 2 ), benzoyl peroxide (C 6 H 5 CO) 2 O 2 and the like.
  • the raw material solution may contain a dopant. Doping can be favorably performed by including the dopant in the raw material solution.
  • the dopant is not particularly limited as long as the object of the present invention is not impaired.
  • the dopant for example, Mg, H, Li, Na, K, Rb, Cs, Fr, Be, Ca, Sr, Ba, Ra, Mn, Fe, Co, Ni, Pd, Cu, Ag, Au, Zn And p-type dopants such as Cd, Hg, Tl, Pb, N, P and the like.
  • the concentration of the dopant may generally be about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant may be low, for example, about 1 ⁇ 10 17 / cm 3 or less. May. Furthermore, in the present invention, the dopant may be contained at a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent.
  • the solvent preferably contains water, and more preferably water or a mixed solvent of water and an alcohol.
  • the metal oxide gas is obtained by evaporating and optionally oxidizing a liquid substance (for example, mist or the like) of the precursor of the metal oxide gas.
  • the metal oxide gas may be the same as the metal oxide gas in the sublimation process.
  • a heating means is mentioned, for example.
  • the heating temperature in the evaporation means may be the same as the heating temperature in the sublimation means.
  • the metal oxide gas obtained by evaporation is preferably transported to the substrate by the carrier gas.
  • the type of carrier gas is not particularly limited as long as the object of the present invention is not impaired, and examples thereof include oxygen, ozone, inert gases such as nitrogen and argon, and reducing gases such as hydrogen gas and forming gas.
  • oxygen gas and / or ozone gas are preferred.
  • the precursor of the metal oxide gas can be more suitably oxidized by using oxygen gas and / or ozone gas as the carrier gas.
  • one kind of carrier gas may be used, it may be two or more kinds, and a dilution gas (for example, 10-fold dilution gas etc.) in which the carrier gas concentration is changed may be used as the second carrier gas. You may use further.
  • the carrier gas may be supplied not only to one place, but also to two or more places.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 L / min to 20 L / min and more preferably 0.1 to 10 L / min.
  • the p-type oxide semiconductor film obtained as described above is suitably used as a p-type semiconductor layer using a known means.
  • the p-type oxide semiconductor film is formed by using, as the metal oxide gas, a substance obtained by sublimation of a solid substance (for example, powder) of the metal oxide gas.
  • the above-described p-type oxide semiconductor film can be formed more favorably, and for example, a p-type oxide semiconductor film having a surface roughness of 5 nm or less and excellent in surface smoothness can be obtained, which is preferable.
  • a film may be formed as it is on the substrate, but a semiconductor layer different from the p-type semiconductor layer (for example, n-type semiconductor layer, n + -type semiconductor layer, n ⁇ -type semiconductor) may be formed on the substrate After laminating other layers such as a layer or the like), an insulator layer (including a semi-insulator layer), a buffer layer and the like, a film may be formed on the substrate via the other layer.
  • a semiconductor layer and an insulator layer the semiconductor layer containing the said 13th group metal, an insulator layer, etc. are mentioned, for example.
  • a semiconductor layer including a corundum structure, an insulator layer, a conductor layer, and the like can be given as preferable examples.
  • the semiconductor layer containing the corundum structure include ⁇ -Fe 2 O 3 , ⁇ -Ga 2 O 3 , and ⁇ -Al 2 O 3 .
  • the means for laminating the buffer layer is not particularly limited, and may be the same as the means for forming the p-type oxide semiconductor.
  • the method for manufacturing a semiconductor device includes the step of laminating at least a p-type semiconductor layer and an n-type semiconductor layer.
  • the means for forming the n-type semiconductor layer is not particularly limited and may be a known means, but in the present invention, the mist CVD method is preferable.
  • the n-type semiconductor layer preferably contains an oxide semiconductor as a main component, and an oxide semiconductor containing a metal of Group 13 of the periodic table (for example, Al, Ga, In, Tl, etc.) as a main component. More preferable.
  • the n-type semiconductor layer preferably contains a crystalline oxide semiconductor as a main component, more preferably contains a crystalline oxide semiconductor containing Ga, and has a corundum structure and contains Ga. Most preferably, a crystalline oxide semiconductor is used as the main component.
  • a pn junction is formed favorably even when the lattice constant difference between the oxide semiconductor which is the main component of the n-type semiconductor and the p-type oxide semiconductor is 1.0% or less. It is preferable that the content is 0.3% or less.
  • the “lattice constant difference” is a value obtained by subtracting the lattice constant of the p-type oxide semiconductor from the lattice constant of the oxide semiconductor which is the main component of the n-type semiconductor, It is defined as a value (%) obtained by multiplying the absolute value of the value divided by the lattice constant by 100.
  • the lattice constant difference is 1.0% or less
  • the p-type oxide semiconductor has a corundum structure
  • the oxide semiconductor which is the main component of the n-type semiconductor also has a corundum structure
  • the p-type oxide semiconductor is a single crystal or mixed crystal of Ir 2 O 3
  • the oxide semiconductor that is the main component of the n-type semiconductor is a single oxide of Ga 2 O 3 .
  • the case of a crystal or mixed crystal may, for example, be mentioned.
  • the main component means that the oxide semiconductor is contained in an atomic ratio, preferably 50% or more, more preferably 70% or more, still more preferably 90% or more to all components of the n-type semiconductor layer Meaning that it may be 100%.
  • the p-type oxide semiconductor may be single crystal or polycrystal.
  • the p-type oxide semiconductor film obtained by the above preferable formation method is industrially useful and has excellent electrical characteristics. More specifically, the mobility is usually 1.0 cm 2 / V ⁇ s or more.
  • the mobility refers to the mobility obtained by Hall effect measurement, and in the present invention, the mobility is preferably 3.0 cm 2 / Vs or more.
  • the p-type oxide semiconductor film preferably has a carrier density of 8.0 ⁇ 10 20 / cm 3 or more.
  • the carrier density refers to the carrier density in the semiconductor film obtained by Hall effect measurement.
  • the lower limit of the carrier density is not particularly limited, but is preferably about 1.0 ⁇ 10 15 / cm 3 or more, and more preferably about 1.0 ⁇ 10 17 / cm 3 or more.
  • the carrier density is in the range of 1.0 ⁇ 10 16 / cm 3 to 1.0 ⁇ 10 20 / cm 3 by adjusting the kind and amount of dopant or the mixed crystal material and the content thereof. It can be easily controlled.
  • the p-type oxide semiconductor film obtained as described above can be used for a semiconductor device as a p-type semiconductor layer, and is particularly useful for power devices.
  • a semiconductor device By using the p-type oxide semiconductor film for a semiconductor device, roughness scattering can be suppressed, and the channel mobility of the semiconductor device can be made excellent.
  • Semiconductor devices are classified into horizontal devices (horizontal devices) in which electrodes are formed on one side of the semiconductor layer and vertical devices (vertical devices) each having electrodes on the front and back sides of the semiconductor layer.
  • horizontal devices horizontal devices
  • vertical devices vertical devices each having electrodes on the front and back sides of the semiconductor layer.
  • it can be used suitably also as a horizontal type device and a vertical type device, it is preferred to use for a vertical type device especially.
  • SBD Schottky barrier diode
  • MESFET metal semiconductor field effect transistor
  • HEMT high electron mobility transistor
  • MOSFET metal oxide semiconductor field effect transistor
  • SIT electrostatic induction transistor
  • JFET junction field effect transistor
  • IGBT insulated gate bipolar transistor
  • the n-type semiconductor may be the same main component as the p-type oxide semiconductor and may contain an n-type dopant, and the p-type oxide semiconductor is an n-type semiconductor different in main components etc. It is also good.
  • the n-type semiconductor can be suitably used as an n ⁇ -type semiconductor layer, an n + -type semiconductor layer or the like by using a known means such as adjusting the content of the n-type dopant.
  • FIG. 7 shows a Schottky barrier diode (SBD) including an n ⁇ -type semiconductor layer 101a, an n + -type semiconductor layer 101b, a p-type semiconductor layer 102, a metal layer 103, an insulator layer 104, a Schottky electrode 105a and an ohmic electrode 105b. ) Is shown.
  • the metal layer 103 is made of, for example, a metal such as Al and covers the Schottky electrode 105 a.
  • HEMT high electron mobility transistor
  • the material of the Schottky electrode and the ohmic electrode may be a known electrode material, and examples of the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Metals such as Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), oxide Examples thereof include metal oxide conductive films such as zinc indium (IZO), organic conductive compounds such as polyaniline, polythiophene or polypyrrole, and mixtures thereof.
  • the electrode material include Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Metals such as Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, tin oxide, zinc oxide, indium oxide, indium tin oxide (
  • the formation of the Schottky electrode and the ohmic electrode can be performed, for example, by a known means such as a vacuum evaporation method or a sputtering method. More specifically, for example, when forming a Schottky electrode, a layer made of Mo and a layer made of Al are laminated, and patterning using a photolithographic method is performed on the layer made of Mo and the layer made of Al. It can be done by
  • the insulating layer for example, GaO, AlGaO, InAlGaO, AlInZnGaO 4 , AlN, Hf 2 O 3, SiN, SiON, Al 2 O 3, MgO, GdO, such as SiO 2 or Si 3 N 4 is
  • a known means such as, for example, a sputtering method, a vacuum evaporation method or a CVD method.
  • FIG. 9 shows an n ⁇ -type semiconductor layer 131a, a first n + -type semiconductor layer 131b, a second n + -type semiconductor layer 131c, a p-type semiconductor layer 132, a p + -type semiconductor layer 132a, a gate insulating film 134, a gate electrode 135a,
  • a preferred example of a metal oxide semiconductor field effect transistor (MOSFET) comprising a source electrode 135b and a drain electrode 135c is shown.
  • the p + -type semiconductor layer 132 a may be a p-type semiconductor layer or may be the same as the p-type semiconductor layer 132.
  • FIG. 10 includes an n ⁇ -type semiconductor layer 141a, a first n + -type semiconductor layer 141b, a second n + -type semiconductor layer 141c, a p-type semiconductor layer 142, a gate electrode 145a, a source electrode 145b, and a drain electrode 145c.
  • 1 shows a preferred example of a junction field effect transistor (JFET).
  • FIG. 11 shows an insulation comprising an n-type semiconductor layer 151, an n-type semiconductor layer 151a, an n + type semiconductor layer 151b, a p-type semiconductor layer 152, a gate insulating film 154, a gate electrode 155a, an emitter electrode 155b and a collector electrode 155c.
  • IGBT gated bipolar transistor
  • the semiconductor light emitting device in FIG. 12 includes an n-type semiconductor layer 161 over the second electrode 165 b, and a light emitting layer 163 is stacked over the n-type semiconductor layer 161.
  • the p-type semiconductor layer 162 is stacked on the light emitting layer 163.
  • a light transmitting electrode 167 transmitting light generated in the light emitting layer 163 is provided on the p-type semiconductor layer 162, and a first electrode 165a is stacked on the light transmitting electrode 167.
  • the light emitter used for the light emitting layer may be known.
  • the semiconductor light emitting device of FIG. 12 may be covered with a protective layer except for the electrode portion.
  • Examples of the material of the translucent electrode include conductive materials of oxides including indium (In) or titanium (Ti). More specifically, for example, In 2 O 3 , ZnO, SnO 2 , Ga 2 O 3 , TiO 2 , CeO 2 or mixed crystals of two or more of them or those doped with these may be mentioned.
  • a translucent electrode can be formed by providing these materials by known means such as sputtering. In addition, after forming the translucent electrode, thermal annealing may be performed for the purpose of making the translucent electrode transparent.
  • a current flows to the p-type semiconductor layer 162, the light emitting layer 163 and the n-type semiconductor layer 161 via the first electrode 165a as the positive electrode and the second electrode 165b as the negative electrode.
  • the light emitting layer 163 emits light.
  • first electrode 165a and the second electrode 165b for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Metals such as Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, metal oxides such as tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), zinc indium oxide (IZO) Examples thereof include conductive films, organic conductive compounds such as polyaniline, polythiophene or polypyrrole, and mixtures thereof.
  • the film formation method of the electrode there are no particular limitations on the film formation method of the electrode, and there are no particular limitations on the printing method, wet method such as spray method, coating method, physical method such as vacuum evaporation method, sputtering method, ion plating method, CVD, plasma CVD It can be formed on the substrate according to a method appropriately selected in consideration of the compatibility with the material from among chemical methods such as laws and the like.
  • FIG. 13 Another embodiment of the light emitting element is illustrated in FIG.
  • the n-type semiconductor layer 161 is stacked on the substrate 169, and the n-type semiconductor is exposed by cutting out a part of the p-type semiconductor layer 162, the light emitting layer 163 and the n-type semiconductor layer 161.
  • a second electrode 165 b is stacked on part of the layer 161 exposed to the semiconductor layer.
  • HBT Hexajunction bipolar transistor
  • FIG. 17 An example of the case where the semiconductor device of the present invention is a heterojunction bipolar transistor (HBT) is shown in FIG.
  • the HBT in FIG. 17 can have any of an npn structure and a pnp structure.
  • the npn structure will be described in detail below, but the same is true for the pnp structure, and the p-type layer of the npn structure can be replaced with the n-type layer of the pnp structure, and vice versa.
  • Substrate 60 may be a semi-insulating substrate and may have a high resistivity (eg, a resistivity greater than 10 5 ⁇ cm, etc.).
  • the substrate 60 may be n-type.
  • a collector layer 42 is formed above the substrate 60.
  • the collector layer 42 has, for example, a thickness of 200 nm to 100 ⁇ m, more preferably 400 nm to 20 ⁇ m.
  • the collector layer 42 preferably contains an n-type oxide semiconductor having a corundum structure as a main component, and the n-type oxide semiconductor is a metal of group 2 of the periodic table (for example, Be, Mg, Ca, Sr, Ba) Or the like, an oxide semiconductor containing a Group 9 metal (eg, Co, Rh, Ir, etc.) or a Group 13 metal (eg, Al, Ga, In, Tl, etc.) as a main component is more preferable; And one or more metals selected from gallium and gallium is more preferable, and gallium oxide or a mixed crystal thereof is most preferable.
  • a Group 9 metal eg, Co, Rh, Ir, etc.
  • a Group 13 metal eg, Al, Ga, In, Tl, etc.
  • the concentration of the dopant (eg, tin, germanium, silicon, titanium, etc.) in the n-type oxide semiconductor is usually about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm. is a 3, for example, about 1 ⁇ 10 17 / cm 3 in the following low concentration can be the n- type semiconductor.
  • the semiconductor can be made to be an n + -type semiconductor by being contained at a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
  • the subcollector layer 40 may be formed between the collector layer 42 and the substrate 60.
  • the subcollector layer 40 preferably contains an n + -type oxide semiconductor having a corundum structure as a main component, and the n + -type oxide semiconductor is a group 13 metal of the periodic table (eg, Al, Ga, In, Tl, etc.) It is more preferable to use an oxide semiconductor containing as a main component, and it is even more preferable to contain one or more metals selected from aluminum, indium and gallium, and it is gallium oxide or mixed crystals thereof. Most preferred.
  • the "main component” is the same as the "main component” described above.
  • the thickness of the subcollector layer 40 is preferably about 0.1 to 100 ⁇ m.
  • Collector electrode 52 is formed on the surface of subcollector layer 40. The purpose of the subcollector layer 40 is to improve the performance of the ohmic collector electrode 52. The subcollector layer 40 can be omitted when the substrate 60 is conductive.
  • Base layer 44 is formed on collector layer 42.
  • the base layer 44 is not particularly limited as long as it contains the p-type oxide semiconductor of the present invention as a main component.
  • the thickness of the base layer 44 is not particularly limited, but is preferably 10 nm to 10 ⁇ m, and more preferably 10 nm to 1 ⁇ m.
  • the base layer 44 is also preferably gradually changed from the contact portion of the collector layer to the vicinity of the top surface of the base layer 44. Alternatively, a superlattice may be deposited on top of the base layer 44 in another embodiment.
  • Emitter layer 46 is formed on base layer 44.
  • the emitter layer 46 preferably contains an n-type oxide semiconductor having a corundum structure as a main component, and the n-type oxide semiconductor is a metal of Group 13 of the periodic table (for example, Al, Ga, In, Tl, etc.) It is more preferable to use an oxide semiconductor containing as a main component, and it is even more preferable to contain one or more metals selected from aluminum, indium and gallium, and it is most preferable that gallium oxide or mixed crystals thereof be most preferred. preferable.
  • the "main component” is the same as the "main component” described above.
  • the thickness of the emitter layer 46 is not particularly limited, but is preferably 10 nm to 100 ⁇ m. Emitter layer 46 generally has a wider band gap than base layer 44. It is also preferred that the emitter layer 46 optionally change the composition of the emitter layer 46 gradually from the contact with the base layer 44 to near the top surface of the emitter layer 46.
  • a cap layer 48 is formed on the emitter layer 46.
  • the cap layer 48 is preferably an n + -type oxide semiconductor having a corundum structure, more preferably an n + -type oxide semiconductor containing one or more metals selected from aluminum, indium and gallium, and n + -type doped gallium oxide or its oxide Mixed crystals are most preferred.
  • the thickness is not particularly limited, but is preferably 10 nm to 100 ⁇ m.
  • the subcollector layer 40 can be exposed by forming a deeper through hole by, for example, etching. .
  • Each of collector electrode 52, base electrode 54 and emitter electrode 56 is preferably an ohmic metal electrode.
  • the emitter electrode 56 is deposited on the cap layer 48, and the base electrode 54 is deposited on the exposed base layer 44, for example by etching.
  • the collector electrode 52 is deposited on the subcollector layer 40 as described above.
  • a collector electrode (not shown) is usually provided on the back surface of the substrate 60 opposite to the device structure.
  • each electrode is not particularly limited, and each known electrode material can be used.
  • ohmic electrode materials for example, Ni, Al, Ti, Pt, Au and laminates of these, etc.
  • the thickness of each electrode m is not particularly limited, but a thickness of about 10 to about 100 ⁇ m is preferable, and deposition of each electrode can be realized by electron beam evaporation, thermal evaporation, sputtering or other techniques. Note that after deposition of each electrode material, annealing may be performed to achieve ohmic contact. The annealing temperature is not particularly limited, but about 300 to 1000 ° C. is preferable.
  • the pnp HBT can be formed by replacing the p-type layer of the pnp HBT with the n-type layer of the npn HBT and vice versa.
  • the p-type oxide semiconductor film is preferably used in the following semiconductor devices (1) to (3).
  • a semiconductor device (1) is a semiconductor device including at least a gate electrode and a channel layer in which a channel is formed directly or via another layer on the side wall of the gate electrode.
  • the semiconductor device is characterized in that part or all of the channel layer contains a p-type oxide semiconductor as a main component.
  • the channel layer is not particularly limited as long as a channel is formed, and may be a part of the semiconductor layer or the whole part. It may be formed over other semiconductor layers.
  • a high-voltage low-loss n-type semiconductor for example, It can be used for a semiconductor device without damaging the semiconductor characteristics of gallium oxide and the like.
  • the semiconductor device (1) further includes an SBD.
  • SBD SBD
  • the on-voltage can be reduced and the freewheel current can be made to easily flow, so that it is possible to obtain industrially superior semiconductor characteristics.
  • the semiconductor device (2) is a semiconductor device including at least an n-type semiconductor layer and a p + -type semiconductor layer, the n-type semiconductor layer comprising a periodic table metal 13
  • the semiconductor device is characterized by containing a crystalline oxide semiconductor to be contained as a main component, and a p + -type semiconductor layer containing the p-type oxide semiconductor film as a main component.
  • the p-type oxide semiconductor film can be suitably used for a p-well layer.
  • the semiconductor device (3) comprises an n-type semiconductor layer mainly composed of a crystalline oxide semiconductor having a corundum structure, and another layer directly or on the n-type semiconductor layer.
  • a semiconductor device including at least an electric field shield layer and a gate electrode stacked on each other, wherein the electric field shield layer includes a p-type oxide semiconductor and is buried in the n-type semiconductor layer deeper than the gate electrode. It is characterized by By providing the electric field shield layer in this manner, leak current in the reverse direction can be reduced.
  • the semiconductor device of FIG. 18 includes a first n + -type semiconductor layer 11a, an n--type semiconductor layer 12, a p-type semiconductor layer 13, a second n + -type semiconductor layer 11b, a p + -type semiconductor layer 16, a gate electrode 14a, and a gate insulation.
  • a film 15, a Schottky electrode 14b and a drain electrode 14c are provided.
  • the p-type A channel is formed at the interface between the semiconductor layer 13 and the gate insulating film 14 a and turned on. In the off state, when the voltage of the gate electrode 14a is set to 0 V, the channel can not be made and it is turned off. Further, in the semiconductor device of FIG. 18, the p-type semiconductor layer 13 is embedded in the n ⁇ -type semiconductor layer 12 deeper than the gate electrode 14 a. With such a configuration, it is possible to reduce the leak current in the reverse direction and to improve the withstand voltage.
  • each layer of the semiconductor device of FIG. 18 is not particularly limited as long as the object of the present invention is not hindered, and may be a known means. For example, after forming a film by a vacuum evaporation method, a CVD method, a sputtering method, various coating techniques and the like, a means for patterning by a photolithography method, and a means for direct patterning using a printing technique and the like can be mentioned.
  • a vacuum evaporation method e.g., a CVD method, a sputtering method, various coating techniques and the like
  • a means for patterning by a photolithography method e.g., a means for direct patterning using a printing technique and the like can be mentioned.
  • the second n + -type semiconductor layer 11b and the p + -type semiconductor layer 16 are connected in series via the source electrode 14b, but the second n + -type semiconductor layer 11b and the p + -type semiconductor layer 16 are directly connected without the source electrode 14b
  • the n + -type semiconductor layer 11b and the p + -type semiconductor layer 16 may be connected in series.
  • the second n + -type semiconductor layer 11b and the p + -type semiconductor layer 16 are directly connected, if the p + -type semiconductor layer 16 is made wider than the second n + -type semiconductor layer 11b, hole leakage occurs. The effect is to improve.
  • the second n + -type semiconductor layer 11b is wider than the p + -type semiconductor layer 16, the on-resistance is reduced.
  • the semiconductor device is particularly useful for power devices.
  • a diode (SBD or the like) or a transistor (for example, MOSFET or JFET or the like) may be mentioned, but SBD, MOSFET, IGBT or JFET is more preferable, and MOSFET or JFET is most preferable.
  • the semiconductor device preferably includes an SOI structure having a silicon substrate and a buried insulating layer formed on the silicon substrate, and can operate at a higher temperature.
  • the semiconductor device according to the present invention is suitably used as a power module, an inverter or a converter by further using known means, in addition to the above-mentioned matters, and further suitably used for a semiconductor system using a power supply device, for example. .
  • the power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like using a known means.
  • FIG. 14 shows an example of a power supply system.
  • FIG. 14 configures a power supply system using a plurality of the power supplies and control circuits.
  • the power supply system can be used in a system device in combination with an electronic circuit as shown in FIG.
  • An example of a power supply circuit diagram of the power supply device is shown in FIG. FIG.
  • FIG. 16 shows a power supply circuit of a power supply device including a power circuit and a control circuit.
  • an inverter composed of MOSFETs A to D
  • the transformer After switching a DC voltage at high frequency by an inverter (composed of MOSFETs A to D) and converting it to AC, the transformer performs isolation and transformation.
  • the DCL smoothing coils L1 and L2
  • the capacitor smooth the DCL (a smoothing coil L1, L2) and output a DC voltage.
  • the output voltage is compared with the reference voltage by the voltage comparator, and the inverter and the rectification MOSFET are controlled by the PWM control circuit so as to obtain a desired output voltage.
  • Example 1 Film Forming Apparatus
  • the film forming apparatus 1 of FIG. 1 is provided with a quartz cylinder 2 connected to a carrier gas supply source, and a raw material installation stand 4 made of quartz in the quartz cylinder 2.
  • Raw material 5 is placed.
  • a heater 3 is cylindrically provided outside the quartz cylinder 2 around the raw material installation stand, and is configured to be able to heat the raw material 5.
  • a quartz substrate table is installed as a susceptor 7 at the back of the quartz tube 2 and the installation position is adjusted so that the susceptor 7 is within the crystal growth temperature.
  • IrO 2 powder as the raw material 5 was placed on the raw material installation stand 4, and a sapphire substrate was placed on the susceptor 7 as the substrate 6. Next, the temperature of the heater 3 is raised to 850 ° C., and the IrO 2 powder placed on the raw material installation table 4 is heated to sublime the IrO 2 powder, thereby making gaseous iridium oxide Generated.
  • the carrier gas is supplied from the carrier gas supply source into the quartz cylinder 2, and the above 2.
  • the metal oxide gas (gaseous iridium oxide) generated in the above was supplied to the substrate 6 through the quartz cylinder 2.
  • the flow rate of the carrier gas was 1.0 L / min, and oxygen was used as the carrier gas.
  • the metal oxide gas reacted near the surface of the substrate 6 under atmospheric pressure to form a film on the substrate.
  • the film formation time was 60 minutes, and the film thickness was 220 nm.
  • the substrate temperature at the time of film formation was 600.degree.
  • the films obtained in the above were subjected to film identification using an X-ray diffraction apparatus, and the obtained film was an ⁇ -Ir 2 O 3 film.
  • the result of XRD is shown in FIG.
  • Hall effect measurement was performed on the obtained ⁇ -Ir 2 O 3 film, it was found that the F value is 0.998, the carrier type is “p”, and the semiconductor is a p-type semiconductor.
  • the carrier concentration was 1.05 ⁇ 10 22 (/ cm 3 ), and the mobility was 3.12 (cm 2 / V ⁇ s).
  • AFM atomic force microscope
  • the surface roughness (Ra) is 3.5 nm, and it can be seen that the surface smoothness is very excellent.
  • the surface roughness (Ra) was calculated based on JIS B0601 using a surface shape measurement result for an area of 90 ⁇ m square by an atomic force microscope (AFM).
  • the mist CVD apparatus used in this comparative example will be described with reference to FIG.
  • the mist CVD apparatus 19 comprises a susceptor 21 for mounting the substrate 20, a carrier gas supply means 22a for supplying a carrier gas, and a flow rate control valve 23a for adjusting the flow rate of the carrier gas delivered from the carrier gas supply means 22a.
  • the susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal surface.
  • the ultrasonic transducer was vibrated, and the vibration was propagated to the raw material solution 24 a through the water 25 to atomize the raw material solution 24 a to generate mist.
  • the mist was conveyed by the carrier gas to the supply pipe 27 and thermally reacted in the vicinity of the surface of the substrate 20 at 750 ° C. under atmospheric pressure to form a film on the substrate 20.
  • the film thickness was 280 nm.
  • the films obtained in the above were subjected to film identification using an X-ray diffraction apparatus, and the obtained film was an ⁇ -Ir 2 O 3 film.
  • the result of XRD is shown in FIG.
  • Hall effect measurement was performed on the obtained ⁇ -Ir 2 O 3 film, it was found that the F value is 0.998, the carrier type is “p”, and the semiconductor is a p-type semiconductor.
  • the carrier concentration was 2.97 ⁇ 10 21 (/ cm 3 ), and the mobility was 0.38 (cm 2 / V ⁇ s).
  • the surface roughness (Ra) was 302 nm.
  • the surface roughness (Ra) was calculated based on JIS B0601 using a surface shape measurement result for an area of 90 ⁇ m square by an atomic force microscope (AFM).
  • Example 2 and Comparative Example 2 Films were obtained in the same manner as in Example 1 and Comparative Example 1 except that the film formation time was increased, and they were referred to as Example 2 and Comparative Example 2, respectively. And about the obtained film
  • the p-type oxide semiconductor film of the present invention is excellent in film quality such as surface smoothness and crystallinity, so it is industrially useful, and electrical characteristics such as mobility. Also proves to be excellent.
  • Example 3 A p-type oxide semiconductor film was obtained in the same manner as in Example 1 except that the film formation time was 2 hours. Next, an n ⁇ -type semiconductor layer was stacked over the p-type oxide semiconductor film. In the lamination of the n-type semiconductor layer, gallium bromide (gallium concentration 0.1 mol / L) is mixed with ultrapure water, hydrobromic acid is added to a volume ratio of 20%, and an aqueous solution is prepared. The film was formed in the same manner as in Comparative Example 1 except that this was used as a raw material solution, the temperature of the heater was 420 ° C., and the film forming time was 30 minutes. The film was an ⁇ -Ga 2 O 3 film.
  • gallium bromide gallium concentration 0.1 mol / L
  • hydrobromic acid is added to a volume ratio of 20%
  • an aqueous solution is prepared.
  • the film was formed in the same manner as in Comparative Example 1 except that this was used as a raw material solution, the temperature
  • n + -type semiconductor layer was stacked on the obtained n ⁇ -type semiconductor layer.
  • gallium bromide gallium concentration 0.1 mol / L
  • hydrobromic acid is added to a volume ratio of 10% to prepare an aqueous solution
  • a film was formed in the same manner as in Comparative Example 1 except that 1% of germanium oxide was added to prepare a raw material solution, the temperature of the heater was set to 390 ° C., and the film forming time was set to 30 minutes. It was done by doing.
  • the p-type oxide semiconductor film of the present invention has, for example, a good PN junction together with a high-voltage low-loss n-type semiconductor (for example, gallium oxide etc.) having high breakdown field strength. It turns out that it can be realized.
  • Example 4 Film Forming Apparatus
  • a quartz cylinder 2 connected to a carrier gas supply source and a raw material installation stand 4 made of quartz in the quartz cylinder 2 are provided on the raw material installation stand 4.
  • Raw material 5 is placed.
  • a heater (raw material side) 3a and a heater (substrate side) 3b are respectively provided cylindrically on the outside of the quartz cylinder 2 around the raw material installation stand so that the raw material 5 can be heated.
  • a quartz substrate table is installed as a susceptor 7 at the back of the quartz tube 2 and the installation position is adjusted so that the susceptor 7 is within the crystal growth temperature.
  • IrO 2 powder as the raw material 5 was placed on the raw material installation stand 4, and a sapphire substrate was placed on the susceptor 7 as the substrate 6.
  • the temperature of the heater (raw material side) 3a is raised to 850 ° C.
  • the IrO 2 powder placed on the raw material installation table 4 is heated to sublime the IrO 2 powder, thereby forming a gaseous state.
  • the temperature of the heater (substrate side) 3 b was increased to 350 ° C.
  • the carrier gas is supplied from the carrier gas supply source into the quartz cylinder 2 while maintaining the temperature of the heater (raw material side) 3a at 850 ° C. and the temperature of the heater (substrate side) at 350 ° C. Above 2.
  • the metal oxide gas (gaseous iridium oxide) generated in the above was supplied to the substrate 6 through the quartz cylinder 2.
  • the carrier gas flow rate was 2.0 L / min, and oxygen was used as the carrier gas.
  • the metal oxide gas reacted near the surface of the substrate 6 under atmospheric pressure to form a film on the substrate.
  • the film formation time was 90 minutes.
  • the film obtained by the above was subjected to film identification using an X-ray diffractometer, and the obtained film was an ⁇ -Ir 2 O 3 film.
  • the result of XRD is shown in FIG.
  • the film surface is observed using an atomic force microscope (AFM)
  • AFM atomic force microscope
  • the surface roughness (Ra) is 0.161 nm and the surface smoothness is very excellent.
  • the surface roughness (Ra) was calculated based on JIS B0601 using a surface shape measurement result for an area of 90 ⁇ m square by an atomic force microscope (AFM).
  • Example 5 In the same manner as in Example 4, except that the temperature of the heater (substrate side) was 250.degree. C., the flow rate of the carrier gas was 4.0 L / min, and the film formation time was 120 minutes, p Type oxide semiconductor film was obtained. About the obtained film, when the film was identified using an X-ray diffractometer, the obtained film was an ⁇ -Ir 2 O 3 film. Moreover, the film
  • Example 6 Film Forming Apparatus
  • the film forming apparatus used in the present embodiment will be described with reference to FIG.
  • the film forming apparatus 30 of FIG. 21 has a susceptor 21 for mounting the substrate 20, carrier gas supply means 22a for supplying a carrier gas, and flow rate adjustment for adjusting the flow rate of the carrier gas delivered from the carrier gas supply means 22a.
  • Valve 23a carrier gas (dilution) supply means 22b for supplying carrier gas (dilution), flow control valve 23b for adjusting the flow rate of carrier gas delivered from carrier gas (dilution) supply means 22b, and raw material solution 24a, a container 25 for containing water 25a, an ultrasonic transducer 26 mounted on the bottom of the container 25, a supply tube 27 comprising a quartz tube having an inner diameter of 40 mm, a supply tube 27
  • the supply pipe 27 is constituted by two zones of a supply pipe (raw material side) 27a in which a heater (raw material side) 28a is installed and a supply pipe (substrate side) 27b in which a heater (substrate side) 28b is installed.
  • the susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal surface. By supplying both the supply pipe 27 and the susceptor 21 to be the film forming chamber with quartz, it is possible to suppress the mixing of impurities derived from the device into the film formed on the substrate 20.
  • the ultrasonic transducer was vibrated, and the vibration was propagated to the raw material solution 24 a through the water 25 to atomize the raw material solution 24 a to generate mist.
  • the mist was conveyed by the carrier gas to the supply pipe 27a, and the mist was evaporated and oxidized to generate gaseous iridium oxide.
  • the generated metal oxide gas gaseous iridium oxide
  • the carrier gas is supplied to the substrate 20 in the supply pipe 27b by the carrier gas, and then the metal oxide gas is at atmospheric pressure at 350 ° C. By reacting in the vicinity, a film was formed on the substrate.
  • the film forming time was 60 minutes.
  • the film obtained by the above was subjected to film identification using an X-ray diffractometer, and the obtained film was an ⁇ -Ir 2 O 3 film.
  • the result of XRD is shown in FIG.
  • Hall effect measurement was performed on the obtained ⁇ -Ir 2 O 3 film, it was found that the F value is 1.000, the carrier gas is “p”, and it is a p-type semiconductor.
  • the carrier concentration was 1.12 ⁇ 10 22 (/ cm 3 ), and the mobility was 1.60 (cm 2 / V ⁇ s).
  • the film surface is observed using an atomic force microscope (AFM), it can be seen that the surface roughness (Ra) is 9.443 nm and the surface smoothness is excellent.
  • the surface roughness (Ra) was calculated based on JIS B0601 using a surface shape measurement result for an area of 90 ⁇ m square by an atomic force microscope (AFM).
  • the p-type oxide semiconductor film of the present invention can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices etc.), electronic parts / electrical equipment parts, optical / electrophotographic related devices, industrial members, etc. Since the semiconductor characteristics are excellent, the semiconductor device is particularly useful.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

工業的に有用であり、かつ半導体特性に優れたｐ型酸化物半導体とその形成方法を提供する。金属酸化物（例えば、酸化イリジウムなど）のガスを原料として用いて、コランダム構造を有する基体（例えば、サファイア基板など）上で膜厚が５０ｎｍ以上になるまで結晶成長を行うことにより、コランダム構造を有するｐ型酸化物半導体膜であって、膜厚が５０ｎｍ以上であり、表面粗さ１０ｎｍ以下であるｐ型酸化物半導体膜を形成する。

Description

ｐ型酸化物半導体膜及びその形成方法
　本発明は、ｐ型酸化物半導体及びその形成方法並びに前記ｐ型酸化物半導体を用いた半導体装置及びシステムに関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　そして、近年においては、酸化ガリウム系のｐ型半導体が検討されており、例えば、特許文献１には、β－Ｇａ２Ｏ３系結晶を、ＭｇＯ（ｐ型ドーパント源）を用いてＦＺ法により形成したりすると、ｐ型導電性を示す基板が得られることが記載されている。また、特許文献２には、ＭＢＥ法により形成したα－（ＡｌｘＧａ１－ｘ）２Ｏ３単結晶膜にｐ型ドーパントをイオン注入してｐ型半導体を形成することが記載されている。しかしながら、これらの方法では、ｐ型半導体の作製は実現困難であり（非特許文献２）、実際に、これらの方法でｐ型半導体の作製に成功したとの報告はなされていない。そのため、実現可能なｐ型酸化物半導体及びその製造方法が待ち望まれていた。
　また、非特許文献３や非特許文献４に記載されているように、例えばＲｈ２Ｏ３やＺｎＲｈ２Ｏ４等をｐ型半導体に用いることも検討されているが、Ｒｈ２Ｏ３は、成膜時に特に原料濃度が薄くなってしまい、成膜に影響する問題があり、有機溶媒を用いても、Ｒｈ２Ｏ３単結晶が作製困難であった。また、ホール効果測定を実施してもｐ型とは判定されることがなく、測定自体もできていない問題もあり、また、測定値についても、例えばホール係数が測定限界（０．２ｃｍ３／Ｃ）以下しかなく、使いものには到底ならなかった。また、ＺｎＲｈ２Ｏ４は移動度が低く、バンドギャップも狭いため、ＬＥＤやパワーデバイスに用いることができない問題があり、これらは必ずしも満足のいくものではなかった。
　ワイドバンドギャップ半導体として、Ｒｈ２Ｏ３やＺｎＲｈ２Ｏ４等以外にも、ｐ型の酸化物半導体が種々検討されている。特許文献３には、デラフォサイトやオキシカルコゲナイド等をｐ型半導体として用いることが記載されている。しかしながら、これらの半導体は、移動度が１ｃｍ２／Ｖ・ｓ程度かまたはそれ以下であり、電気特性が悪く、α－Ｇａ２Ｏ３等のｎ型の次世代酸化物半導体とのｐｎ接合がうまくできない問題もあった。
　なお、従来より、Ｉｒ２Ｏ３は知られている。例えば、特許文献４には、イリジウム触媒としてＩｒ２Ｏ３を用いることが記載されている。また、特許文献５には、Ｉｒ２Ｏ３を誘電体に用いることが記載されている。また、特許文献６には、電極にＩｒ２Ｏ３を用いることが記載されている。しかしながら、Ｉｒ２Ｏ３をｐ型半導体に用いることは知られていなかったが、最近、本出願人らにより、ｐ型半導体として、Ｉｒ２Ｏ３を用いることが検討され、研究開発が進められている。
特開２００５－３４０３０８号公報 特開２０１３－５８６３７号公報 特開２０１６－２５２５６号公報 特開平９－２５２５５号公報 特開平８－２２７７９３号公報 特開平１１－２１６８７号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 竹本達哉、EE Times Japan"パワー半導体 酸化ガリウム"熱伝導率、P型……課題を克服して実用化へ、［online］、2014年2月27日、アイティメディア株式会社、［平成28年6月21日検索］、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉 F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992 細野秀雄、"酸化物半導体の機能開拓"、物性研究・電子版　Vol.3、No.1、031211（2013年11月・2014年2月合併号）
　本発明は、工業的に有用であり、かつ半導体特性に優れたｐ型酸化物半導体膜とその形成方法を提供することを目的とする。
　本発明者らは、上記目的を達成すべく鋭意検討した結果、ｐ型酸化物半導体膜の形成に、金属酸化物ガスを原料として用いて、コランダム構造を有する基体上で結晶成長を行うことにより、アモルファスでなくても、膜厚が５０ｎｍ以上であり、かつ表面粗さが１０ｎｍ以下であるｐ型酸化物半導体膜を成膜できることを知見し、このようなｐ型酸化物半導体膜が、上記した従来の問題を一挙に解決できるものであることを見出した。
　また、本発明者らは、上記知見を得たのち、さらに検討を重ね、本発明を完成させた。すなわち、本発明は以下の発明に関する。
［１］　コランダム構造を有する金属酸化物を主成分として含むｐ型酸化物半導体膜であって、表面粗さが１００ｎｍ以下であることを特徴とするｐ型酸化物半導体膜。
［２］　膜厚が５０ｎｍ以上である前記［１］記載のｐ型酸化物半導体膜。
［３］　膜厚が１００ｎｍ以上である前記［１］記載のｐ型酸化物半導体膜。
［４］　金属酸化物が、周期律表のｄブロック金属または周期律表第１３族金属を含む前記［１］～［３］のいずれかに記載のｐ型酸化物半導体膜。
［５］　金属酸化物が、周期律表第９族金属または第１３族金属を含む前記［１］～［４］のいずれかに記載のｐ型酸化物半導体膜。
［６］　金属酸化物が、イリジウムを含む前記［１］～［５］のいずれかに記載のｐ型酸化物半導体膜。
［７］　表面粗さが１０ｎｍ以下である前記［１］～［６］のいずれかに記載のｐ型酸化物半導体膜。
［８］　移動度が１．０ｃｍ２／Ｖ・ｓ以上である前記［１］～［７］のいずれかに記載のｐ型酸化物半導体膜。
［９］　キャリア密度が８．０×１０２０／ｃｍ３以下である前記［１］～［８］のいずれかに記載のｐ型酸化物半導体膜。
［１０］　ｐ型酸化物半導体膜を形成する方法であって、ｐ型酸化物半導体膜の形成に、金属酸化物ガスを原料として用いて、コランダム構造を有する基体上で結晶成長を行うことを特徴とするｐ型酸化物半導体膜の形成方法。
［１１］　前記金属酸化物ガスが、周期律表第９族金属または第１３族金属を含有する前記［１０］記載のｐ型酸化物半導体膜の形成方法。
［１２］　前記金属酸化物ガスが、周期律表第９族金属を含有する前記［１０］または［１１］に記載のｐ型酸化物半導体膜の形成方法。
［１３］　前記金属酸化物ガスが、イリジウムを少なくとも含有する前記［１０］～［１２］のいずれかに記載のｐ型酸化物半導体膜の形成方法。
［１４］　前記金属酸化物ガスが、前記金属酸化物ガスの固体を加熱により昇華させて得られたものである前記［１０］～［１３］のいずれかに記載のｐ型酸化物半導体膜の形成方法。
［１５］　前記結晶成長を大気圧下で行う前記［１０］～［１４］のいずれかに記載のｐ型酸化物半導体膜の形成方法。
［１６］　１種または２種以上の半導体層と、電極とを少なくとも含む半導体装置であって、前記半導体層が前記［１］～［９］のいずれかに記載のｐ型酸化物半導体膜を含むことを特徴とする半導体装置。
［１７］　前記半導体層がｎ型半導体層を含み、該ｎ型半導体層は酸化物半導体を主成分として含む前記［１６］記載の半導体装置。
［１８］　前記ｎ型半導体層は、周期律表の第１３族金属を含む酸化物半導体を主成分とする前記［１６］または［１７］に記載の半導体装置。
［１９］　ダイオードまたはトランジスタである前記［１６］～［１８］のいずれかに記載の半導体装置。
［２０］　ＳＢＤ、ＭＯＳＦＥＴ、ＩＧＢＴまたはＪＦＥＴである前記［１６］～［１９］のいずれかに記載の半導体装置。
［２１］　シリコン基板と、前記シリコン基板上に形成された埋め込み絶縁層とを有するＳＯＩ構造を含む半導体装置である前記［１６］～［２０］のいずれかに記載の半導体装置。
［２２］　パワーデバイスである前記［１６］～［２１］のいずれかに記載の半導体装置。
［２３］　パワーモジュール、インバータまたはコンバータである前記［１６］～［２２］のいずれかに記載の半導体装置。
［２４］　半導体装置を備える半導体システムであって、前記半導体装置が、前記［１６］～［２３］のいずれかに記載の半導体装置である半導体システム。
　本発明のｐ型酸化物半導体膜は、工業的に有用であり、かつ半導体特性に優れている。また、本発明の製造方法は、このようなｐ型酸化物半導体膜を工業的有利に形成できるものである。
実施例において用いられる成膜装置の概略構成図である。 比較例において用いられる成膜装置（ミストＣＶＤ装置）の概略構成図である。 実施例および比較例におけるＸＲＤ測定結果を示す図である。横軸が回析角（ｄｅｇ．）、縦軸が回析強度（ａｒｂ．ｕｎｉｔ）を示す。 実施例におけるＡＦＭ表面観察結果を示す図である。 比較例におけるＡＦＭ表面観察結果を示す図である。 断面ＳＥＭの観察結果を示す図であり、（ａ）は実施例の断面ＳＥＭの観察結果を示し、（ｂ）は比較例の断面ＳＥＭの観察結果を示す。 ショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 実施例におけるＩ－Ｖ測定の結果を示す図である。 実施例において用いられる成膜装置の概略構成図である。 実施例において用いられる成膜装置の概略構成図である。 実施例におけるＸＲＤ測定結果を示す図である。横軸が回折角（ｄｅｇ．）、縦軸が回折強度（ａｒｂ．ｕｎｉｔ．）を示す。 実施例におけるＸＲＤ測定結果を示す図である。横軸が回折角（ｄｅｇ．）、縦軸が回折強度（ａｒｂ．ｕｎｉｔ．）を示す。
　以下、本発明の好適な実施形態について説明する。
　本発明のｐ型酸化物半導体膜は、コランダム構造を有するｐ型酸化物半導体膜であって、表面粗さ（Ｒａ）が１００ｎｍ以下であることを特長とする。本発明においては、前記表面粗さが表面粗さ５０ｎｍ以下であるのが好ましく、１０ｎｍ以下であるのがより好ましい。なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）による１０μｍ角の領域についての表面形状測定結果を用い、ＪＩＳ Ｂ０６０１に基づき算出して得た値をいう。
　「コランダム構造を有する金属酸化物」とは、コランダム構造の結晶層を含む金属酸化物であり、コランダム構造の結晶層以外の層（例：アモルファス層）を含んでいてもよい。また、コランダム構造の結晶層は、単結晶層であることが好ましいが、多結晶層であってもよい。
　前記ｐ型酸化物半導体膜の膜厚は、特に限定されないが、好ましくは５０ｎｍ以上であり、より好ましくは１００ｎｍ以上であり、最も好ましくは１．０μｍ以上である。本発明によれば、厚い膜であっても、表面平滑性に優れたｐ型酸化物半導体膜を得ることができる。
　前記ｐ型酸化物半導体膜は、通常、コランダム構造を有する金属酸化物を主成分として含む。前記金属酸化物は、ｄブロック金属または周期律表第１３族金属を含むのが好ましく、周期律表第９族金属または第１３族金属を含むのがより好ましく、イリジウムを含むのが最も好ましい。「主成分」とは、前記金属酸化物が、原子比で、ｐ型酸化物半導体膜の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。本発明においては、前記ｐ型酸化物半導体膜が、イリジウムを含有する金属酸化物の結晶又は混晶を含むのが好ましい。「イリジウムを含有する金属酸化物」は、イリジウム元素と酸素とを含むものをいうが、本発明においては、Ｉｒ２Ｏ３であるのが好ましく、α－Ｉｒ２Ｏ３であるのがより好ましい。なお、前記金属酸化物が混晶である場合には、イリジウムと、周期律表の第２族金属、イリジウム以外の第９族金属又は第１３族金属とを含有する混晶であるのも好ましい。上記したような好ましいものによれば、バンドギャップが２．４ｅＶ以上のものが得られたりするので、より広いバンドギャップやより優れた電気特性をｐ型酸化物半導体において発揮することができる。本発明においては、前記ｐ型酸化物半導体膜のバンドギャップが、２．０ｅＶ以上であるのが好ましい。
　なお、「周期律表」は、国際純正応用化学連合（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｕｎｉｏｎ  ｏｆ  Ｐｕｒｅ  ａｎｄ  Ａｐｐｌｉｅｄ  Ｃｈｅｍｉｓｔｒｙ）（ＩＵＰＡＣ）にて定められた周期律表を意味する。「ｄブロック」は、３ｄ、４ｄ、５ｄ、および６ｄ軌道を満たす電子を有する元素をいう。　前記ｄブロック金属としては、例えば、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、カドミウム（Ｃｄ）、ルテチウム（Ｌｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、水銀（Ｈｇ）、ローレンシウム（Ｌｒ）、ラザホージウム（Ｒｆ）、ドブニウム（Ｄｂ）、シーボーギウム（Ｓｇ）、ボーリウム（Ｂｈ）、ハッシウム（Ｈｓ）、マイトネリウム（Ｍｔ）、ダームスタチウム（Ｄｓ）、レントゲニウム（Ｒｇ）、コペルニシウム（Ｃｎ）及びこれらの２種以上の金属などが挙げられる。
　また、「第２族金属」は、周期律表の第２族金属であればそれでよく、第２族金属としては、例えば、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）又はこれらの２種以上の金属等が挙げられる。「第９族金属」は、周期律表の第９族金属であればそれでよく、このような第９族金属としては、例えば、イリジウム（Ｉｒ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）又はこれらの２種以上の金属等が挙げられる。また、「第１３族金属」は、周期律表の第１３族金属であれば特に限定されず、第１３族金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）又はこれらの２種以上の金属等が挙げられるが、本発明においては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）から選ばれる１種又は２種以上が好ましい。
　本発明のｐ型酸化物半導体膜は、好適には以下の方法により得られるが、このようなｐ型酸化物半導体膜の形成方法も新規且つ有用であり、本発明の１つとして包含される。
　本発明のｐ型酸化物半導体膜の形成方法は、ｐ型酸化物半導体膜の形成に、金属酸化物ガスを原料として用いて、コランダム構造を有する基体上で結晶成長を行うことを特長とする。より具体的には例えば、前記金属酸化物ガスの固体状物（例えば粉末等）を昇華させ（昇華工程）、ついで得られた金属酸化物ガスを用いて、コランダム構造を有する基体上で結晶成長させる（結晶成長工程）。
（昇華工程）
　昇華工程は、前記金属酸化物ガスの固体状物（例えば粉末等）を昇華させ、ガス状とすることにより、金属酸化物ガスを得る。前記金属酸化物ガスとしては、ガス状のｐ型酸化物半導体膜に含まれる金属の金属酸化物などが挙げられるが、前記金属酸化物の価数などは、本発明の目的を阻害しない限り、特に限定されず、１価であってもよいし、２価であってもよい。３価であってもよいし、４価であってもよい。本発明においては、前記ｐ型酸化物半導体膜がイリジウムを含む金属酸化物を主成分として含む場合には、前記金属酸化物ガスとして、ＩｒＯ２ガスを用いるのが好ましい。昇華手段としては、加熱手段が挙げられる。加熱温度は特に限定されないが、好ましくは、６００℃～１２００℃であり、より好ましくは８００℃～１０００℃である。本発明においては、昇華により得られた金属酸化物ガスがキャリアガスで基体まで搬送されるのが好ましい。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。酸素が用いられているキャリアガスとしては、例えば空気、酸素ガス、オゾンガス等が挙げられるが、とりわけ酸素ガス及び／又はオゾンガスが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。また、キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、０．１～１０Ｌ／分であるのがより好ましい。
　前記基体は、コランダム構造を有しており、前記ｐ型酸化物半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、コランダム構造を有してさえいれば特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。基体材料としては、例えば、サファイア、α型酸化ガリウムなどのコランダム構造を有する金属酸化物などが挙げられる。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
　前記基板は、板状であって、前記ｐ型酸化物半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、好適には例えば、コランダム構造を有する基板などが挙げられる。基板材料は、コランダム構造を有してさえいれば特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板としては、例えば、コランダム構造を有する基板材料を主成分とする下地基板などが挙げられ、より具体的には例えば、サファイア基板（好ましくはｃ面サファイア基板）やα型酸化ガリウム基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
（結晶成長工程）
　結晶成長工程では、前記金属酸化物ガスを前記基体表面近傍で結晶成長させて、前記基体表面の一部または全部に成膜する。結晶成長温度は、昇華工程の加熱温度よりも低い温度であるのが好ましく、９００℃以下がより好ましく、５００℃～９００℃が最も好ましい。また、結晶成長は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸化雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸化雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸化雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、「酸化雰囲気」は、金属酸化物の結晶又は混晶が形成できる雰囲気であれば特に限定されず、酸素または酸素含有化合物の存在下であればそれでよく、例えば、酸素を含むキャリアガスを用いたり、酸化剤を用いたりして酸化雰囲気とすること等が挙げられる。また、膜厚は、成膜時間を調整することにより、設定することができる。本発明においては、好ましくは５０ｎｍ以上であり、より好ましくは１００ｎｍ以上であり、最も好ましくは１．０μｍ以上である。膜厚の上限は特に限定されないが、好ましくは１ｍｍであり、より好ましくは１００μｍである。また、本発明においては、金属酸化物ガスにｐ型ドーパントを含めて本工程に付し、前記のコランダム構造を有する金属酸化物をｐ型ドーピングしてもよい。前記ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素などが挙げられる。本発明においては、前記ｐ型ドーパントが、周期律表の第１族金属又は第２族金属であるのが好ましく、第２族金属であるのがより好ましく、マグネシウム（Ｍｇ）であるのが最も好ましい。また、本発明においては、本工程で得られたｐ型酸化物半導体膜をアニール処理してもよい。
　また、本発明においては、前記金属酸化物ガスが、例えば、前記金属酸化物ガスの前駆体の液体状物（例えばミスト等）を蒸発および所望により酸化させて得られたものであってもよい。この場合、前記金属酸化物ガスの前駆体の液体状物（例えばミスト等）は、原料溶液を霧化または液滴化して得られたミストであるのが好ましい。
　以下、本発明のｐ型酸化物半導体膜の形成方法の他の好適な一態様として、金属酸化物ガスの前駆体の液体状物（例えばミスト等）を蒸発および所望により酸化させて得られた金属酸化物を用いた場合のｐ型酸化物半導体膜の形成方法をより詳細に説明する。
　本発明のｐ型酸化物半導体膜の形成方法は、例えば、図２１に示す２ゾーン方式の成膜装置を用いて、前記金属酸化物ガスの前駆体を含む原料溶液を霧化または液滴化して（霧化・液滴化工程）得られたミストまたは液滴を蒸発または所望により酸化させ（蒸発工程）、ついで得られた金属酸化物ガスを用いて、コランダム構造を有する基体上で結晶成長させる（結晶成長工程）。ここで、前記基体および前記結晶成長工程は、上記した前記金属酸化物ガスの固体状物を用いたｐ型酸化物半導体膜の形成方法における基体および結晶成長工程と同様であってよい。このようにしてｐ型酸化物半導体膜を形成することにより、従来のミストＣＶＤ法等を用いた場合とは異なり、より良好にｐ型酸化物半導体膜を形成することができ、半導体特性および表面平滑性に優れたｐ型酸化物半導体膜を得ることができる。
（霧化・液滴化工程）
　霧化・液滴化工程では、原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊するガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷が無いため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは、１００ｎｍ～１０μｍである。
（原料溶液）
　前記原料溶液は、前記金属酸化物ガスの前駆体を含んでおり、霧化または液滴化が可能であれば特に限定されず、また、無機材料を含んでいてもよいし、有機材料を含んでいてもよい。本発明においては、前記原料溶液が、前記ｐ型酸化物半導体膜に含まれる金属またはその化合物を含むのが好ましい。また、本発明においては、前記原料溶液として、前記ｐ型酸化物半導体膜に含まれる金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
　また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが上げられるが、中でもより良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機化酸化物などが挙げられる。
　前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよいし。また、さらに、本発明においては、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。
　原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（蒸発工程）
　蒸発工程では、前記金属酸化物ガスの前駆体の液体状物（例えばミスト等）を蒸発および所望により酸化させることにより、前記金属酸化物ガスを得る。前記金属酸化物ガスとしては、上記昇華工程における金属酸化物ガスと同様であってよい。また、蒸発手段としては、例えば、加熱手段が挙げられる。蒸発手段における加熱温度は、前記昇華手段における加熱温度と同様であってよい。本発明においては、蒸発により得られた金属酸化物ガスがキャリアガスで基体まで搬送されるのが好ましい。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、とりわけ酸素ガス及び／又はオゾンガスが好ましい。本発明においては、前記キャリアガスとして酸素ガス及び／又はオゾンガスを用いることにより、前記金属酸化物ガスの前駆体をより好適に酸化させることができる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上であってもよい。また、キャリアガスの流量は、特に限定されないが、０．０１Ｌ／分～２０Ｌ／分であるのが好ましく、０．１～１０Ｌ／分であるのがより好ましい。
　上記のようにして得られたｐ型酸化物半導体膜は、公知の手段を用いてｐ型半導体層として好適に用いられる。なお、本発明においては、前記金属酸化物ガスとして、前記金属酸化物ガスの固体状物（例えば粉末等）を昇華させて得られるものを用いて前記ｐ型酸化物半導体膜を形成するのが、より良好に前記ｐ型酸化物半導体膜を形成することができ、例えば表面粗さが５ｎｍ以下の表面平滑性に非常に優れたｐ型酸化物半導体膜を得ることができるので、好ましい。本発明においては、前記基体上にそのまま成膜してもよいが、前記基体上に、前記ｐ型半導体層とは異なる半導体層（例えば、ｎ型半導体層、ｎ＋型半導体層、ｎ－型半導体層等）や絶縁体層（半絶縁体層も含む）、バッファ層等の他の層を積層したのち、前記基体上に他の層を介して成膜してもよい。半導体層や絶縁体層としては、例えば、前記第１３族金属を含む半導体層や絶縁体層等が挙げられる。バッファ層としては、例えば、コランダム構造を含む半導体層、絶縁体層または導電体層などが好適な例として挙げられる。前記のコランダム構造を含む半導体層としては、例えば、α―Ｆｅ２Ｏ３、α―Ｇａ２Ｏ３、α―Ａｌ２Ｏ３などが挙げられる。前記バッファ層の積層手段は特に限定されず、前記ｐ型酸化物半導体の形成手段と同様であってよい。
　なお、本発明においては、前記ｐ型半導体層の成膜前又は成膜後に、ｎ型半導体層を形成するのが好ましい。より具体的には、前記半導体装置の製造方法において、少なくともｐ型半導体層とｎ型半導体層とを積層する工程を含むのが好ましい。ｎ型半導体層の形成手段は特に限定されず、公知の手段であってよいが、本発明においては、ミストＣＶＤ法が好ましい。前記ｎ型半導体層は、酸化物半導体を主成分とするのが好ましく、周期律表の第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましい。また、前記ｎ型半導体層は、結晶性酸化物半導体を主成分とするのも好ましく、Ｇａを含む結晶性酸化物半導体を主成分とするのがより好ましく、コランダム構造を有し且つＧａを含む結晶性酸化物半導体を主成分とするのが最も好ましい。また、本発明においては、前記ｎ型半導体の主成分である酸化物半導体と、前記ｐ型酸化物半導体との格子定数差が、１．０％以下であるのも、良好なｐｎ接合を形成することができるため、好ましく、０．３％以下であるのがより好ましい。ここで、「格子定数差」とは、前記ｎ型半導体の主成分である酸化物半導体の格子定数から、前記ｐ型酸化物半導体の格子定数を差し引いた値を、前記ｐ型酸化物半導体の格子定数で除した数値の絶対値を１００倍した数値（％）と定義される。前記格子定数差が１．０％以下である場合の例としては、ｐ型酸化物半導体がコランダム構造を有する場合であって、ｎ型半導体の主成分である酸化物半導体もコランダム構造を有する場合等が挙げられ、より好適には、ｐ型酸化物半導体が、Ｉｒ２Ｏ３の単結晶又は混晶であって、ｎ型半導体の主成分である酸化物半導体が、Ｇａ２Ｏ３の単結晶又は混晶である場合等が挙げられる。なお、「主成分」とは、前記酸化物半導体が、原子比で、ｎ型半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、本発明においては、前記ｐ型酸化物半導体が、単結晶であってもよいし、多結晶等であってもよい。
　上記の好適な形成方法によって得られたｐ型酸化物半導体膜は、工業的に有用であり、また、電気特性に優れている。より具体的には、移動度が、通常、１．０ｃｍ２／Ｖ・ｓ以上である。前記移動度は、ホール効果測定にて得られる移動度をいい、本発明においては、前記移動度が３．０ｃｍ２／Ｖｓ以上であるのが好ましい。また、前記ｐ型酸化物半導体膜は、キャリア密度が、８．０×１０２０／ｃｍ３以上であるのも好ましい。ここで、前記キャリア密度は、ホール効果測定にて得られる半導体膜中のキャリア密度をいう。前記キャリア密度の下限は特に限定されないが、約１．０×１０１５／ｃｍ３以上が好ましく、約１．０×１０１７／ｃｍ３以上がより好ましい。本発明においては、ドーパントの種類や量または混晶の材料やその含有率を調節することで、キャリア密度を１．０×１０１６／ｃｍ３～１．０×１０２０／ｃｍ３の範囲で容易に制御することができる。
　上記のようにして得られるｐ型酸化物半導体膜は、ｐ型半導体層として半導体装置に用いることができ、とりわけ、パワーデバイスに有用である。前記ｐ型酸化物半導体膜を半導体装置に用いることにより、ラフネス散乱を抑制することができ、半導体装置のチャネル移動度を優れたものとすることができる。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。
　前記ｐ型酸化物半導体膜をｐ型半導体層に用いた例を図７～１３に示す。なお、ｎ型半導体は、ｐ型酸化物半導体と同じ主成分であってｎ型ドーパントを含むものであってもよいし、ｐ型酸化物半導体とは主成分等が異なるｎ型半導体であってもよい。また、前記ｎ型半導体は、ｎ型ドーパントの含有量を調整すること等の公知の手段を用いることにより、ｎ－型半導体層、ｎ＋型半導体層などとして適宜用いられる。
　図７は、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。図８は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
　ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
　ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィーの手法を利用したパターニングを施すことにより行うことができる。
　絶縁体層の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
　図９は、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。図１０は、ｎ－型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。図１１は、ｎ型半導体層１５１、ｎ－型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
　本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図１２に示す。図１２の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３にて発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。発光層に用いられる発光体は公知のものであってもよい。なお、図１２の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
　透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
　図１２の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
　第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の成膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
　なお、発光素子の別の態様を図１３に示す。図１３の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
（ＨＢＴ）
　本発明の半導体装置がヘテロ接合型バイポーラトランジスタ（ＨＢＴ）である場合の一例を図１７に示す。図１７のＨＢＴは、ｎｐｎ構造及びｐｎｐ構造のいずれの構造をとることもできる。以下、ｎｐｎ構造について詳しく説明するが、ｐｎｐ構造の場合も同様であって、ｎｐｎ構造のｐ型層をｐｎｐ構造のｎ型層で置換することができ、その逆も行うことができる。基板６０は、半絶縁性の基体でよく、高い抵抗率（例えば１０５Ωｃｍを超える抵抗率等）を有し得る。なお、基板６０はｎ型であってもよい。
  基板６０の上方にコレクタ層４２が形成される。コレクタ層４２は、例えば２００ｎｍ～１００μｍ、さらに好ましくは４００ｎｍ～２０μｍの厚さを有している。コレクタ層４２は、コランダム構造を有するｎ型酸化物半導体を主成分として含むのが好ましく、該ｎ型酸化物半導体が、周期律表の第２族金属（例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等）、第９族金属（例えばＣｏ、Ｒｈ、Ｉｒ等）又は第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが更により好ましく、酸化ガリウム又はその混晶であるのが最も好ましい。ここで、「主成分」は前記した「主成分」と同様である。また、本実施の形態において、前記ｎ型酸化物半導体中のドーパント（例えば、スズ、ゲルマニウム、ケイ素、チタン等）の濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であるが、例えば約１×１０１７／ｃｍ３以下の低濃度にして、ｎ－型半導体とすることができる。また、本発明によれば、約１×１０２０／ｃｍ３以上の高濃度で含有させて、ｎ＋型半導体とすることもできる。
  本実施の形態では、特に基板６０が半絶縁性である場合、コレクタ層４２と基板６０の間にサブコレクタ層４０を形成してもよい。サブコレクタ層４０は、コランダム構造を有するｎ＋型酸化物半導体を主成分として含むのが好ましく、該ｎ＋型酸化物半導体が、周期律表の第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが更により好ましく、酸化ガリウム又はその混晶であるのが最も好ましい。ここで、「主成分」は前記した「主成分」と同様である。サブコレクタ層４０の厚さは、約０．１～１００μｍであるのが好ましい。サブコレクタ層４０の表面上には、コレクタ電極５２が形成される。サブコレクタ層４０の目的は、オーム性コレクタ電極５２の性能を向上させることにある。なお、サブコレクタ層４０は、基板６０が導電性である場合には、省略することができる。
  コレクタ層４２上にベース層４４が形成される。ベース層４４は、通常、本発明のｐ型酸化物半導体を主成分として含んでさえいれば特に限定されない。ベース層４４の厚さは、特に限定されないが、１０ｎｍ～１０μｍが好ましく、１０ｎｍ～１μｍがより好ましい。ベース層４４は、コレクタ層の接触部から、ベース層４４の上面付近まで徐々に変化させることも好ましい。また、別の態様として、ベース層４４の上面に超格子を堆積することもできる。
　ベース層４４上にエミッタ層４６が形成される。エミッタ層４６は、コランダム構造を有するｎ型酸化物半導体を主成分として含むのが好ましく、該ｎ型酸化物半導体が、周期律表の第１３族金属（例えばＡｌ、Ｇａ、Ｉｎ、Ｔｌ等）を含む酸化物半導体を主成分とするのがより好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むのが更により好ましく、酸化ガリウム又はその混晶であるのが最も好ましい。ここで、「主成分」は前記した「主成分」と同様である。なお、エミッタ層４６の厚さは、特に限定されないが、１０ｎｍ～１００μｍが好ましい。エミッタ層４６は、通常、ベース層４４より広いバンドギャップを有する。エミッタ層４６は、任意にエミッタ層４６の組成を、ベース層４４との接触部から、エミッタ層４６の上面付近まで徐々に変化させることも好ましい。
  エミッタ層４６上にキャップ層４８が形成されているのが好ましい。キャップ層４８はコランダム構造を有するｎ＋型酸化物半導体が好ましく、アルミニウム、インジウム及びガリウムから選ばれる１種又は２種以上の金属を含むｎ＋型酸化物半導体がより好ましく、ｎ＋型ドープ酸化ガリウム又はその混晶が最も好ましい。なお、厚さは、特に限定されないが、１０ｎｍ～１００μｍが好ましい。これらの層に例えばエッチング等を施してベース層４４を露出させると共に、上向きのコレクタ電極を設ける場合には、例えばエッチング等でさらに深いスルーホールをつくることでサブコレクタ層４０を露出させることができる。
  コレクタ電極５２、ベース電極５４及びエミッタ電極５６の各電極は、好ましくはオーム性金属電極である。エミッタ電極５６はキャップ層４８上に堆積され、ベース電極５４は例えばエッチング等で露出させたベース層４４上に堆積される。コレクタ電極５２は上述のようにサブコレクタ層４０上に堆積される。別の実施形態としては、基板がｎ型の半導体等である場合には、通常、デバイス構造と反対側にある基板６０の背面上にコレクタ電極（図示せず）が設けられる。
  各電極の材料は、特に限定されず、それぞれ公知の電極材料を用いることができる。電極用の好適な組成物としては、公知のオーミック電極材料（例えばＮｉ、Ａｌ、Ｔｉ、Ｐｔ、Ａｕ及びこれらの積層体等）が挙げられる。各電極ｍの厚さは、特に限定されないが、約１０～約１００μｍの厚さが好ましく、各電極の堆積は電子ビーム蒸着、熱蒸着、スパッタリング又は他の技術で実現することができる。なお、各電極材料の堆積後、オーム接触を達成するため、アニール処理してもよい。アニール温度は、特に限定されないが、約３００～１０００℃が好ましい。
  なお、ｐｎｐ ＨＢＴは、ｐｎｐ ＨＢＴのｐ型層をｎｐｎ ＨＢＴのｎ型層で置換すると共に、その逆も行うことで形成できる。
　本発明においては、前記ｐ型酸化物半導体膜を下記（１）～（３）の半導体装置に用いるのが好ましい。
（１）ｐ型チャネル層を含む半導体装置
　半導体装置（１）は、ゲート電極と該ゲート電極の側壁に直接または他の層を介して、チャネルの形成されるチャネル層とを少なくとも備える半導体装置であって、前記チャネル層の一部または全部が、ｐ型酸化物半導体を主成分として含むことを特長とする。前記チャネル層は、チャネルが形成されるものであれば、特に限定されず、半導体層の一部分であってもよいし、全部分であってもよい。他の半導体層にわたって形成されていてもよい。ｐ型半導体層に前記ｐ型酸化物半導体膜を使うことによって、イオン注入等をしなくても、例えば、ＳｉＣよりはるかに絶縁破壊電界強度が高い高電圧で低損失のｎ型半導体（例えば、酸化ガリウム等）の半導体特性を損うことなく半導体装置に用いることができる。
　なお、半導体装置（１）は、さらに、ＳＢＤを内蔵しているのが好ましい。ＳＢＤを内蔵することにより、オン電圧を低減し、フリーホイール電流を流しやすくすることができるため、工業的有利により優れた半導体特性を得ることができる。
（２）ｐウェル層を含む半導体装置
　半導体装置（２）は、ｎ型半導体層とｐ＋型半導体層とを少なくとも備える半導体装置であって、ｎ型半導体層が、周期律表第１３族金属を含有する結晶性酸化物半導体を主成分として含み、ｐ＋型半導体層が、前記ｐ型酸化物半導体膜を主成分として含むことを特長とする。前記ｐ型酸化物半導体膜は、ｐウェル層に好適に用いることが可能である。
（３）電界シールド層を含む半導体装置
　半導体装置（３）は、コランダム構造を有する結晶性酸化物半導体を主成分として含むｎ型半導体層と、該ｎ型半導体層上に直接または他の層を介してそれぞれ積層されている電界シールド層およびゲート電極とを少なくとも備える半導体装置であって、前記電界シールド層が、ｐ型酸化物半導体を含み、前記ゲート電極よりも深くｎ型半導体層に埋め込まれていることを特長とする。このようにして電界シールド層を設けることにより、逆方向のリーク電流を低減することができる。
　上記（１）～（３）が含まれる最も好適な半導体装置を図１８に示す。図１８の半導体装置は、第１のｎ＋型半導体層１１ａ、ｎ－型半導体層１２、ｐ型半導体層１３、第２のｎ＋型半導体層１１ｂ、ｐ＋型半導体層１６、ゲート電極１４ａ、ゲート絶縁膜１５、ショットキー電極１４ｂおよびドレイン電極１４ｃを備えている。図１８の半導体装置のオン状態では、前記ソース電極１４ｂと前記ドレイン電極１４ｃとの間に電圧を印加し、前記ゲート電極１４ａに前記ソース電極１４ｂに対して正の電荷を与えると、前記ｐ型半導体層１３とゲート絶縁膜１４ａとの界面にチャネルが形成され、ターンオンする。オフ状態は、前記ゲート電極１４ａの電圧を０Ｖにすることにより、チャネルができなくなり、ターンオフする。また、図１８の半導体装置は、ｐ型半導体層１３が、ゲート電極１４ａよりも深くｎ－型半導体層１２に埋め込まれている。このような構成とすることにより、逆方向のリーク電流を低減し、耐圧を向上させることができる。
　図１８の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
　なお、図１８の半導体装置において、第２のｎ＋型半導体層１１ｂとｐ＋型半導体層１６とが前記ソース電極１４ｂを介して連設されているが、前記ソース電極１４ｂを介さずに直接第２のｎ＋型半導体層１１ｂとｐ＋型半導体層１６とが連設されていてもよい。図示しないが、第２のｎ＋型半導体層１１ｂとｐ＋型半導体層１６とが直接連設されている場合、第２のｎ＋型半導体層１１ｂよりもｐ＋型半導体層１６を広くすると、ホール抜けが良くなるという効果を奏する。また、ｐ＋型半導体層１６よりも第２のｎ＋型半導体層１１ｂを広くすると、オン抵抗を下げるという効果を奏する。
　前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオード（ＳＢＤなど）またはトランジスタ（例えば、ＭＯＳＦＥＴまたはＪＦＥＴ等）などが挙げられるが、ＳＢＤ、ＭＯＳＦＥＴ、ＩＧＢＴまたはＪＦＥＴがより好ましく、ＭＯＳＦＥＴまたはＪＦＥＴが最も好ましい。また、前記半導体装置は、シリコン基板と、前記シリコン基板上に形成された埋め込み絶縁層とを有するＳＯＩ構造を含むのが好ましく、より高温での動作を実現することができる。
　本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図１４に電源システムの例を示す。図１４は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１５に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１６に示す。図１６は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
（実施例１）
１．成膜装置
　図１を用いて、本実施例で用いた成膜装置を説明する。図１の成膜装置１は、キャリアガス供給源と連結されている石英筒２と、石英筒２内に石英製の原料用設置台４とが設けられており、原料用設置台４上に原料５が載置されている。原料用設置台周辺の石英筒２の筒外にはヒーター３が円筒状に設けられており、原料５を加熱できるように構成されている。また、石英筒２の奥には石英基板台がサセプタ７として設置されており、サセプタ７が結晶成長温度内になるように設置位置が調整されている。
２．成膜準備
　原料用設置台４上に、原料５としてＩｒＯ２粉末を載置し、基板６として、サファイア基板をサセプタ７上に設置した。次に、ヒーター３の温度を８５０℃にまで昇温し、原料用設置台４上に載置されたＩｒＯ２粉末を加熱することにより、ＩｒＯ２粉末を昇華させて、ガス状の酸化イリジウムを生成した。
３．膜形成
　次に、ヒーター３の温度を８５０℃に保持したまま、キャリアガス供給源からキャリアガスを石英筒２内に供給し、上記２．にて生成した金属酸化物ガス（ガス状の酸化イリジウム）を、石英筒２を通して基板６に供給した。なお、キャリアガスの流量は１．０Ｌ／分であり、キャリアガスとして酸素を用いた。この金属酸化物ガスが、大気圧下で、基板６の表面近傍にて反応することにより、基板上に膜が形成された。なお、成膜時間は６０分であり、膜厚は２２０ｎｍであった。また、成膜時の基板温度は６００℃であった。
４．評価
　上記３．にて得られた膜について、Ｘ線回析装置を用いて膜の同定をしたところ、得られた膜は、α－Ｉｒ２Ｏ３膜であった。なお、ＸＲＤの結果を図３に示す。また、得られたα－Ｉｒ２Ｏ３膜についてホール効果測定を行ったところ、Ｆ値が０．９９８であり、キャリアタイプは「ｐ」であり、ｐ型半導体であることがわかった。また、キャリア濃度は１．０５×１０２２（／ｃｍ３）であり、移動度は３．１２（ｃｍ２／Ｖ・ｓ）であった。
　さらに、原子間力顕微鏡（ＡＦＭ）を用いて膜表面を観察したところ、図４の通り、表面粗さ（Ｒａ）が３．５ｎｍであり、表面平滑性に非常に優れていることがわかる。なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）による９０μｍ角の領域についての表面形状測定結果を用い、ＪＩＳ Ｂ０６０１に基づき算出した。
（比較例１）
１．成膜装置
　図２を用いて、本比較例で用いたミストＣＶＤ装置を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
　塩化イリジウム（イリジウム濃度０．１ｍｏｌ／Ｌ）と臭化ガリウム（ガリウム濃度０．１ｍｏｌ／Ｌ）とを、超純水に混合し、塩酸を体積比２０％となるように加えて水溶液を調整し、これを原料溶液とした。なお、塩化イリジウムと臭化ガリウムの体積比は１９：１とした。
３．成膜準備
　上記２．で得られた原料溶液２４ａミスト発生源２４内に収容した。次に、基板２０として、ｃ面サファイア基板をサセプタ２１上に設置し、ヒーター２８の温度を７５０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを供給管２７内に供給し、供給管２７内の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
４．膜形成
　次に、超音波振動子を振動させ、その振動を、水２５を通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成させた。このミストが、キャリアガスによって、供給管２７に搬送され、大気圧下、７５０℃にて、基板２０表面近傍でミストが熱反応して基板２０上に膜が形成された。なお、膜厚は２８０ｎｍであった。
　上記４．にて得られた膜について、Ｘ線回析装置を用いて膜の同定をしたところ、得られた膜は、α－Ｉｒ２Ｏ３膜であった。なお、ＸＲＤの結果を図３に示す。また、得られたα－Ｉｒ２Ｏ３膜についてホール効果測定を行ったところ、Ｆ値が０．９９８であり、キャリアタイプは「ｐ」であり、ｐ型半導体であることがわかった。また、キャリア濃度は２．９７×１０２１（／ｃｍ３）であり、移動度は０．３８（ｃｍ２／Ｖ・ｓ）であった。また、原子間力顕微鏡（ＡＦＭ）を用いて膜表面を観察したところ、図５の通り、表面粗さ（Ｒａ）が３０２ｎｍであった。なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）による９０μｍ角の領域についての表面形状測定結果を用い、ＪＩＳ Ｂ０６０１に基づき算出した。
（実施例２および比較例２）
　成膜時間を長くしたこと以外は、実施例１および比較例１とそれぞれ同様にして膜を得て、それぞれ実施例２および比較例２とした。そして、得られた膜について、ＳＥＭを用いて断面を観察した。結果を図６に示す。図６から明らかなように、実施例２で得られた膜は膜状であるのに対し、比較例２で得られた膜は、針状に成長しており、均質な膜状となっていないことがわかる。
　実施例および比較例の結果から、本発明のｐ型酸化物半導体膜は、表面平滑性や結晶性等の膜質に優れているため、工業的に有用であり、また、移動度等の電気特性にも優れていることが分かる。
（実施例３）
　成膜時間を２時間としたこと以外、実施例１と同様にしてｐ型酸化物半導体膜を得た。次に、ｐ型酸化物半導体膜上にｎ－型半導体層を積層した。ｎ－型半導体層の積層は、臭化ガリウム（ガリウム濃度０．１ｍｏｌ／Ｌ）を、超純水に混合し、臭化水素酸を体積比２０％となるように加えて水溶液を調整し、これを原料溶液としたこと、ヒーターの温度を４２０℃としたこと、および成膜時間を３０分間としたこと以外は、比較例１と同様にして、膜を形成することにより行われた。膜は、α－Ｇａ２Ｏ３膜であった。
　また、得られたｎ－型半導体層上にｎ＋型半導体層を積層した。ｎ＋型半導体層の積層は、臭化ガリウム（ガリウム濃度０．１ｍｏｌ／Ｌ）を、超純水に混合し、臭化水素酸を体積比１０％となるように加えて水溶液を調整し、さらに酸化ゲルマニウム１％を加えて、これを原料溶液としたこと、ヒーターの温度を３９０℃としたこと、および成膜時間を３０分間としたこと以外は、比較例１と同様にして、膜を形成することにより行われた。
　得られた積層体のｎ＋型半導体層上にスパッタでＴｉを成膜し、ついでフォトリソグラフィーとエッチングを実施することにより、ｐｎダイオードを作製した。得られたｐｎダイオードにつき、Ｉ－Ｖ測定を行った。結果を図１９に示す。図１９から明らかなように、本発明のｐ型酸化物半導体膜は、例えば、絶縁破壊電界強度が高い高電圧で低損失のｎ型半導体（例えば、酸化ガリウム等）とともに、良好なＰＮ接合を実現できることがわかる。
（実施例４）
１．成膜装置
　図２０を用いて、本実施例で用いた成膜装置を説明する。図２０の成膜装置１０は、キャリアガス供給源と連結されている石英筒２と、石英筒２内に石英製の原料用設置台４とが設けられており、原料用設置台４上に原料５が載置されている。原料用設置台周辺の石英筒２の筒外にはヒーター（原料側）３ａおよびヒーター（基板側）３ｂとがそれぞれ円筒状に設けられており、原料５を加熱できるように構成されている。また、石英筒２の奥には石英基板台がサセプタ７として設置されており、サセプタ７が結晶成長温度内になるように設置位置が調整されている。
２．成膜準備
　原料用設置台４上に、原料５としてＩｒＯ２粉末を載置し、基板６として、サファイア基板をサセプタ７上に設置した。次に、ヒーター（原料側）３ａの温度を８５０℃にまで昇温し、原料用設置台４上に載置されたＩｒＯ２粉末を加熱することにより、ＩｒＯ２粉末を昇華させて、ガス状の酸化イリジウムを生成した。なお、ヒーター（基板側）３ｂの温度は３５０℃にまで昇温した。
３．膜形成
　次に、ヒーター（原料側）３ａの温度を８５０℃に、ヒーター（基板側）の温度を３５０℃にそれぞれ保持したまま、キャリアガス供給源からキャリアガスを石英筒２内に供給し、上記２．にて生成した金属酸化物ガス（ガス状の酸化イリジウム）を、石英筒２を通して基板６に供給した。なお、キャリアガスの流量は２．０Ｌ／分であり、キャリアガスとして酸素を用いた。この金属酸化物ガスが、大気圧下で、基板６の表面近傍にて反応することにより、基板上に膜が形成された。なお、成膜時間は９０分であった。
４．評価
　上記３．にて得られた膜について、Ｘ線回折装置を用いて膜の同定をしたところ、得られた膜は、α－Ｉｒ２Ｏ３膜であった。なお、ＸＲＤの結果を図２２に示す。さらに、原子間力顕微鏡（ＡＦＭ）を用いて膜表面を観察したところ、表面粗さ（Ｒａ）が０．１６１ｎｍであり、表面平滑性に非常に優れていることがわかる。なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）による９０μｍ角の領域についての表面形状測定結果を用い、ＪＩＳ　Ｂ０６０１に基づき算出した。
（実施例５）
　ヒーター（基板側）の温度を２５０℃としたこと、キャリアガスの流量を４．０Ｌ／分としたこと、および成膜時間を１２０分としたこと以外は、実施例４と同様にして、ｐ型酸化物半導体膜を得た。得られた膜について、Ｘ線回折装置を用いて膜の同定をしたところ、得られた膜は、α―Ｉｒ２Ｏ３膜であった。また、得られた膜は、実施例４で得られたものと同様、表面粗さ（Ｒａ）に非常に優れた膜であった。得られたα―Ｉｒ２Ｏ３膜についてホール効果測定を行ったところ。Ｆ値が０．９９９であり、キャリアタイプは「ｐ」であり、ｐ型半導体であることがわかった。また、キャリア濃度は１．６４×１０２１（／ｃｍ３）であり、移動度は１．６３（ｃｍ２／Ｖ・ｓ）であった。
（実施例６）
１．成膜装置
　図２１を用いて、本実施例で用いた成膜装置を説明する。図２１の成膜装置３０は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部にそれぞれ設置されたヒーター（原料側）２８ａおよびヒーター（基板側）２８ｂとを備えている。供給管２７は、ヒーター（原料側）２８ａが設置された供給管（原料側）２７ａおよびヒーター（基板側）２８ｂが設置された供給管（基板側）２７ｂの２ゾーンから構成されている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で供給することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
　臭化イリジウム（イリジウム濃度０．１ｍｏｌ／Ｌ）を、超純水に混合し、４８％臭化水素酸を加えて水溶液を調整し、これを原料溶液とした。
３．成膜準備
　上記２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、ｃ面サファイア基板をサセプタ２１上に設置し、ヒーター（原料側）２８ａの温度を９５０℃に、ヒーター（基板側）の温度を３５０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを供給管２７内に供給し、供給管２７内の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
４．膜形成
　次に、超音波振動子を振動させ、その振動を、水２５を通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成させた。このミストが、キャリアガスによって、供給管２７ａに搬送され、ミストが蒸発・酸化されてガス状の酸化イリジウムが生成された。そして、生成された金属酸化物ガス（ガス状の酸化イリジウム）はキャリアガスによって供給管２７ｂ内の基板２０まで供給され、ついで、金属酸化物ガスが大気圧下、３５０℃にて、基板２０表面近傍で反応することにより、基板上に膜が形成された。なお、成膜時間は６０分であった。
５．評価
　上記４．にて得られた膜について、Ｘ線回折装置を用いて膜の同定をしたところ、得られた膜は、α－Ｉｒ２Ｏ３膜であった。なお、ＸＲＤの結果を図２３に示す。また、得られたα－Ｉｒ２Ｏ３膜についてホール効果測定を行ったところ、Ｆ値が１．０００であり、キャリアガス「ｐ」であり、ｐ型半導体であることがわかった。また、キャリア濃度は１．１２×１０２２（／ｃｍ３）であり、移動度は１．６０（ｃｍ２／Ｖ・ｓ）であった。また、原子間力顕微鏡（ＡＦＭ）を用いて膜表面を観察したところ、表面粗さ（Ｒａ）が９．４４３ｎｍであり、表面平滑性に優れていることがわかる。なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）による９０μｍ角の領域についての表面形状測定結果を用い、ＪＩＳ　Ｂ０６０１に基づき算出した。
　実施例４～６の結果からも、本発明の形成方法で得られたｐ型酸化物半導体膜は、表面平滑性や結晶性等の膜質に優れているため、工業的に有用であり、また、移動度等の電気特性にも優れていることが分かる。
　本発明のｐ型酸化物半導体膜は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、ｐ型の半導体特性に優れているため、特に、半導体装置等に有用である。
　　１　　成膜装置
　　２　　石英筒
　　３　　ヒーター
　　４　　原料設置台
　　５　　原料
　　６　　基板
　　７　　サセプタ
　１１ａ　第１のｎ＋型半導体層
　１１ｂ　第２のｎ＋型半導体層
　１２　　ｎ－型半導体層
　１３　　ｐ型半導体層
　１４ａ　ゲート電極
　１４ｂ　ソース電極
　１４ｃ　ドレイン電極
　１５　　ゲート絶縁膜
　１６　　ｐ＋型半導体層
　１９　　ミストＣＶＤ装置
　２０　　基板
　２１　　サセプタ
　２２ａ　キャリアガス供給手段
　２２ｂ　キャリアガス（希釈）供給手段
　２３ａ　流量調節弁
　２３ｂ　流量調節弁
　２４　　ミスト発生源
　２４ａ　原料溶液
　２５　　容器
　２５ａ　水
　２６　　超音波振動子
　２７　　供給管
　２７ａ　供給管（原料側）
　２７ｂ　供給管（基板側）
　２８　　ヒーター
　２９　　排気口
　４０　　サブコレクタ層
　４２　　コレクタ層
　４４　　ベース層
　４６　　エミッタ層
　４８　　キャップ層
　５２　　コレクタ電極
　５４　　ベース電極
　５６　　エミッタ電極
　６０　　基板
１０１ａ　ｎ－型半導体層
１０１ｂ　ｎ＋型半導体層
１０２　　ｐ型半導体層
１０３　　金属層
１０４　　絶縁体層
１０５ａ　ショットキー電極
１０５ｂ　オーミック電極
１２１ａ　バンドギャップの広いｎ型半導体層
１２１ｂ　バンドギャップの狭いｎ型半導体層
１２１ｃ　ｎ＋型半導体層
１２３　　ｐ型半導体層
１２５ａ　ゲート電極
１２５ｂ　ソース電極
１２５ｃ　ドレイン電極
１２８　　緩衝層
１２９　　基板
１３１ａ　ｎ－型半導体層
１３１ｂ　第１のｎ＋型半導体層
１３１ｃ　第２のｎ＋型半導体層
１３２　　ｐ型半導体層
１３４　　ゲート絶縁膜
１３５ａ　ゲート電極
１３５ｂ　ソース電極
１３５ｃ　ドレイン電極
１３８　　緩衝層
１３９　　半絶縁体層
１４１ａ　ｎ－型半導体層
１４１ｂ　第１のｎ＋型半導体層
１４１ｃ　第２のｎ＋型半導体層
１４２　　ｐ型半導体層
１４５ａ　ゲート電極
１４５ｂ　ソース電極
１４５ｃ　ドレイン電極
１５１　　ｎ型半導体層
１５１ａ　ｎ－型半導体層
１５１ｂ　ｎ＋型半導体層
１５２　　ｐ型半導体層
１５４　　ゲート絶縁膜
１５５ａ　ゲート電極
１５５ｂ　エミッタ電極
１５５ｃ　コレクタ電極
１６１　　ｎ型半導体層
１６２　　ｐ型半導体層
１６３　　発光層
１６５ａ　第１の電極
１６５ｂ　第２の電極
１６７　　透光性電極
１６９　　基板

 

Claims (24)

  1. 　コランダム構造を有する金属酸化物を主成分として含むｐ型酸化物半導体膜であって、表面粗さが１００ｎｍ以下であることを特徴とするｐ型酸化物半導体膜。
  2. 　膜厚が５０ｎｍ以上である請求項１記載のｐ型酸化物半導体膜。
  3. 　膜厚が１００ｎｍ以上である請求項１記載のｐ型酸化物半導体膜。
  4. 　金属酸化物が、周期律表のｄブロック金属または周期律表第１３族金属を含む請求項１～３のいずれかに記載のｐ型酸化物半導体膜。
  5. 　金属酸化物が、周期律表第９族金属または第１３族金属を含む請求項１～４のいずれかに記載のｐ型酸化物半導体膜。
  6. 　金属酸化物が、イリジウムを含む請求項１～５のいずれかに記載のｐ型酸化物半導体膜。
  7. 　表面粗さが１０ｎｍ以下である請求項１～６のいずれかに記載のｐ型酸化物半導体膜。
  8. 　移動度が１．０ｃｍ２／Ｖ・ｓ以上である請求項１～７のいずれかに記載のｐ型酸化物半導体膜。
  9. 　キャリア密度が８．０×１０２０／ｃｍ３以下である請求項１～８のいずれかに記載のｐ型酸化物半導体膜。
  10. 　ｐ型酸化物半導体膜を形成する方法であって、ｐ型酸化物半導体膜の形成に、金属酸化物ガスを原料として用いて、コランダム構造を有する基体上で結晶成長を行うことを特徴とするｐ型酸化物半導体膜の形成方法。
  11. 　前記金属酸化物ガスが、周期律表第９族金属または第１３族金属を含有する請求項１０記載のｐ型酸化物半導体膜の形成方法。
  12. 　前記金属酸化物ガスが、周期律表第９族金属を含有する請求項１０または１１に記載のｐ型酸化物半導体膜の形成方法。
  13. 　前記金属酸化物ガスが、イリジウムを少なくとも含有する請求項１０～１２のいずれかに記載のｐ型酸化物半導体膜の形成方法。
  14. 　前記金属酸化物ガスが、前記金属酸化物ガスの固体を加熱により昇華させて得られたものである請求項１０～１３のいずれかに記載のｐ型酸化物半導体膜の形成方法。
  15. 　前記結晶成長を大気圧下で行う請求項１０～１４のいずれかに記載のｐ型酸化物半導体膜の形成方法。
  16. 　１種または２種以上の半導体層と、電極とを少なくとも含む半導体装置であって、前記半導体層が請求項１～９のいずれかに記載のｐ型酸化物半導体膜を含むことを特徴とする半導体装置。
  17. 　前記半導体層がｎ型半導体層を含み、該ｎ型半導体層は酸化物半導体を主成分として含む請求項１６記載の半導体装置。
  18. 　前記ｎ型半導体層は、周期律表の第１３族金属を含む酸化物半導体を主成分とする請求項１６または１７に記載の半導体装置。
  19. 　ダイオードまたはトランジスタである請求項１６～１８のいずれかに記載の半導体装置。
  20. 　ＳＢＤ、ＭＯＳＦＥＴ、ＩＧＢＴまたはＪＦＥＴである請求項１６～１９のいずれかに記載の半導体装置。
  21. 　シリコン基板と、前記シリコン基板上に形成された埋め込み絶縁層とを有するＳＯＩ構造を含む半導体装置である請求項１６～２０のいずれかに記載の半導体装置。
  22. 　パワーデバイスである請求項１６～２１のいずれかに記載の半導体装置。
  23. 　パワーモジュール、インバータまたはコンバータである請求項１６～２２のいずれかに記載の半導体装置。
  24. 　半導体装置を備える半導体システムであって、前記半導体装置が、請求項１６～２３のいずれかに記載の半導体装置である半導体システム。
PCT/JP2018/042346 2017-11-15 2018-11-15 ｐ型酸化物半導体膜及びその形成方法 WO2019098295A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/764,247 US20200279955A1 (en) 2017-11-15 2018-11-15 P-type oxide semiconductor film and method for forming same
CN201880074297.2A CN111356793A (zh) 2017-11-15 2018-11-15 p型氧化物半导体膜及其形成方法
EP18878719.6A EP3712305A4 (en) 2017-11-15 2018-11-15 P-TYPE OXIDE SEMICONDUCTORIAL LAYER AND METHOD FOR MANUFACTURING THEREOF
JP2019554289A JP7274701B2 (ja) 2017-11-15 2018-11-15 ｐ型酸化物半導体膜及びその形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017219760 2017-11-15
JP2017-219760 2017-11-15

Publications (1)

Publication Number Publication Date
WO2019098295A1 true WO2019098295A1 (ja) 2019-05-23

Family

ID=66538629

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/042346 WO2019098295A1 (ja) 2017-11-15 2018-11-15 ｐ型酸化物半導体膜及びその形成方法

Country Status (6)

Country Link
US (1) US20200279955A1 (ja)
EP (1) EP3712305A4 (ja)
JP (1) JP7274701B2 (ja)
CN (1) CN111356793A (ja)
TW (1) TWI831755B (ja)
WO (1) WO2019098295A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190578A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置の製造方法
JP2021190577A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
JP2021190579A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
WO2022030647A3 (ja) * 2020-08-07 2022-04-14 株式会社Flosfia 酸化物半導体及び酸化物半導体を含む半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023027494A (ja) * 2021-08-17 2023-03-02 株式会社デンソー 成膜装置と半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340308A (ja) 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法
JP2011516388A (ja) * 2008-04-10 2011-05-26 コミッサリア ア ロンネルジー アトミック エ オ ゾンネルジー ザルテルナティーフ 高温で化学的に活性化された昇華によりシード上に酸化亜鉛（ＺｎＯ）の多結晶および単結晶を調製する方法およびこの方法を行うためのデバイス
JP2013058637A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系半導体素子
JP2016025256A (ja) 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139074A (ja) * 1984-12-10 1986-06-26 Sanyo Electric Co Ltd 光起電力素子
JPH04137312A (ja) * 1990-09-27 1992-05-12 Canon Inc Ｐ型透明導電膜及びその製法
JPH07278812A (ja) * 1994-04-07 1995-10-24 Nippon Steel Corp 不溶性酸化イリジウム被覆電極の製造方法
JP3130757B2 (ja) * 1995-03-27 2001-01-31 富士通株式会社 キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法
JP4137312B2 (ja) 1999-09-10 2008-08-20 ウシオ電機株式会社 加熱装置
KR100717276B1 (ko) * 2005-10-29 2007-05-15 삼성전자주식회사 발광 소자용 구조체, 이를 이용한 발광 소자 및 그 제조 방법
US10090388B2 (en) * 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN104746127B (zh) * 2015-03-07 2017-04-19 合肥工业大学 用于电化学法制备多孔硅的双槽装置及制备多孔硅的方法
JP6587125B2 (ja) * 2015-06-09 2019-10-09 国立研究開発法人産業技術総合研究所 酸化物半導体薄膜、半導体素子、光電変換素子、太陽電池、及び酸化物半導体薄膜の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340308A (ja) 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法
JP2011516388A (ja) * 2008-04-10 2011-05-26 コミッサリア ア ロンネルジー アトミック エ オ ゾンネルジー ザルテルナティーフ 高温で化学的に活性化された昇華によりシード上に酸化亜鉛（ＺｎＯ）の多結晶および単結晶を調製する方法およびこの方法を行うためのデバイス
JP2013058637A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系半導体素子
JP2016025256A (ja) 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
WO2016035696A1 (ja) * 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
ATSUYATAKEMOTOEE TIMES: "Japan ''power device gallium oxide", THERMAL CONDUCTIVITY, P-TYPE OVERCOMING ISSUES AND PUTTING IT INTO PRACTICAL USE, 21 June 2016 (2016-06-21), Retrieved from the Internet <URL:http://eetimes.jp/ee/articles/1402/27/news028_2.html>
F. P. KOFFYBERG ET AL.: "optical bandgaps and electron affinities of semiconducting Rh203(I) and Rh203(III", J. PHYS. CHEM. SOLIDS, vol. 53, no. 10, 1992, pages 1285 - 1288
HIDEO HOSONO: "Functional development of oxide semiconductor", PHYSICS RESEARCH, ELECTRONIC VERSION, vol. 3, no. 1, September 2013 (2013-09-01), pages 031211
KANEKOKENTARO: "Dissertation", March 2013, KYOTO UNIV., article "Fabrication and physical properties of corundum structured alloys based on gallium oxide"
KYOTO UNIVERSITY: "Achievement of ultra-low-loss, low-cost normally-off type power transistor using a new power semiconductor "corundum structure gallium oxide (α-Ga2O3)" which is attracting attention!", PRESS RELEASE, 28 September 2016 (2016-09-28), pages 1 - 3, XP009521033, Retrieved from the Internet <URL:https://flosfia.com/struct/wp-content/uploads/e6013133a13e7d9e3c8c0c7bc5c3d648.pdf> [retrieved on 20190117] *
See also references of EP3712305A4
TAKEMOTO, SHU ET AL.: "Fabrication of iridium oxide thick films with p-type conductivity and their electrical properties", 78TH JSAP AUTUMN MEETING OF THE JAPAN SOCIETY OF APPLIED PHYSICS, vol. 78th, 2017, pages 12.180, XP009521034 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190578A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置の製造方法
JP2021190577A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
JP2021190579A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
JP7327283B2 (ja) 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
JP7331783B2 (ja) 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JP7347335B2 (ja) 2020-05-29 2023-09-20 豊田合成株式会社 半導体装置
US12002853B2 (en) 2020-05-29 2024-06-04 Toyoda Gosei Co., Ltd. Semiconductor device
WO2022030647A3 (ja) * 2020-08-07 2022-04-14 株式会社Flosfia 酸化物半導体及び酸化物半導体を含む半導体装置

Also Published As

Publication number Publication date
TW201925502A (zh) 2019-07-01
EP3712305A4 (en) 2021-11-17
US20200279955A1 (en) 2020-09-03
JP7274701B2 (ja) 2023-05-17
JPWO2019098295A1 (ja) 2020-12-17
CN111356793A (zh) 2020-06-30
EP3712305A1 (en) 2020-09-23
TWI831755B (zh) 2024-02-11

Similar Documents

Publication Publication Date Title
JP6951714B2 (ja) ｐ型酸化物半導体及びその製造方法
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
WO2019098295A1 (ja) ｐ型酸化物半導体膜及びその形成方法
KR102404772B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
JP2018082144A (ja) 結晶性酸化物半導体膜および半導体装置
JP2018035044A (ja) 結晶性酸化物半導体膜および半導体装置
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
JP2022030646A (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
WO2019098298A1 (ja) 半導体装置
JP7453612B2 (ja) 半導体装置
US11233129B2 (en) Semiconductor apparatus
WO2022030648A2 (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
JP2022030645A (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
WO2019098294A1 (ja) ｐ型酸化物半導体膜の形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18878719

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019554289

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018878719

Country of ref document: EP

Effective date: 20200615