DE112014003169T5 - Isolationsstruktur in Gallium Nitrid Komponenten und integrierte Schaltungen - Google Patents

Isolationsstruktur in Gallium Nitrid Komponenten und integrierte Schaltungen Download PDF

Info

Publication number
DE112014003169T5
DE112014003169T5 DE112014003169.0T DE112014003169T DE112014003169T5 DE 112014003169 T5 DE112014003169 T5 DE 112014003169T5 DE 112014003169 T DE112014003169 T DE 112014003169T DE 112014003169 T5 DE112014003169 T5 DE 112014003169T5
Authority
DE
Germany
Prior art keywords
component
gate
contacts
integrated semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014003169.0T
Other languages
English (en)
Other versions
DE112014003169T8 (de
DE112014003169B4 (de
Inventor
Chunhua ZHOU
Robert Beach
Alana Nakata
Robert Strittmatter
Guangyuan Zhao
Yanping Ma
Fang Chang Lui
Ming-Kun Chiang
Jiali Cao
Jianjun Cao
Alexander Lidow
Seshadri Kolluri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Efficient Power Conversion Corp
Original Assignee
Efficient Power Conversion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Efficient Power Conversion Corp filed Critical Efficient Power Conversion Corp
Publication of DE112014003169T5 publication Critical patent/DE112014003169T5/de
Publication of DE112014003169T8 publication Critical patent/DE112014003169T8/de
Application granted granted Critical
Publication of DE112014003169B4 publication Critical patent/DE112014003169B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

Eine integrierte Halbleiterkomponente schließt ein Substrat-Layer, ein Buffer-Layer geformt auf dem Substrat-Layer, ein Galliumnitrid-Layer geformt auf dem Buffer-Layer, und ein Barrier-Layer geformt auf dem Galliumnitrid-Layer ein. Weiterhin sind Ohmsche Kontakte für eine Mehrzahl von Transistorkomponenten auf dem Barrier-Layer ausgeformt. Konkreterweise ist eine Mehrzahl von ersten Ohmschen Kontakten für die erste Transistor-komponente ausgeformt auf einen ersten Abschnitt der Oberfläche des Barrier-Layers, und eine Mehrzahl von zweiten Ohmschen Kontakte für die zweite Transistorkomponente ist ausgeformt auf einem zweiten Abschnitt der Oberfläche des Barrier-Layers.

Description

  • Hintergrund der Erfindung
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung betrifft das Gebiet von Galliumnitrid(GaN)-Komponenten und integrierten Schaltungen. Insbesondere bezieht sich die Erfindung auf eine Struktur und ein Verfahren zur Isolation elektrischer Komponenten in einer integrierten Halbleiterschaltung.
  • 2. Beschreibung des Standes der Technik
  • Galliumnitrid(GaN)-Halbleiterkomponenten werden zunehmend bevorzugt wegen ihrer Fähigkeit, hohe Frequenz zu schalten, hohe Ströme zu tragen, und hohe Spannungen zu unterstützen. Die Entwicklung dieser Komponenten wurde grundsätzlich auf das Gebiet von Leistung/HF-Applikationen ausgelegt. Komponenten, die für diese Applikationsfelder hergestellt sind, basieren auf allgemeinen Komponentenstrukturen, die eine hohe Elektronenbeweglichkeit aufweisen und die auch häufig unter der Bezeichnung von Heterojunction Field Effect Transistors (HFET), High Electron Mobility Transistors (HEMT) oder Modulation Doped Field Effect Transistors (MODFET) geführt werden. Diese Typen von Komponenten können typischerweise hohen Spannungen, beispielsweise 30 V bis 2000 Volt widerstehen, während sie bei hohen Frequenzen, beispielsweise 100 kHz bis 100 GHz arbeiten.
  • Eine GaN-HEMT-Komponente schließt einen Stickstoffhalbleiter mit wenigstens zwei Stickstoff-Layern (Stickstoff-Schichten) ein. Verschiedene Materialien auf dem Halbleiter oder auf einem Buffer-Layer (Zwischenschicht) sorgen dafür, dass die Ebenen verschiedene Bandlücken haben. Die unterschiedlichen Materialien in benachbarten Stickstoff-Layers verursachen auch eine Polarisation, die zu einem leitfähigen zweidimensionalen Elektronengas(2DEG)-Gebiet nahe dem Übergang zwischen den beiden Layers beiträgt, insbesondere in dem Layer mit der schmäleren Bandlücke.
  • Die Stickstoff-Layer, die eine Polarisation verursachen, schließen typischerweise eine Barrier-Layer (Sperrschicht) aus AlGaN benachbart zu einem Layer aus GaN ein, um das 2DEG einzuschließen, welches einer Ladung erlaubt, durch die Komponente zu fließen. Dieses Barrier-Layer könnte dotiert oder undotiert sein. Weil die 2DEG-Region unter dem Gate bei einer Null Gate-Vorspannung existiert, sind die meisten Stickstoffkomponenten „normally on“ oder Verarmungs(depletion)modekomponenten. Wenn die 2DEG-Region unter dem Gate verarmt (entfernt) ist, wobei eine Gate-Vorspannung von Null angelegt ist, kann die Komponente auch eine Anreicherungsmodekomponente sein. Anreicherungsmodekomponenten sind normalerweise aus und sind bevorzugt wegen der zusätzlichen Sicherheit, die diese bieten, und weil sie einfacher mit einfachen, kosteneffizienten Ansteuerschaltungen zu steuern sind. Eine Anreicherungsmodekomponente benötigt eine positive Vorspannung, die an das Gate angelegt wird, um Strom zu leiten.
  • Integrierte Schaltungen (ICs) bestehen aus Komponenten, die benachbart zueinander angeordnet sind. Solche Komponenten könnten sich untereinander beeinflussen, wenn diese nicht elektrisch isoliert sind, und so verhindern, dass das IC ordnungsgemäß funktioniert.
  • 1(a) und 1(b) illustrieren ein Beispiel einer konventionellen integrierten Schaltung mit zwei Komponenten 10 und 20 mit einem Isolationsgebiet 30a, 30b, welches dazwischen angeordnet ist. Das Isolationsgebiet 30a, 30b ist vorgesehen, um bewusst das 2DEG zu entfernen, um die parasitäre Kapazität zu minimieren. Wie dargestellt, enthält die Komponente 10 Drain 11, Gate 12 und Source 13. Gleichartig enthält die Komponente 20 Drain 21, Gate 22 und Source 23. Das Isolationsgebiet 30a, 30b trennt Komponente 10 und Komponente 20 elektrisch, so dass die Source 13 der Komponente 10 und die Source 23 der Komponente 20 auf unterschiedlichen Potentialen sein werden.
  • Bei klassischen Herstellungsmethoden ist das Isolationsgebiet 30a, 30b ausgebildet durch entweder Entfernung der leitfähigen Layers durch Ätzen, wie in 1(a) gezeigt, oder durch Umwandlung der leitenden Layers in isolierende Layers durch Ionenimplantation, wie in 1(b) gezeigt. Wie weiter dargestellt, ist das Isolationsgebiet 30a, 30b getrennt durch einen Abstand von LISO. In Galliumnitrid(GaN)-basierten Materialien könnte die Isolationsdurchbruchspannung proportional zu LISO mit 50–200 V pro μm sein.
  • Isolationsstrukturen sind typischerweise hergestellt mit einer speziellen Maske, wie in den 2(a) und 2(b) gezeigt. In 2(a) verwendet ein Ätzen der Isolation, um ein Isolationsgebiet 50c zu erzeugen, typischerweise C12-basiertes, BC13-basiertes oder Argon-basiertes Plasma. In 2(b) sind die zur Isolation implantierten Arten 50 typischerweise Eisen (Fe), Magnesium (Mg), Sauerstoff (O) oder Stickstoff (N). Zur Herstellung eines Isolationsgebietes 50c, 50d durch Ätzen oder Ionenimplantation wird eine hierfür bestimmte Isolationsmaske benutzt, um ein strukturiertes Photoresist 40 auf die Oberfläche des Wafers aufzutragen. Das Isolationsgebiet 50c, 50d ist freigelegt, während Komponentenregionen der Komponente 10 und der Komponente 20 mit dem Photoresist 40 abgedeckt sind.
  • Die existierenden Verfahren zur Herstellung einer Isolationsstruktur leiden an einer Anzahl von Nachteilen, einschließlich: (1) Benötigen eine hierfür bestimmte Maske mit den entsprechenden Verfahrensschritten, welche die Kosten erhöhen; (2) Isolation durch Ätzen, die in einer geätzten Oberfläche mit hohen Leckströmen resultieren kann; und (3) Isolation durch Ionenimplantation, in welcher der Widerstand des Isolationsgebiets nach dem Hochtemperaturprozess abnehmen kann.
  • Entsprechend wäre es wünschenswert, ein Verfahren zur Herstellung einer Isolationsstruktur zur Verfügung zu stellen, welches keine dedizierte Maske benötigt, in einer Struktur mit reduzierten Leckströmen resultiert und nicht unter einer Abnahme der Widerstandsfähigkeit des Isolationsgebietes leidet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausführungsbeispiele, die unten beschrieben sind, adressieren die oben diskutierten Probleme und andere Probleme durch Bereitstellung eines Herstellungsverfahrens von GaN-Halbleiterkomponenten, die eine Isolationsregion zwischen zwei oder mehreren Transistorkomponenten einschließen.
  • Die integrierte Halbleiterkomponente, die hier offenbart wird, schließt ein Substrat-Layer, ein Buffer-Layer geformt auf dem Substrat-Layer, ein Galliumnitrid-Layer geformt auf dem Buffer-Layer, und ein Barrier-Layer geformt auf dem Galliumnitrid-Layer ein. Weiterhin sind Ohmsche Kontakte für eine Mehrzahl von Transistorkomponenten auf dem Barrier-Layer ausgeformt. Konkreterweise ist eine Mehrzahl von ersten Ohmschen Kontakten für die erste Transistorkomponente ausgeformt und auf einen ersten Abschnitt der Oberfläche des Barrier-Layers, und eine Mehrzahl von zweiten Ohmschen Kontakte für die zweite Transistorkomponente ist ausgeformt auf einem zweiten Abschnitt der Oberfläche des Barrier-Layers. Zusätzlich sind eine oder mehrere Gate-Strukturen geformt auf einem dritten Abschnitt der Oberfläche des Barriere-Layers zwischen der ersten und zweiten Transistorkomponente. Bevorzugt formen die Gate-Strukturen und die Abstände zwischen den Gate-Strukturen und den Source-Kontakten der Transistorkomponenten zusammen ein Isolationsgebiet, der elektrisch die erste Transistorkomponente von der zweiten Transistorkomponente isoliert. Weiterhin hat die eine oder mehrere Gate-Strukturen denselben Film-Stack und dieselbe Prozesssequenz wie Gate-Kontakte der ersten und zweiten Transistorkomponenten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Eigenschaften, Gegenstände und Vorteile der vorliegenden Offenbarung werden besser verständlich durch die detaillierte Beschreibung, welche unten ausgeführt ist, in Verbindung mit den Zeichnungen, in denen gleiche Bezugszeichen entsprechende Elemente charakterisieren und in denen:
  • 1(a) zeigt eine Schnittansicht einer konventionellen integrierten Schaltung mit einer Isolation geformt durch Ätzen aktiver Layers.
  • 1(b) illustriert eine Schnittansicht einer konventionellen integrierten Schaltung mit einer Isolation geformt durch Ionenimplantation in das EPI.
  • 2(a) illustriert eine Schnittansicht einer konventionellen integrierten Schaltung mit einem Isolationsgebiet geformt durch Wegätzen aktiver Layers unter Verwendung einer speziellen Maske.
  • 2(b) zeigt eine Schnittansicht einer konventionellen integrierten Schaltung mit einem Isolationsgebiet geformt durch Implantieren von Ionen in die aktiven Layers unter Verwendung einer speziellen Maske.
  • 3 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer ersten Ausführungsform der Erfindung.
  • 4 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer zweiten Ausführungsform der Erfindung.
  • 5 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer dritten Ausführungsform der Erfindung.
  • 6 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer vierten Ausführungsform der Erfindung.
  • 7(a)–7(d) zeigen ausgewählte Verarbeitungsschritte zur Herstellung der Isolationsstruktur von 6.
  • Die Figuren sind nicht zwingend maßstabsgetreu gezeichnet und die Elemente ähnlicher Strukturen oder Funktionen sind im Allgemeinen durch gleiche Bezugszeichen für darstellerische Zwecke durch die Figuren gekennzeichnet. Die Figuren sind nur dazu gedacht, die Beschreibung der verschiedenen hierin beschriebenen Ausführungsformen zu vereinfachen; die Figuren beschreiben nicht jeden Aspekt der technischen Lehre, die hierin offenbart ist, und beschränken nicht den Schutzbereich der Ansprüche.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • In der folgenden detaillierten Beschreibung wird auf bestimmte Ausführungsformen Bezug genommen. Diese detailliert Beschreibung ist lediglich beabsichtigt, einem Fachmann Details zur Ausführung bevorzugter Aspekte der hier dargestellten technischen Lehre beizubringen und ist nicht beabsichtigt, um den Schutzbereich der Ansprüche zu beschränken. Daher sind Kombinationen von Merkmalen, die in der folgenden detaillierten Beschreibung offenbart sind, nicht zwingenderweise zur Ausführung der technischen Lehre im breitesten Sinne notwendig und werden stattdessen lediglich erläutert, um besonders repräsentative Beispiele der vorliegenden technischen Lehren zu zeigen. Es soll verstanden werden, dass andere Ausführungsformen verwendet werden können und dass verschiedene strukturelle, logische und elektrische Änderungen gemacht werden könnten.
  • 3 stellt eine Galliumnitrid(GaN)-Halbleiterkomponente 300 dar, mit einer Isolationsstruktur 340 entsprechend einer ersten Ausführungsform der vorliegenden Erfindung. Die integrierte Halbleiterkomponente 300 ist geformt auf einem Substrat 311, welches zum Beispiel Silicium (Si), Siliciumcarbid (SiC) oder Saphir umfassen könnte. Ein Buffer-Layer 312 ist ausgebildet auf dem Substrat-Layer 311 und trennt den Substrat-Layer 311 von einem Galliumnitrid(GaN)-Layer 313. In der beispielhaften Ausführungsform ist der Galliumnitrid(GaN)-Layer 313 typischerweise undotiert und hat eine Dicke von 0,5 bis 10 μm. Ein Barrier-Layer 314 ist ausgebildet über und im Verbindung mit dem Galliumnitrid(GaN)-Layer 313. Weiterhin ist der Barrier-Layer 314 ausgeformt auf Aluminiumgalliumnitrid (AlGaN) und ist typischerweise undotiert und hat eine Dicke von 50 Å zu 300 Å mit einer Aluminium(Al)-Zusammensetzung von 10 % bis 35 %.
  • Die integrierte Halbleiterkomponente 300 enthält Komponenten 320 und 330, die Ohmschen Kontakte 321 und 331 enthalten, welche die Drains der Komponenten formen. Ohmsche Kontakte 323 und 333 formen die Sources der Komponenten 320 und 330 und Gates 322 und 332 sind vorgesehen zwischen den Drains 321, 331 und den Sources 323, 333 der Komponenten 320, 330. Zusätzlich ist die Gate-Struktur 341 vorgesehen zwischen den Komponenten 320 und 330 und hat denselben Film-Stack und dieselben Prozesssequenzen wie Gate 322 der Komponente 320 und Gate 332 der Komponente 330. Die Gate-Struktur 341 zusammen mit Abstand 342 und Abstand 343 formen die Isolationsstruktur 340 entsprechend der Erfindung. Die Isolationsstruktur 340 isoliert die Komponenten 320 und 330 elektrisch.
  • In der beispielhaften Ausführungsform ist die Gate-Struktur 341 bevorzugt vorgespannt zu der negativsten Spannung in der Schaltung, einschließlich der beiden Komponenten 320, 330 und dem Gate-Treiber. Unter der Annahme, dass alle Komponenten in der Schaltung sind Enhancement Mode(E-Mode)Komponenten sind, kann die Gate-Struktur 341 zu Masse verbunden werden. Auch in einer Ausführungsform, wo Komponente 320 und Komponente 330 eine Halbbrücke bilden, und wenn Komponente 320 die Low Side und Komponente 330 die High Side der Halbbrückenschaltung darstellen, kann die Gate-Struktur 341 verbunden werden mit der Source 323 der Komponente 320. Wenn die Schaltung 300 eine Depletion-Mode(D-Mode)-Komponente enthält, kann die Gate-Struktur 341 mit dem negativen Spannungsgenerator kurzgeschlossen werden. Wenn die Komponente 320 auf eine hohe Spannung bezogen wird (d. h. die Source 323 ist auf einem höheren Potential als die Source 333 der Komponente 330), dann tragen die Elektrode 341 und Abstand 342 das Spannungsdifferential zwischen der Source 323 in der Komponente 320 und der Source 333 in der Komponente 330. Der Abstand 342 zwischen den Sources 323 und 333 bestimmt die maximale Isolationsspannung einer Komponente 320. Typischerweise können 50–200 Volt pro μm in GaN-basierten Materialien unterstützt werden. In ähnlicher Weise, wenn Komponente 330 auf eine hohe Spannung bezogen ist, bestimmt der Abstand 343 zwischen der Gate-Struktur 341 und der Source 333 die maximale Isolationsspannung der Komponente 330.
  • Vorteilhafterweise ist die Isolation mit einer hierfür bestimmten Isolationsmaske hergestellt, sowie hiermit verbundenen Verfahrensschritten im Zusammenhang mit der vorliegenden Erfindung. Konsequenterweise hat die Isolation der vorliegenden Erfindung geringere Herstellungskosten als die geätzte oder ionenimplantierte Isolation, welche oben in Bezug auf die Herstellungsmethode nach dem Stand der Technik diskutiert wurde. Zusätzlich hat die Isolation der erfindungsgemäßen Komponente 300 eine geringere Leckage als eine geätzte Isolation oder ionenimplantierte Isolation.
  • 4 zeigt eine Galliumnitrid(GaN)-Halbleiterkomponente 400 mit einer Isolationsstruktur 440 entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung. Die integrierte Halbleiterkomponente 400 ist ausgeformt auf einem Substrat 411, welches zum Beispiel Silicium (Si), Siliciumcarbid (SiC) oder Saphir umfassen könnte. Ein Buffer-Layer 412 ist ausgeformt über dem Substrat-Layer 411 und trennt den Substrat-Layer 411 von dem Galliumnitrid(GaN)-Layer 413, der ausgeformt über dem Buffer-Layer 412 ist. Vorzugsweise ist der Galliumnitrid(GaN)-Layer 413 typischerweise undotiert und hat eine Dicke von 0,5 bis 10 μm. Ein Barrier-Layer 414 ist ausgeformt über und in Verbindung mit dem Galliumnitrid(GaN)-Layer 413. In der beispielhaften Ausführungsform ist ein Barrier-Layer 414 ausgeformt aus AlGaN und ist typischerweise und -otiert mit einer Dicke von 50 Å bis 300 Å und mit einer Aluminium(Al)-Zusammensetzung von 10 % bis 35 %.
  • Die Halbleiterkomponente 400 schließt Komponenten 420 und 430 ein. Die Ohmschen Kontakte 421, 431 formen die Drains der Komponenten 420 und 430 und Ohmsche Kontakte 423 und 433 formen die Sources der Komponenten 420 und 430. Weiterhin sind Gates 422 und 432 vorgesehen zwischen den Drains 421, 431 und den Sources 423, 433 der Komponenten 420, 430. Zusätzlich sind Gate-Strukturen 444 und 445 zwischen den Komponenten 420 und 430 vorgesehen. Die Gate-Strukturen 444 und 445 haben denselben Film-Stack und dieselben Prozesssequenzen wie die Gates 422 und 432 der Komponenten 420 und 430. In der beispielhaften Ausführungsform der 4 ist ein Ohmscher Kontakt 441 vorgesehen zwischen den Gate-Strukturen 444 und 445. Der Abstand 442 ist vorgesehen zwischen den Gate-Strukturen 444 und der Source 423 der Komponente 420 und Abstand 443 ist vorgesehen zwischen der Gate-Struktur 445 und der Source 433 der Komponente 430. Zusammen formen die Gate-Strukturen 444 und 445, Ohmscher Kontakt 441 und Abstände 442 und 443 die Isolationsstruktur 440 der Halbleiterkomponente 400 entsprechend der Ausführungsform der Erfindung, welche die Komponenten 420 und 430 elektrisch isolieren.
  • In der Ausführungsform der Erfindung, die in 4 dargestellt sind, sind die Gate-Strukturen 444 und 445 bevorzugt Enhancement-Mode(Anreicherungsmode)-Strukturen. Vorzugsweise sind die Gate-Struktur 444, Gate-Struktur 445 und der Ohmsche Kontakt 441 floatend und nicht an irgendeine externe Vorspannung angeschlossen. Alternativ sind die Gate-Struktur 444, Gate-Struktur 445 und der Ohmsche Kontakt 441 miteinander kurzgeschlossen und mit der niedrigsten Referenzspannung der Schaltung 400 verbunden. Wenn an der Komponente 420 eine höhere Spannung als an der Komponente 430 anliegt, ist die Gate-Struktur 444 invers vorgespannt und unterstützt ein Spannungsdifferential über den Abstand 442, welcher verhindert, dass die Komponente 430 beeinflusst wird durch die hohe Spannung an der Komponente 430. Der Abstand 442 bestimmt die maximale Isolationsspannung der Komponente 420 (d. h. bei etwa 50 bis 200 V pro μm in GaN-basierten Materialien). In ähnlicher Weise, wenn die Komponente 430 eine hohe Spannung erfährt, bestimmt der Abstand 443 die maximale Isolationsspannung.
  • Es ist bevorzugt, wenn die beispielhafte Komponente 400 der Erfindung, die in 4 dargestellt ist, dieselben Vorteile wie die erste Ausführungsform aufweist. Das Isolationsgebiet 440 ist ausgebildet ohne eine spezielle Isolationsmaske und die zugehörigen Prozessschritte, hat geringere Verarbeitungskosten als geätzte oder ionenimplantierte Isolation und hat geringere Leckage als geätzte oder ionenimplantierte Isolation.
  • 5 zeigt eine Galliumnitrid(GaN)-Halbleiterkomponente 500 mit einer Isolationsstruktur 540 entsprechend einer dritten Ausführungsform der vorliegenden Erfindung. In der beispielhaften Ausführungsform ist die integrierte Halbleiterkomponente 500 geformt auf einem Substrat 511, welches beispielsweise Silicium (Si), Siliciumcarbid (SiC) oder Saphir umfassen könnte. Ein Buffer-Layer 512 ist geformt auf einem Substrat 511 und trennt den Substrat-Layer 511 von dem Galliumnitrid(GaN)-Layer 513 geformt auf dem Buffer-Layer 512. Der Galliumnitrid(GaN)-Layer 513 ist typischerweise undotiert und hat eine Dicke von 0,5 bis 10 μm. Ein Barrier-Layer 514 ist geformt über und in Kontakt mit dem Galliumnitrid(GaN)-Layer 513. Barrier-Layer 514 ist geformt aus AlGaN und ist typischerweise undotiert und hat eine Dicke von 50 Å zu 300 Å. Bevorzugt hat der Barrier-Layer 514 eine Aluminium(Al)-Zusammensetzung von 10 % bis 35 %.
  • Komponenten 520 und 530 haben Drain-Kontakte 521 und 531, Source-Kontakte 523 und 533, Gates 522 und 532 angeordnet zwischen den entsprechenden Drains 521, 531 und Sources 523, 533. Weiterhin sind die Gate-Strukturen 544 und 545 angeordnet zwischen den Komponenten 520 und 530, mit Gate-Struktur 544 benachbart zur Source 523 der Komponente 520 und Gate-Struktur 545 benachbart zur Source 533 der Komponente 530. Die Gate-Strukturen 544 und 545 haben denselben Film-Stack und sind ausgeformt durch denselben Prozess wie Gate 522 der Komponente 520 und Gate 532 der Komponente 530. Die Gate-Strukturen 544 und 545 und Abstand 542 zwischen den Gate-Strukturen bilden zusammen die Isolationsstruktur 540 der Komponente 500 entsprechend der beispielhaften Ausführungsform dargestellt in 5. Die Isolationsstruktur 540 isoliert elektrisch die Komponente 520 und Komponente 530.
  • Wie in der Ausführungsform dargestellt in 4 und oben beschrieben, sind die Gate-Strukturen 544 und 545 bevorzugt Anreicherungsmode-Gates. In einer Ausführungsform ist die Gate-Struktur 544 kurzgeschlossen zu der Source 523 der Komponente 520, und Gate-Struktur 545 ist kurzgeschlossen zu der Source 533 der Komponente 530. Wenn Komponente 520 eine höhere Spannung als die Komponente 530 erfährt, dann wird die Gate-Struktur 545 invers vorgespannt und trägt ein Spannungsdifferential über den Abstand 542, welcher verhindert, dass die Komponente 530 durch die Komponente 520 beeinflusst wird. Wenn die Komponente 530 eine höhere Spannung als die Komponente 520 erfährt, ist die Gate-Struktur 544 invers vorgespannt und trägt ein Spannungsdifferential über den Abstand 542, verhindernd, dass die Komponente 520 von der Komponente 530 beeinflusst wird. Der Abstand 542 zwischen den Gate-Strukturen 544 und 545 bestimmt die maximale Isolationsspannung zwischen den Komponenten 520 und 530 mit 50 bis 200 Volt pro μm in GaN-basierten Materialien. In einer Ausführungsform können die Gate-Strukturen 544 und 545 in dem Isolationsbereich 540 verbunden werden zur Source 523 der Komponente 520 und Source 533 der Komponente 530, die nicht zu irgendeiner externen Spannungsreferenz verbunden werden brauchen. In einer Verbesserung der Ausführungsform ist es möglich, die Gate-Strukturen 544 und 545 zu der niedrigsten Spannungsreferenz der Komponente 500 zu verbinden.
  • Die Komponente 500 dargestellt in 5 hat dieselben Vorteile wie die erste und zweite oben diskutierte Ausführungsform in Bezug auf die 3 und 4. Das Isolationsgebiet 540 ist geformt ohne eine hierfür bestimmte Isolationsmaske und den zugehörigen Verfahrensschritten, hat niedrigere Herstellungskosten als die geätzte oder ionenimplantierte Isolation und hat niedrigere Leckagen als geätzte Isolation und ionenimplantierte Isolation. Zusätzlich benötigt die Komponente 500 nur einen Abstand 542, was bedeutet, dass das Isolationsgebiet 540 weniger Fläche benötigt und Kosten reduziert. Weiterhin brauchen in der dritten Ausführungsform der Erfindung die Gate-Strukturen 544 und 545 nicht zu einer externen Spannungsreferenz verbunden werden.
  • 6 illustriert eine Galliumnitrid(GaN)-Halbleiterkomponente 600 mit einer Isolationsstruktur 640 entsprechend einer vierten Ausführungsform der vorliegenden Erfindung. Die integrierte Halbleiterkomponente 600 ist ähnlich zur Komponente 500, welche in der 5 dargestellt ist, mit der Ausnahmen, dass es ein Gebiet 643 gibt, oder eine Öffnung, bei der oberflächenleitfähige Layers und das zweidimensionale Elektronengas (2DEG) des Galliumnitrid(GaN)-Layers 613 entfernt ist durch wahlweise Ätzen oder Ionenimplantation.
  • Wie dargestellt, ist die Komponente 600 geformt auf einem Substrat 611 mit einem Buffer-Layer 612, der den Substrat-Layer 611 von dem Galliumnitrid(GaN)-Layer 613 trennt. Ein Barrier-Layer 614 ist geformt auf dem GaN-Layer 613 und umfasst AlGaN und ist typischerweise undotiert mit einer Dicke von 50 Å bis 300 Å und einer Aluminium(Al)-Zusammensetzung von 10 % bis 35 %. Komponente 620 schließt Drain 621, Gate 622 und Source 623 ein. Die Komponente 630 schließt Drain 631, Gate 632 und Source 633 ein. Die Gate-Strukturen 644 und 645 haben denselben Film-Stack und dieselbe Prozesssequenz wie Gate 622 und Gate 632. Vorzugsweise ist die Gate-Struktur 644 kurzgeschlossen mit der Source 623, und die Gate-Struktur 645 ist kurzgeschlossen mit der Source 633. Der Abstand 642 ist vorgesehen zwischen den Gate-Strukturen 644 und 645, und der Bereich 643 ist geformt zwischen dem Abstand 642 durch Entfernung der oberflächenleitfähigen Layer (z. B. Barrier-Layer 614) und dem zweidimensionalen Elektronengas (2DEG) von GaN-Layer 613 bei wahlweise Ätzen oder Ionenimplantation. Die Gate-Strukturen 644 und 645, Abstand 642, und Bereich 643 bilden gemeinschaftlich die Isolationsstruktur 640, welche die Komponenten 620 und 630 isolieren.
  • Wie oben diskutiert, ist die Komponente 600 ähnlich zu der in Komponente 500, dargestellt in 5, mit der Ausnahme, dass eine geätzte oder implantierter Region 643 zwischen den beiden Gate-Strukturen 644 und 645 vorgesehen ist. Wegen der Region 643 hat die Komponente 600 eine niedrigere Leckage als die Komponente 500. Zusätzlich ist es möglich, den Abstand zwischen den beiden Gate-Strukturen 644 und 645 zu reduzieren. Der Isolationsbereich 643 kann geformt werden durch Wegätzen der aktiven Layer, bei Ionenimplantation, oder durch selbstausgerichtete Isolationsformierung, wie in der anhängigen US Provisional Application Nr. 61/843,804 , angemeldet am 8. Juli 2013.
  • 7(a) bis 7(d) illustrieren eine beispielhafte Methode zur Herstellung einer GaN-Halbleiterkomponente 600, dargestellt in 6 und oben beschrieben. In diesem Ausführungsbeispiel ist die Isolationsregion 740 der Halbleiterkomponente geformt durch eine selbstausrichtende Isolationstechnik. Insbesondere zeigt die 7(a) die Ausformung einer startenden EPI-Struktur, die einschließt ein Substrat 711, ein Buffer-Layer 712, einen GaN-Layer 713 und einen Barrier-Layer 714. Es ist bevorzugt, dass die Anlagerung durch irgendeine konventionelle Anlagerungstechnik vorgenommen werden kann, wie Atomic Layer Deposition oder Plasma Enhanced Chemical Vapor Deposition oder ähnliche. Weiterhin illustriert die 7(b) die Struktur nach der Anlagerung eines dielektrischen Layers 715 (dielektrische Schicht) und nach der Durchführung einer Kontaktmaskierung und Ätzens. Vorzugsweise ist der dielektrische Layer 715 ein dielektrischer Film, wie beispielsweise Si3N4. 7(c) illustriert die Struktur nach der Anlagerung von Kontaktmetall-Layern (z. B. Photoresist 717), Kontaktmetallmaske und Metallätzen. 7(d) illustriert die Komponente, nachdem das Photoresist 717 entfernt und die Gate-Strukturen 744 und 745 geformt sind. Wie gezeigt, schließt die resultierende Halbleiterkomponente Transistorkomponente 720 mit Drain, Gate und Source-Kontakten 721–723 und Transistorkomponente 730 mit Drain, Gate und Source-Kontakten 731–733 ein. Das Isolationsgebiet 743 oder die Öffnung, wo oberflächenleitfähige Layers und das zweidimensionale Elektronengas (2DEG) des Galliumnitrid(GaN)-Layers 713 gebildet sind wird entweder durch Ätzen oder Ionenimplantation hergestellt. Vorteilhafterweise ist die Isolationsstruktur 740 geformt ohne eine spezielle Maske.
  • Die obige Beschreibung und Zeichnungen sind nur veranschaulichend für spezielle Ausführungsformen, die die hierin beschriebenen Eigenschaften und Vorteile haben. Modifikationen und Ersetzungen von spezifischen Prozessbedingungen könnten gemacht werden. Entsprechend sind die Ausführungsformen der Erfindung nicht limitierend durch die vorstehende Beschreibung und Zeichnungen.

Claims (17)

  1. Eine integrierte Halbleiterkomponente umfassend: ein Buffer-Layer, angeordnet auf einem Substrat-Layer; ein Galliumnitrid-Layer, angeordnet auf dem Buffer-Layer; ein Barrier-Layer, angeordnet auf dem Galliumnitrid-Layer; eine Mehrzahl von ersten Komponentenkontakten für eine erste Transistorkomponente, geformt auf einem ersten Abschnitt einer freiliegenden Oberfläche des Barrier-Layers; eine Mehrzahl von zweiten Komponentenkontakten für eine zweite Transistorkomponente, geformt auf einem zweite Abschnitt der freiliegenden Oberfläche des Barrier-Layers; wenigstens eine Gate-Struktur, geformt auf einem dritten Abschnitt der Oberfläche des Barriers, wobei die Gate-Struktur angeordnet ist zwischen der Mehrzahl der ersten Komponentenkontakte und der Mehrzahl der zweiten Komponentenkontakte, um einen Isolationsbereich der integrierten Halbleiterkomponente zu formen, welcher elektrisch die erste Transistorkomponente von der zweiten Transistorkomponente isoliert.
  2. Die integrierte Halbleiterkomponente entsprechend Anspruch 1, wobei die Mehrzahl von ersten Komponentenkontakten umfasst Source-, Gate- und Drain-Kontakte für die erste Transistorkomponente, und die Mehrzahl von zweiten Komponentenkontakten umfasst Source-, Gate- und Drain-Kontakte für die zweite Transistorkomponente.
  3. Die integrierte Halbleiterkomponente entsprechend Anspruch 2, wobei die Gate-Struktur angeordnet ist zwischen den entsprechenden Source-Kontakten der ersten und zweiten Transistorkomponente.
  4. Die integrierte Halbleiterkomponente entsprechend Anspruch 2, wobei die Gate-Struktur und die Gate-Kontakte der ersten und zweiten Transistorkomponente einen gemeinsamen Film-Stack umfassen.
  5. Die integrierte Halbleiterkomponente entsprechend Anspruch 2, wobei die Gate-Struktur die Gate-Kontakte der ersten und zweiten Transistorkomponente von gemeinsamen Prozesssequenzen hergestellt sind.
  6. Die integrierte Halbleiterkomponente entsprechend Anspruch 2, wobei die Gate-Struktur elektrisch an einen Source-Kontakt der ersten Transistorkomponente und der zweiten Transistorkomponente gekoppelt ist.
  7. Die integrierte Halbleiterkomponente entsprechend Anspruch 2, wobei die Gate-Struktur bei der am meisten negativen Spannung in der integrierten Halbleiterkomponente vorgespannt ist.
  8. Eine integrierte Halbleiterkomponente, umfassend: ein Buffer-Layer, angeordnet auf einem Substrat-Layer; ein Galliumnitrid-Layer angeordnet auf dem Buffer-Layer; ein Barrier-Layer, angeordnet auf dem Galliumnitrid-Layer; eine Mehrzahl von ersten Komponentenkontakten für eine erste Transistorkomponente, geformt auf einem ersten Abschnitt einer freiliegenden Oberfläche des Barrier-Layers; eine Mehrzahl von zweiten Komponentenkontakten für eine zweite Transistorkomponente, geformt auf einem zweite Abschnitt einer freiliegenden Oberfläche des Barrier-Layers; ein paar Gate-Strukturen geformt auf einem dritten Abschnitt auf der Oberfläche der Barrier, wobei das Paar der Gate-Strukturen angeordnet ist zwischen der Mehrzahl von ersten Komponentenkontakten und der Mehrzahl von zweiten Komponentenkontakten, um einen isolierten Bereich in der integrierten Halbleiterkomponente zu formen, welcher elektrisch die erste Transistorkomponente von der zweiten Transistorkomponente isoliert.
  9. Die integrierte Halbleiterkomponente nach Anspruch 8, wobei die Mehrzahl der ersten Komponentenkontakte umfassen Source-, Gate- und Drain-Kontakte für die erste Transistorkomponente und die Mehrzahl der zweiten Komponentenkontakte umfassen Source-, Gate- und Drain-Kontakte für die zweite Transistorkomponente.
  10. Die integrierte Halbleiterkomponente nach Anspruch 9, wobei das Paar der Gate-Strukturen angeordnet ist zwischen den entsprechenden Source-Kontakten der ersten und zweiten Transistorkomponente.
  11. Die integrierte Halbleiterkomponente nach Anspruch 9, wobei das Paar der Gate-Strukturen und die Gate-Kontakte der ersten und zweiten Transistorkomponenten einen gemeinsamen Film-Stack umfassen.
  12. Die integrierte Halbleiterkomponente nach Anspruch 9, wobei das Paar der Gate-Strukturen und der Gate-Kontakte der ersten und zweiten Transistorkomponenten von gemeinsamen Prozesssequenzen hergestellt sind.
  13. Die integrierte Halbleiterkomponente nach Anspruch 9, weiter umfassend einen Ohmschen Kontakt, geformt auf dem dritten Abschnitt der Oberfläche der Barrier zwischen dem Paar der Gate-Strukturen, so dass das Paar der Gate-Strukturen und der Ohmsche Kontakt den Isolationsbereich formen.
  14. Die integrierte Halbleiterkomponente nach Anspruch 13, wobei das Paar der Gate-Strukturen Anreichungsmodestrukturen und das Paar der Gate-Strukturen und der Ohmsche Kontakt nicht elektrisch mit einer externen Vorspannung verbunden sind.
  15. Die integrierte Halbleiterkomponente nach Anspruch 13, wobei das Paar der Gate-Strukturen Anreicherungsmodestrukturen sind und das Paar der Gate-Strukturen und der Ohmsche Kontakt miteinander kurzgeschlossen sind und zu einer niedrigsten Spannungsreferenz der integrierten Halbleiterkomponente verbunden sind.
  16. Die integrierte Halbleiterkomponente nach Anspruch 9, wobei das Paar der Gate-Struktur benachbart zu den Source-Kontakten der ersten und zweiten Transistorkomponenten angeordnet sind und eine Isolationsöffnung zwischen den Paaren der Gate-Strukturen geformt ist.
  17. Die integrierte Halbleiterkomponente nach Anspruch 16, wobei das Isolationsfenster definiert ist in dem dritten Abschnitt der Oberfläche des Barrier-Layer und ein Galliumnitrid-Layer unter dem dritten Abschnitt des Barrier-Layer.
DE112014003169.0T 2013-07-08 2014-07-02 Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen Active DE112014003169B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361843810P 2013-07-08 2013-07-08
US61/843,810 2013-07-08
PCT/US2014/045251 WO2015006133A1 (en) 2013-07-08 2014-07-02 Isolation structure in gallium nitride devices and integrated circuits

Publications (3)

Publication Number Publication Date
DE112014003169T5 true DE112014003169T5 (de) 2016-03-24
DE112014003169T8 DE112014003169T8 (de) 2016-07-28
DE112014003169B4 DE112014003169B4 (de) 2021-01-21

Family

ID=52132184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014003169.0T Active DE112014003169B4 (de) 2013-07-08 2014-07-02 Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen

Country Status (7)

Country Link
US (1) US9171911B2 (de)
JP (1) JP6381639B2 (de)
KR (1) KR102204777B1 (de)
CN (1) CN105359275B (de)
DE (1) DE112014003169B4 (de)
TW (1) TWI543368B (de)
WO (1) WO2015006133A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515397B2 (en) 2020-07-21 2022-11-29 Globalfoundries U.S. Inc. III-V compound semiconductor layer stacks with electrical isolation provided by a trap-rich layer
TWI794650B (zh) * 2020-09-24 2023-03-01 世界先進積體電路股份有限公司 半導體結構及其製作方法
US11469225B2 (en) 2020-10-16 2022-10-11 Globalfoundries U.S. Inc. Device integration schemes leveraging a bulk semiconductor substrate having a <111 > crystal orientation
US11552188B2 (en) 2020-11-24 2023-01-10 Vanguard International Semiconductor Corporation High-voltage semiconductor structure
US11569374B2 (en) 2020-12-02 2023-01-31 Globalfoundries U.S. Inc. Implanted isolation for device integration on a common substrate
CN115050820A (zh) * 2021-01-12 2022-09-13 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法
US20230012738A1 (en) * 2021-07-13 2023-01-19 Analog Power Conversion LLC Power device with partitioned active regions

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178175A (ja) * 1984-09-25 1986-04-21 Sony Corp 半導体集積回路
JPH0322441A (ja) * 1989-06-19 1991-01-30 Nec Corp 化合物半導体装置
JPH07153938A (ja) * 1993-11-30 1995-06-16 Nippon Steel Corp 半導体装置
EP0718881B1 (de) * 1994-12-20 2003-07-16 STMicroelectronics, Inc. Isolierung durch aktive Transistoren mit geerdeten Torelektroden
US5834820A (en) * 1995-10-13 1998-11-10 Micron Technology, Inc. Circuit for providing isolation of integrated circuit active areas
US6747503B2 (en) * 2002-04-08 2004-06-08 Exar Corporation CMOS transmission gate with high impedance at power off
US20050040792A1 (en) * 2003-08-18 2005-02-24 Rajendran Nair Method & apparatus for charging, discharging and protection of electronic battery cells
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
US7719058B2 (en) 2005-10-12 2010-05-18 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
US7521307B2 (en) * 2006-04-28 2009-04-21 International Business Machines Corporation CMOS structures and methods using self-aligned dual stressed layers
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
US20100117188A1 (en) 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
JP5526470B2 (ja) * 2007-09-03 2014-06-18 サンケン電気株式会社 窒化物系化合物半導体装置
JP5064321B2 (ja) * 2008-07-09 2012-10-31 パナソニック株式会社 半導体装置
JP4984179B2 (ja) * 2009-02-06 2012-07-25 ソニー株式会社 半導体装置
JP2010245350A (ja) * 2009-04-07 2010-10-28 Toshiba Corp 半導体装置
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
JP5672756B2 (ja) * 2010-04-16 2015-02-18 サンケン電気株式会社 半導体装置
US8368121B2 (en) 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
TWI523148B (zh) * 2010-10-22 2016-02-21 國立交通大學 提升高電子遷移率電晶體元件崩潰電壓的方法
US8378419B2 (en) 2010-11-22 2013-02-19 International Business Machines Corporation Isolation FET for integrated circuit
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US9214400B2 (en) * 2011-08-31 2015-12-15 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with back gate isolation regions and method for manufacturing the same
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
TWI615977B (zh) * 2013-07-30 2018-02-21 高效電源轉換公司 具有匹配臨界電壓之積體電路及其製造方法

Also Published As

Publication number Publication date
JP6381639B2 (ja) 2018-08-29
DE112014003169T8 (de) 2016-07-28
WO2015006133A1 (en) 2015-01-15
CN105359275A (zh) 2016-02-24
US9171911B2 (en) 2015-10-27
CN105359275B (zh) 2019-06-14
KR20160030073A (ko) 2016-03-16
JP2016527716A (ja) 2016-09-08
KR102204777B1 (ko) 2021-01-20
TW201511263A (zh) 2015-03-16
US20150008442A1 (en) 2015-01-08
TWI543368B (zh) 2016-07-21
DE112014003169B4 (de) 2021-01-21

Similar Documents

Publication Publication Date Title
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE112014003169B4 (de) Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112005000223T5 (de) Verbesserte Betriebsweise mit III-nitrierten Feldeffekttransistoren
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE112014003495T5 (de) Gate mit selbstausgerichtetem Absatz für Anreicherungsmode-GaN-Transistoren
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE112014003545T5 (de) Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben
DE112021001221T5 (de) Iii-nitrid-transistor mit einer deckschicht für hochfrequenz-operation
DE102019104424A1 (de) Halbleitervorrichtung
DE102016122568A1 (de) Nitridhalbleitervorrichtung und verfahren zur herstellung derselben
DE102016115761A1 (de) Halbleitervorrichtung
DE102023118803A1 (de) Integrierte Galliumnitrid-Transistoren mit hoher Elektronenbeweglichkeit im Verarmungs- und Anreicherungsmodus
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE112014003175B4 (de) Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen
DE102018203747A1 (de) Feldeffekttransistoren mit einer T förmigen Gateelektrode
DE112010005265T5 (de) DMOS-Transistor mit erhöhter Durchbruchsspannung und Verfahren zur Herstellung.

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029150000

Ipc: H01L0021760000

R018 Grant decision by examination section/examining division
R020 Patent grant now final