-
Technisches Gebiet.
-
Die beanspruchte Erfindung betrifft einen DMOS-(doppelt diffundierten Metall-Oxid-Halbleiter-)Transistor als Verarmungstyp, oder der ausgebildet ist, im Verarmungsmodus zu arbeiten, wobei ein leitender Kanal ohne Anlegen einer Spannung an die Gateelektrodenstruktur ausgebildet ist.
-
Hintergrund.
-
Allgemein sind Feldeffekttransistoren (FET) und insbesondere MOS-Transistoren Halbleiterbauelemente, die einen Sourceanschluss und einen Drainanschluss und ein dazwischenliegendes Kanalgebiet aufweisen, in welchem sich ein leitender Kanal beim Anlegen einer geeigneten Steuerspannung an eine Gateelektrodenstruktur aufbaut. Die Gateelektrodenstruktur enthält wiederum eine Gateelektrode und eine Gate-Dielektrikumsschicht, die die Gateelektrode von dem Kanalgebiet trennt. Beim Anlegen einer Spannung über der Gateelektrode und dem Halbleiterkörper, der mit dem Kanalgebiet verbunden ist, und bei Überschreiten der Schwellwertspannung der Transistoren sammeln sich zunehmend Ladungsträger an der Grenzfläche an, die durch die Gate-Dielektrikumsschicht und das Kanalgebiet gebildet ist, so dass ein leitender Kanal zwischen dem Sourcegebiet und dem Draingebiet aufgebaut wird. Somit wird der Stromfluss nur durch eine einzelne Art an Ladungsträgern hervorgerufen im Gegensatz zu dem Stromfluss in einem Bipolartransistor, in welchem sowohl die Minoritätsladungsträger als auch die Majoritätsladungsträger zum Stromfluss beitragen. Aufgrund dieses unipolaren Stromflusses in Feldeffekttransistoren ist die Schaltgeschwindigkeit wesentlich kürzer im Vergleich zu Bipolartransistoren, wodurch der FET und insbesondere ein MOS-Transistor ein sehr geeigneter Kandidat für Hochgeschwindigkeitsanwendungen ist.
-
In jüngerer Zeit werden FET-Bauelemente und insbesondere MOS-Transistoren zunehmend in Leistungsanwendungen eingesetzt. Derartige Anwendungen erfordern die Handhabung von Strömen bis zu mehreren 10 A oder mehr und von Spannungen bis zu 100 V und deutlich höher, da in vielen Fällen auch schnell schaltende Transistoren in geschalteten Stromversorgungen, Motorsteuerungen und dergleichen benötigt werden. Die hohen Spannungen in Leistungsanwendungen erfordern jedoch gewisse Anpassungen in den Dotierstoffprofilen der MOS-Transistoren, um die angestrebten Eigenschaften für die Durchbruchsspannung bereitzustellen. Beispielsweise ist ein so genanntes Driftgebiet mit dem Draingebiet verbunden und verbindet somit das Draingebiet mit dem vorgesehenen Kanalgebiet. Das Driftgebiet ist grundsätzlich ein Halbleitergebiet mit der gleichen grundlegenden Dotierung wie das Draingebiet jedoch mit einer reduzierten Dotierstoffkonzentration. Dies führt zu einem im Wesentlichen ohmschen Verhalten des Driftgebiets, wodurch ein entsprechender Spannungsabfall über dem Driftgebiet beim Aufbau eines leitenden Kanals hervorgerufen wird. Folglich bestimmen das Dotierstoffprofil in dem Draingebiet und dem Sourcegebiet und ihre Verbindung zu dem Kanalgebiet mit einem dazwischen liegenden Driftgebiet die Transistoreigenschaften in ”Leistungsanwendungen”.
-
Feldeffekttransistoren können generell in Anreicherungstransistoren und Verarmungstransistoren unterteilt werden. In einem Transistor des Anreicherungstyps hat das Kanalgebiet keinen leitenden Pfad, wenn eine Spannung von null an der Gateelektrodenstruktur angelegt ist, während Transistoren des Verarmungstyps bei einer Gate-Spannung von null einen leitenden Kanal aufweisen. Somit sind die Transistoren des Verarmungstyps ohne das Anlegen einer Gate-Spannung leitend, und diese Verarmungstransistoren können durch Anlegen einer Gate-Spannung ausgeschaltet werden. Für einen n-Kanaltransistor ist diese Spannung negativ. Dazu erhält der Transistor des Verarmungstyps eine zusätzliche Dotierstoffkonzentration in dem Kanalgebiet, woraus sich ein leitender Pfad zwischen dem Draingebiet und dem Sourcegebiet ergibt, der zunehmend an Ladungsträgern beim Anlegen einer negativen Gate-zu-Source-Spannung ”verarmt”, so dass letztlich der Transistor abschaltet, wenn das Kanalgebiet vollständig verarmt ist.
-
Mit Bezug zu 1 werden nunmehr ein typischer Transistoraufbau eines vertikalen DMOS-Transistors 10 und konventionelle Techniken zur Erzeugung eines zusätzlichen Kanalgebiets für einen Transistor des Verarmungstyps detaillierter erläutert.
-
Es ist eine schematische Querschnittsansicht des besagten DMOS-Transistors 10 dargestellt, der in Form eines Transistors des Anreicherungstyps gezeigt ist. Der Transistor 10 umfasst ein stark dotiertes Substratmaterial 1, das auch als das Draingebiet oder der Drainanschluss des Transistors 10 fungiert. Für einen Beispieltransistor des n-Typs ist das Draingebiet 1 stark n-dotiert. Eine Halbleiterschicht 2 ist als Driftgebiet des Transistors 10 vorgesehen und ist über dem Draingebiet 1 ausgebildet. Das Driftgebiet besitzt die gleiche Leitfähigkeitsart wie das Draingebiet 1, jedoch mit einer reduzierten Dotierstoffkonzentration. Ein Wannengebiet 5 ist in dem Driftgebiet 2 ausgebildet und weist die inverse Leitfähigkeitsart im Vergleich zu dem Driftgebiet 2 auf. In dem Wannengebiet 5 ist ein stark dotiertes Sourcegebiet 6 vorgesehen und bildet somit einen pn-Übergang mit dem Wannengebiet 5. Ein Gebiet 9 an einer Oberfläche des Driftgebiets 2, das in dem Wannengebiet 5 lateral benachbart zu dem Sourcegebiet 6 angeordnet ist, wird als ”Kanalgebiet” bezeichnet, da sich hier ein leitender Pfad ausbildet, wenn eine geeignete Steuerspannung an eine Gateelektrodenstruktur 4a angelegt wird, die eine Gateelektrode 4, beispielsweise ein dotiertes Polysiliziummaterial, und eine Gate-Dielektrikumsschicht 3, etwa ein Siliziumdioxidmaterial, aufweist, die die Gateelektrode 4 von dem Kanalgebiet 9 und dem Driftgebiet 2 trennt. Ferner umfasst der Transistor 10 ein dielektrisches Zwischenschichtmaterial oder ein dielektrisches Zwischenmetallmaterial 7, das Öffnungen (nicht gezeigt) zur Kontaktierung der Gateelektrode 4 und zum Anschluss des Sourcegebiets 6 und des Wannengebiets 5 aufweist, wie dies durch das Bezugszeichen 8 angegeben ist.
-
Der in 1 gezeigte Transistor wird typischerweise hergestellt, indem das Substrat 1 mit der gewünschten Dotierstoffkonzentration bereitgestellt wird, während das Driftgebiet 2 die reduzierte Dotierstoffkonzentration erhält, indem beispielsweise ein Halbleitermaterial epiktaktisch hergestellt und gleichzeitig darin die Dotierstoffsorte eingebaut wird. Die Gatestruktur 4a wird auf der Grundlage gut etablierter Abscheide- und/oder Oxidationstechniken bereitgestellt. Danach wird das Wannengebiet 5 durch einen Implantations- und Ausheizprozess hergestellt. D. h., die Dotierstoffsorte des Wannengebiets 5 wird in Anwesenheit der Gateelektrodenstruktur 4a implantiert, die als eine Implantationsmaske dient, wodurch eine selbstjustierte Position des Wannengebiets 5 in Bezug zu der Gateelektrode 4 erreicht wird. Während des nachfolgenden Ausheizprozesses wird eine Diffusion der Dotierstoffe in Gang gesetzt, wobei die Prozessparameter (Temperatur und Prozesszeit) so ausgewählt sind, dass die gewünschte laterale ”Überlappung” des Wannengebiets 5 mit der Gateelektrode 4 erreicht wird. Es sollte beachtet werden, dass eine vertikale Diffusion ebenfalls stattfindet. In ähnlicher Weise wird die Dotierstoffsorte des Sourcegebiets 6 in selbstjustierter Weise implantiert, wobei die Gateelektrodenstruktur 4a und eine Lackmaske als eine Implantationsmaske verwendet werden. In einem weiteren Ausheizprozess wird die endgültige Form des Sourcegebiets 6 und möglicherweise des Wannengebiets 5 eingestellt, indem ein gewünschter Grad an Diffusion hervorgerufen wird. Schließlich Wird das dielektrische Zwischenschichtmaterial 7 abgeschieden und die Öffnungen werden darin erzeugt, um eine Verbindung zu dem Kontaktbereich 8 herzustellen.
-
Während des Betriebs des Transistors 10 – es sei ein n-Kanaltransistor angenommen – führt eine Gate-Source-Spannung oder eine Gate-Wannen-Spannung von null oder einem negativen Wert zu einem im Wesentlichen nicht leitenden Zustand des Kanalgebiets 9 mit Ausnahme von geringen Leckströmen. Beim Anlegen einer positiven Gate-Source-Spannung sammeln sich zunehmend Elektronen an der Grenzfläche an, die durch das Wannengebiet 5 und die Gate-Dielektrikumsschicht 3 gebildet ist. Die Elektronen rekombinieren mit den Majoritätsladungsträgern (den Löchern) bis die Gate-Source-Spannung eine Schwellwertspannung übersteigt, die den Spannungspegel repräsentiert, bei welchem überschüssige Elektronen verbleiben, wodurch das Kanalgebiet 9 ”invertiert” wird und einen leitenden Kanal zwischen dem Sourcegebiet 6 und dem Driftgebiet 2 durch das Wannengebiet 15 hindurch ausbildet. Es sollte beachtet werden, dass die Eigenschaften des Transistors, etwa der Durchlasswiderstand, die Schwellwertspannung, und dergleichen wesentlich von dem Aufbau der Dotierstoffprofile der Gebiete 2, 5, 6 abhängen.
-
Um einen Betrieb im Verarmungsmodus auf der Grundlage der Konfiguration des Transistors
10 zu erhalten, wie er zuvor beschrieben ist, wird in der
US 4,003,071 (Sadaaki Takagi, Fujitsu) vorgeschlagen, eine zusätzliche Implantation anzuwenden, um Dotierstoffe in der Nähe der Oberfläche des Kanalgebiets
9 einzubauen, um damit darin die Dotierung so zu erhöhen, dass ein leitender Pfad erhalten wird. Somit wird eine leitende Verbindung zwischen dem Sourcegebiet
6 und dem Driftgebiet
2 über die zusätzlich eingeführten Dotierstoffe erhalten. In dem oben beschriebenen Beispiel eines n-Kanaltransistors wird eine Dotierstoffsorte des n-Typs in das Kanalgebiet
6, etwa Phosphor, Arsen oder Antimon, mit einer moderat geringen Implantationsdosis eingebaut. Auf diese Weise sind das stark dotierte Draingebiet
1 und das Sourcegebiet
6 bei Fehlen einer Gate-Spannung elektrisch miteinander verbunden. Andererseits verarmt der leitende Kanal, wenn eine negative Gate-Spannung angelegt wird, wodurch der Transistor
10 abgeschaltet wird.
-
US 6,700,160 (Steven Merchant, Texas Instruments) offenbart einen DMOS-Transistor mit einem zusätzlichen dotierten Gebiet unterhalb des Gateoxids innerhalb des leicht dotierten Driftgebiets
2 und innerhalb eines Teils des Wannengebiets
5. Jedoch wird der Betriebsmodus (Anreicherungstyp oder Verarmungstyp) durch diese Änderung im Aufbau nicht geändert.
-
Generell ist das Bereitstellen eines zusätzlichen dotierten Gebiets in dem Kanalgebiet eines Transistors des Anreicherungstyps zum Erreichen eines Verarmungsmodus eine viel versprechende Vorgehensweise. Jedoch kann das Implantieren der zusätzlichen Dotierstoffe durch die Gateelektrode hindurch oder sogar durch das Gate-Dielektrikumsmaterial hindurch zu einer ausgeprägten Schädigung des Gate-Dielektrikumsmaterials führen, wodurch das gesamte Transistorverhalten beeinträchtigt wird. Andererseits führt der Einbau der zusätzlichen Dotierstoffe vor der Herstellung des Gate-Dielektrikumsmaterials zu einer ausgeprägten Dotierstoffdiffusion während des Ausheizprozesses zur Ausrichtung des Wannenprofils. Insbesondere tritt eine ausgeprägte vertikale Diffusion in das Wannengebiet 5 hinein auf, wodurch das gesamte Transistorverhalten negativ beeinflusst wird. Durch die Verwendung geeigneter Dotierstoffsorten mit einem hohen Diffusionskoeffizienten, etwa Bor, für das Wannengebiet und mit einem kleinen Diffusionskoeffizienten für die zusätzliche Kanaldotierung, etwa Arsen oder Antimon, kann die vertikale Diffusion in die Tiefe des Wannengebiets zwar reduziert aber nichtvermieden werden.
-
Wenn der Transistor abgeschaltet wird, kann jedoch ein früherer Durchbruch auftreten, da die wirksame Wannendotierung aufgrund der zusätzlichen Kanaldotierung reduziert ist, selbst wenn diese stark negativ vorgespannt wird. Somit kann sich die Raumladungszone in dem Wannengebiet zu dem stark dotierten Sourcegebiet 6 erstrecken oder in dieses durchschlagen bzw. durchgreifen.
-
2 zeigt schematisch die Ergebnisse einer Simulation in einem konventionellen Transistor des Verarmungstyps, der ein zusätzlich dotiertes Kanalgebiet aufweist, wobei die zusätzliche Dotierstoffsorte schematisch durch das Bezugszeichen 21 bezeichnet ist. Das Kanalgebiet mit der zusätzlichen Dotierung 21 besitzt die inverse Dotierung des Wannengebiets 5, wie dies zuvor erläutert ist. In diesem Falle ist der Status einer negativen Gate-Spannung (ausgeschalteter Zustand bzw. Sperrmodus) dargestellt. Wie durch die Potenziallinien angegeben ist, kann selbst eine moderat geringe Spannung zwischen dem Draingebiet und dem Sourcegebiet zu einem Durchschlagen des Drain-Potenzials in das Sourcegebiet 6 führen. Eine nicht gewünschte Verringerung der Durchschlagspannung, die durch die Dotiersituation zur Herstellung des zusätzlich dotierten Kanalgebiet hervorgerufen wird, kann kompensiert werden, indem die Kanallänge (in 1 die horizontale Erstreckung des Kanalgebiets 9) vergrößert wird. Wie zuvor bewertet ist, werden das gesamte Dotierstoffprofil und somit die Kanallänge typischerweise mittels der Temperatur und der Zeitdauer der Ausheizprozesse eingestellt. Beispielsweise wird eine größere Kanallänge erreicht, indem die Diffusionsaktivität während der Wannendiffusion erhöht wird, wodurch jedoch nicht nur die laterale Diffusion und somit die Kanallänge vergrößert werden, sondern auch die vertikale Erstreckung des Wannengebiets zunimmt, was zu einer nicht gewünschten Änderung der Eigenschaften des Transistors führt.
-
Überblick über die Erfindung.
-
Es ist eine Aufgabe der Erfindung, einen DMOS-Transistor des Verarmungstyps mit einer erhöhten Durchbruchsspannung auf der Grundlage einer vergrößerten Kanallänge bereitzustellen, wobei eines oder mehrere der oben beschriebenen Probleme vermieden wird bzw. werden.
-
Die Erfindung stellt einen DMOS-Transistor und Fertigungstechniken zu dessen Herstellung bereit, wobei ein Verarmungsmodus erreicht wird, indem eine zusätzliche Implantation in das Kanalgebiet des DMOS-Transistors vorgesehen wird, wodurch ein dotiertes Gebiet geschaffen wird, das auch als ein ”zusätzlich dotiertes Kanalgebiet” bezeichnet wird.
-
Aufgrund des zusätzlich dotierten Kanalgebiets wird ein leitender Pfad erzeugt, ohne dass eine Gate-Spannung angelegt ist. Die Implantation der zusätzlichen Kanaldotierung wird vorzugsweise vor der Herstellung des Gate-Dielektrikumsmaterials ausgeführt, wodurch durch Implantation hervorgerufene Schäden in dem Gate-Dielektrikumsmaterial vermieden werden. Für die nachfolgende Implantation des Wannengebiets wird die Gateelektrode als eine Implantationsmaske verwendet, die einen geeigneten Aufbau besitzt, so dass der Einbau der Wannendotierstoffsorte in das Halbleitermaterial lateral benachbart zu der Gateelektrode und auch lokal unterhalb der Gateelektrodenstruktur ermöglicht wird, wodurch eine stärkere laterale Diffusion der Wannendotierstoffsorte ohne Verstärkung der vertikalen Diffusion möglich ist. Somit kann eine gewünschte Vergrößerung der Kanallänge auf der Grundlage der stärkeren lateralen Diffusion, die durch die Wannendotierstoffsorte hervorgerufen wird, die zusätzlich lokal unterhalb der Gateelektrodenstruktur bereitgestellt wird, erreicht werden. Die größere Kanallänge kompensiert wiederum das zusätzlich dotierte Kanalgebiet in Bezug auf die Durchbruchsspannung, ohne dass eine Tiefe des Wannengebiets unerwünscht vergrößert wird.
-
In einem Aspekt der Erfindung wird ein DMOS-Transistor des Verarmungstyps vorgeschlagen (Ansprüche 1 und 22). Der Transistor umfasst eine Gateelektrodenstruktur, die auf einem Halbleitermaterial ausgebildet ist und eine Gate-Dielektrikumsschicht und eine Elektrode aufweist. Die Elektrode umfasst einen ersten Elektrodenbereich und einen zweiten Elektrodenbereich, die lateral (entlang einer Stromflussrichtung) durch ein isolierendes Material getrennt sind. Ferner ist ein Sourcegebiet einer ersten Leitfähigkeitsart in dem Halbleitermaterial lateral benachbart zu und teilweise unterhalb des ersten Elektrodenbereichs ausgebildet. Der Transistor umfasst ferner ein zusätzlich dotiertes Kanalgebiet der ersten Leitfähigkeitsart, das mit dem Sourcegebiet in Verbindung steht und sich unter den ersten und den zweiten Elektrodenbereich entlang der Stromflussrichtung erstreckt. Ein Wannengebiet einer zweiten Leitfähigkeitsart ist in dem Halbleitermaterial so ausgebildet, dass es mit dem Sourcegebiet, dem zusätzlich dotierten Kanalgebiet und einem Driftgebiet der ersten Leitfähigkeitsart in Kontakt ist, wobei sich das Wannengebiet lateral unter den ersten und den zweiten Elektrodenbereich entlang der Stromflussrichtung erstreckt. Ferner umfasst der Transistor ein Draingebiet der ersten Leitfähigkeitsart, das mit dem Driftgebiet in Kontakt ist.
-
Wie zuvor erläutert ist, umfasst der Transistor dieses Aspekts eine ”gespaltene” Gateelektrodenstruktur, die einen zwischenzeitlichen Einbau der Wannendotierstoffsorte ermöglicht, wodurch eine zusätzliche Länge für den Kanal bereitgestellt wird, ohne dass zu einer vergrößerten ”vertikalen” Ausdehnung des Wannengebiets beigetragen wird.
-
Der Transistor kann ferner einen Kopplungsbereich derart aufweisen, dass der erste und der zweite Elektrodenbereich elektrisch miteinander verbunden sind. Somit kann die Gateelektrode elektrisch als eine einzelne Einheit fungieren, wobei dennoch die verbesserte Wannendotierstoffverteilung während der Implantation der Wannendotierstoffsorte erreicht wird.
-
In einer weiteren Ausführungsform ist der Kopplungsbereich ein Teil der Elektrode. In diesem Falle können der Kopplungsbereich und die Elektrodenbereiche zusammen aus dem Elektrodenmaterial hergestellt werden, wodurch zusätzliche Prozessschritte vermieden werden.
-
In einer weiteren Ausführungsform umfasst der Kopplungsbereich ein Metallgebiet, das in einer Bauteilebene oberhalb der Gateelektrodenstruktur gebildet ist. Somit können Materialien mit höherer Leitfähigkeit verwendet werden, während gleichzeitig die Ionenblockierwirkung jeglicher Kopplungsbereiche vermieden wird, wodurch die Anwendung einer reduzierten Implantationsdosis möglich ist.
-
Das Wannengebiet kann unter dem Kopplungsbereich hergestellt sein, um damit ein zusammenhängendes Wannengebiet zu schaffen. Somit kann eine nachteilige Wirkung des Kopplungsbereichs auf die endgültige Wannendotierstoffverteilung vermieden werden.
-
In einer weiteren Ausführungsform umfasst die Elektrode eine zentrale Öffnung, die über einem Bereich des Sourcegebiets ausgebildet ist. Diese Konfiguration einer Transistorzelle ermöglicht ein räumlich effektives Layout, wobei die gespaltene Konfiguration der Elektrode für die gewünschte verstärkte laterale Diffusion unter das Wannengebiet sorgt. Beispielsweise besitzt die zentrale Öffnung in der Draufsicht eine quadratische, eine kreisförmige, eine rechteckige, eine hexagonale oder eine achteckige Form.
-
Gemäß einem weiteren Aspekt der Offenbarung wird ein Halbleiterbauelement mit einem Verarmungsmodus-DMOS-Transistor vorgeschlagen und beansprucht (Anspruch 9). Das Halbleiterbauelement umfasst eine Gateelektrodenstruktur, die auf einem Halbleitermaterial ausgebildet ist und ein Gate-Dielektrikumsmaterial und eine Elektrode mit Spalt aufweist. Das Bauelement umfasst ferner ein Sourcegebiet, das in dem Halbleitermaterial ausgebildet ist und sich teilweise unter die Elektrode erstreckt. Ferner ist ein Kanalgebiet in dem Halbleitermaterial ausgebildet und erstreckt sich unter die Elektrode und den Spalt ausgehend von dem Sourcegebiet bis zu einem Driftgebiet. Ferner umfasst der Transistor ein Draingebiet, das mit dem Driftgebiet in Verbindung steht.
-
Somit stellt das Halbleiterbauelement eine lateral vergrößerte (oder ausgedehnte) Kanallänge bereit, wie dies zuvor erläutert ist.
-
In weiteren Ausführungsformen enthält das Kanalgebiet eine zusätzliche Kanaldotierung mit der gleichen Leitfähigkeitsart wie das Sourcegebiet.
-
Die Elektrode kann zumindest einen ersten Elektrodenbereich und einen zweiten Elektrodenbereich aufweisen, die lateral entlang einer Stromflussrichtung durch den Spalt getrennt sind. Die Elektrode kann einen Materialbereich aufweisen, so dass der erste und der zweite Elektrodenbereich elektrisch verbunden sind.
-
In anderen Ausführungsformen sind der erste und der zweite Elektrodenbereich elektrisch mittels einer Verbindungsstruktur verbunden, die zumindest teilweise in einem Metallisierungssystem des Halbleiterbauelements ausgebildet ist.
-
In einer weiteren Ausführungsform umfasst die Gateelektrodenstruktur eine zentrale Öffnung, und eine Stromflussrichtung in dem Kanalgebiet ist von der zentralen Öffnung aus nach außen orientiert.
-
In einer noch weiteren Ausführungsform besitzt die zentrale Öffnung eine quadratische Form, eine kreisförmige Form, eine rechteckige Form, eine hexagonale Form oder eine achteckige Form entsprechend einer Draufsicht auf die Gateelektrodenstruktur.
-
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors in einem Halbleiterbauelement bereitgestellt (Anspruch 20). Das Verfahren umfasst die Schritte des Einführens einer zusätzlichen Kanaldotierstoffsorte in eine Halbleiterschicht und des Bildens einer Gateelektrodenstruktur über der Halbleiterschicht, wobei die Gateelektrodenstruktur ein Gate-Dielektrikumsmaterial und eine Gateelektrode mit Spalt aufweist. Das Verfahren umfasst ferner die Schritte des Implantierens einer Wannendotierstoffsorte in die Halbleiterschicht lateral benachbart zu der Gateelektrodenstruktur und durch den Spalt und des Ausführens eines ersten Ausheizprozesses, um ein zusammenhängendes Wannengebiet zu erzeugen. Das Verfahren umfasst ferner: Bilden einer Maske über dem Spalt und Implantieren einer Sourcedotierstoffsorte in die Halbleiterschicht unter Anwendung der Maske und der Gateelektrodenstruktur als eine Implantationsmaske. Das Verfahren umfasst ferner den Schritt des Ausführens eines zweiten Ausheizprozesses zur Diffusion eines Teils der Sourcedotierstoffsorte unter die Gateelektrodenstruktur.
-
Auf der Grundlage des obigen Verfahrens kann die laterale Erstreckung des Wannengebiets vergrößert werden, ohne dass zu einer größeren vertikalen Erstreckung des Wannengebiets beigetragen wird, da der Spalt einen lokalen Einbau eines Teils der Wannendotierstoffsorte ermöglicht, die somit während des nachfolgenden Ausheizprozesses eine Verbindung mit der Wannendotierstoffsorte herstellt, die am Rand der Gateelektrode implantiert ist. Während der Implantation der Sourcedotierstoffsorte stellt andererseits die Maske eine zusammenhängende Ionenblockierwirkung der Gateelektrode ähnlich zu konventionellen Vorgehensweisen sicher, wie sie zuvor beschrieben sind.
-
In einer weiteren Ausführungsform umfasst das Bilden der Gateelektrodenstruktur: Abscheiden eines Elektrodenmaterials auf dem Gate-Dielektrikumsmaterial und Strukturieren des Elektrodenmaterials derart, dass der Spalt und mindestens ein Kopplungsbereich erhalten werden, der Bereiche der Gateelektrode, die durch den Spalt getrennt sind, elektrisch miteinander verbindet. Auf diese Weise fungiert die Elektrode weiterhin als eine elektrische Einheit, ohne dass zusätzliche Prozessschritte erforderlich sind.
-
In einer weiteren Ausführungsform umfasst das Bilden der Gateelektrodenstruktur: Abscheiden eines Elektrodenmaterials auf dem Gate-Dielektrikumsmaterial und Strukturieren des Elektrodenmaterials derart, dass ein erster Bereich und ein zweiter Bereich erhalten werden, die voneinander elektrisch durch den Spalt isoliert sind. In diesem Falle kann eine verbesserte Gleichmäßigkeit der Wannendotierstoffverteilung nach der Implantation erreicht werden, wobei die elektrische Verbindung des separaten ersten und zweiten Bereichs erreicht wird, indem eine Verbindungsstruktur in einem Verdrahtungssystem des Halbleiterbauelements hergestellt wird.
-
In einem noch weiteren Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines DMOS-Transistors: Implantieren einer Wannendotierstoffsorte in ein Halbleitermaterial in Anwesenheit einer Gateelektrodenstruktur, die mindestens einen Spalt zum Einbau eines Teils der Wannendotierstoffsorte in das Halbleitermaterial durch den mindestens einen Spalt hindurch aufweist. Das Verfahren umfasst ferner: Maskieren des mindestens einen Spalts und Implantieren einer Sourcedotierstoffsorte in das Halbleitermaterial in Anwesenheit der Gateelektrodenstruktur, die den mindestens einen maskierten Spalt aufweist. Ferner umfasst das Verfahren: Bilden eines Wannengebiets und eines Sourcegebiets durch Ausführen von Ausheizprozessen derart, dass eine Diffusion der Wannendotierstoffsorte und der Sourcedotierstoffsorte in Gang gesetzt wird.
-
Somit kann die Wannendotierstoffsorte aufgrund der Positionierung eines Teils der Wannendotierstoffsorte an dem zumindest einen Spalt lateral verteilt bzw. diffundiert werden, der dann während des Einbaus der Sourcedotierstoffsorte maskiert wird.
-
In einer weiteren Ausführungsform wird eine zusätzliche Kanaldotierstoffsorte vor dem Bilden der Gateelektrodenstruktur eingebaut. Auf diese Weise kann ein Kanalgebiet für den Verarmungsmodus bereitgestellt werden, ohne dass das empfindliche Gate-Dielektrikumsmaterial unnötig beeinflusst wird.
-
Bezugszeichen in den Ansprüchen dienen zum schnelleren Auffinden, sollen jedoch nicht dafür dienen, dass Ausführungsformen in die Anspruchssprache interpretiert werden.
-
Einführung in Ausführungsformen.
-
Die Ausführungsformen verbessern das Verständnis der Erfindung(en), wie sie beansprucht ist (sind). Sie sind nicht ”die Erfindung”, sondern Beispiele (Ausführungsformen) davon.
-
1 zeigt schematisch eine Querschnittsansicht eines vertikalen DMOS-Transistors eines Anreicherungstyps gemäß einer konventionellen Transistorarchitektur,
-
2 zeigt schematisch ein (Spannungs-)Potenzial in einem ausgeschalteten Zustand bzw. im Sperrzustand in einem bekannten Transistor, der eine zusätzlich dotiertes Kanalgebiet aufweist, um einen DMOS-Transistor des Verarmungstyps zu erhalten, um dadurch die Durchbruchsspannung zu reduzieren,
-
3 zeigt schematisch eine Querschnittsansicht eines neuen DMOS-Transistors des Verarmungstyps mit einer größeren Kanallänge, während das Wannengebiet eine angestrebte vertikale Ausdehnung besitzt,
-
4 zeigt schematisch das (Sperrspannungs-)Potenzial in dem Transistor, der ein zusätzliches Kanalgebiet und eine gespaltene Gateelektrode aufweist, wodurch ein frühes Durchschlagen vermieden werden kann,
-
5 zeigt schematisch eine perspektivische Ansicht eines DMOS-Transistors mit Spalten in der Gateelektrode,
-
6 zeigt schematisch eine Draufsicht auf eine Gateelektrodenstruktur mit Spalten und Kopplungsbereichen für die elektrische Verbindung separater Elektrodenbereiche,
-
7 zeigt schematisch eine Draufsicht auf eine DMOS-Transistorzelle mit einer zentralen Gate-Öffnung und
-
8 zeigt schematisch eine perspektivische Ansicht eines DMOS-Transistors mit einer Gateelektrode, die separate Elektrodenbereiche aufweist, die durch eine Verbindungsstruktur elektrisch miteinander verbunden sind, die zumindest teilweise in dem Metallisierungssystem des Bauelements ausgebildet ist.
-
Detaillierte Offenbarung von Ausführungsformen.
-
Mit Bezug zu den Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen beschrieben, wobei identische oder ähnliche Komponenten mit den gleichen Bezugszeichen bezeichnet sind.
-
3 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem DMOS-Transistor 10 in Form eines Transistors des Verarmungstyps. Der Transistor umfasst ein Halbleitermaterial mit einem stark dotierten Draingebiet 1, einer leicht dotierten Halbleiterschicht oder einem Driftgebiet 2, die einen ähnlichen Aufbau aufweisen können, wie dies zuvor mit Bezug zu 1 beschrieben ist. Somit sind für einen n-Kanaltransistor die Gebiete 1 und 2 n-dotierte Gebiete. Ferner ist ein Wannengebiet 25 mit vergrößerter lateraler Erstreckung bzw. Ausdehnung in dem Halbleitermaterial des Bauelements 100 ausgebildet und es umfasst ein Kanalgebiet 9, das mit einem Sourcegebiet 6 in Verbindung steht. Aufgrund der vergrößerten lateralen Erstreckung des Wannengebiets 25 ist auch die Länge des Kanalgebiets 6 größer, wie dies für die Ausbildung eines leitenden Kanals zwischen dem Sourcegebiet 6 und dem Driftgebiet 2 ohne Anlegen einer Spannung über einer Gateelektrodenstruktur 22a und dem Sourcegebiet 6 erforderlich ist, wie dies auch zuvor erläutert ist.
-
Die Gateelektrodenstruktur 22a enthält ein Gate-Dielektrikumsmaterial 3, das eine Gateelektrode 22 von dem Kanalgebiet 9, das die zusätzliche Kanaldotierung enthält, die schematisch durch das Bezugszeichen 21 angegeben ist, und von dem Sourcegebiet 6 trennt. Die Gateelektrode 22 kann zwei oder mehr Elektrodenbereiche 22b, 22c aufweisen, die entlang einer Stromflussrichtung 9a getrennt sind, wodurch ein Spalt oder Schlitz 23 gebildet ist. Der Spalt 23 ist mit einem isolierenden Material eines dielektrischen Zwischenschichtmaterials 7 gefüllt. Wie gezeigt ist, erstrecken sich das zusätzlich dotierte Gebiet 21 des Kanalgebiets 9 und das Wannengebiet 25 zusammenhängend entlang der Richtung 9a, wodurch auch ein Bereich in dem Halbleitermaterial ”überbrückt” wird, der unter dem Spalt 23 angeordnet ist.
-
Das Bauelement 100 mit dem Transistor 10 wird auf der Grundlage der folgenden Prozesse hergestellt. Zunächst wird das stark dotierte Draingebiet 1 gebildet, indem beispielsweise ein stark dotiertes Substrat bereitgestellt wird oder indem eine gewünschte hohe Dotierstoffkonzentration eingebaut wird. Als nächstes wird die Halbleiterschicht 2 so hergestellt, dass diese die gewünschte geringe Dotierstoffkonzentration besitzt, wie dies für ein Driftgebiet erforderlich ist. Zu diesem Zweck kann ein Halbleitermaterial epitaktisch auf dem Material 1 aufgewachsen werden, wodurch die gewünschte Menge an Dotierstoffen eingebaut wird. Danach werden Isolationsstrukturen oder Feldoxidgebiete (nicht gezeigt) hergestellt, woran sich die Implantation einer Dotierstoffsorte für den Einbau der zusätzlichen Kanaldotierstoffsorte 21 anschließt. Die zusätzliche Kanaldotierstoffsorte kann in lateraler Richtung durch Bereitstellen einer Implantationsmaske, etwa einer Lackmaske, und dergleichen, begrenzt Werden. Das Gate-Dielektrikumsmaterial 3 wird dann hergestellt, indem beispielsweise ein Teil der Schicht 2 oxidiert wird, wodurch ein Siliziumdioxidmaterial erzeugt wird, wenn die Schicht 2 aus Silizium aufgebaut ist. Es sollte beachtet werden, dass das Gate-Dielektrikumsmaterial 3 auch zusätzlich oder alternativ hergestellt werden kann, indem ein dielektrisches Material abgeschieden wird. Daraufhin wird das Material der Gateelektrode 22 abgeschieden, beispielsweise als ein Metall, als dotiertes Polysilizium, als nicht dotiertes Polysilizium, und dergleichen. Das Elektrodenmaterial wird dann strukturiert, indem eine Ätzmaske erzeugt wird und geeignete und gut etablierte Ätzprozesse ausgeführt werden. Die Strukturierung des Elektrodenmaterials beruht jedoch, im Gegensatz zu konventionellen Vorgehensweisen, auf einer Gestaltungsform, die einen oder mehrere der Spalte 23 enthält, wodurch zumindest der erste und der zweite Elektrodenbereich 22b, 22c bereitgestellt werden. Während der Strukturierung kann das Gate-Dielektrikumsmaterial 3 als ein Ätzstoppmaterial verwendet werden. Die ”Länge” des Spalts 23, d. h. dessen laterale Erstreckung bzw. Ausdehnung entlang der Richtung 9a, und die Länge des Elektrodenbereichs 22b sind in Übereinstimmung mit dem Diffusionsverhalten der Wannendotierstoffsorte in dem Wannengebiet 25 ausgewählt, das in die Schicht 2 implantiert wird, wobei die Gateelektrodenstruktur 22a als eine Implantationsmaske verwendet wird. Daher wird während der Wannenimplantation eine Wannendotierstoffsorte auch in die Schicht 2 durch den Spalt 23 hindurch eingeführt, wodurch lokal zwischenliegende Dotierstoffereservoire erzeugt werden, die als Dotierstoffquellen während des nachfolgenden Ausheizprozesses dienen, um die Wannendotierstoffsorte lateral unter den Elektrodenbereich 22b ausgehend von dem Spalt 23 und vom Rand der Gateelektrode 22 auf der rechten Seite der 3 zu verteilen. Wie zuvor erläutert ist, kann auch die Tiefe des Wannengebiets 25 während des Ausheizprozesses und möglicherweise während eines weiteren Ausheizprozesses festgelegt werden, die jedoch von der gesamten lateralen Erstreckung des Wannengebiets unter der Gateelektrode 22 aufgrund der Anwesenheit der zusätzlichen Wannendotierstoffquelle unter dem Spalt 23 entkoppelt ist. Da das Diffusionsverhalten für eine vorgegebene Dotierstoffsorte und vorgegebene Ausheizparameter im Voraus ermittelt werden kann, kann die laterale Größe des Spalts 23 und des Elektrodenbereichs 22b geeignet so festgelegt werden, dass das zusammenhängende Gebiet 25 die gewünschte laterale Erstreckung bzw. Ausdehnung erreicht.
-
Als nächstes wird eine Maske 11, etwa eine Lackmaske, so hergestellt, dass diese den Spalt 23 bedeckt, was bewerkstelligt wird, indem ein Lithographieprozess unter Anwendung einer geeigneten Lithographiemaske ausgeführt wird. Es sollte beachtet werden, dass die Justierung der Maske 11 nicht kritisch ist, solange der Spalt 23 zuverlässig abgedeckt ist, während der Rand der Gateelektrode 22 freigelegt bleibt, um die selbstjustierende Wirkung zu erreichen, wenn ein weiterer Implantationsprozess zum Einbau der Sourcedotierstoffsorte des Sourcegebiets 6 ausgeführt wird. Während der Source-Implantation liefert somit die Gateelektrode 22 die Maskenwirkung aufgrund der Anwesenheit der zusätzlichen Maske 11. Bei Bedarf kann die Maske 11 auch verwendet werden, um einen freiliegenden Bereich des Gate-Dielektrikumsmaterials 3 zu entfernen, während das dielektrische Material 3 in dem Spalt 23 beibehalten wird. Nach dem Entfernen der Maske 11 wird die Sourcedotierstoffsorte in gewünschter Weise diffundiert bzw. verteilt, indem ein weiterer Ausheizprozess angewendet wird, in welchem auch eine zusätzliche Diffusion der Wannendotierstoffsorte auftreten kann. Daraufhin wird das dielektrische Zwischenschichtmaterial 7 abgeschieden und strukturiert, so dass darin Öffnungen erzeugt werden, die mit einem geeigneten leitenden Material gefüllt werden können. Als nächstes wird ein Metallisierungssystem (nicht gezeigt) gemäß den gesamten Bauteilerfordernissen hergestellt.
-
4 zeigt schematisch die Ergebnisse einer Simulation des Transistors 10 aus 3, wenn dieser im Sperrzustand bzw. ausgeschalteten Zustand betrieben wird. Aufgrund der geeigneten Tiefe des Wannengebiets 25 und der erweiterten Länge des Kanals 9, der darin vorgesehen ist, führt der negativ vorgespannte Zustand der Gateelektrode 22 zu einer hohen Durchbruchsspannung, so dass ein früher Durchbruch bzw. ein frühes Durchgreifen vermieden wird, wie dies durch die Potenziallinien 20 angegeben ist.
-
5 zeigt schematisch eine perspektivische Ansicht des Transistors 10 gemäß einer anschaulichen Ausführungsform. Wie gezeigt, ist der Spalt 23 durch einen Kopplungsbereich oder einen Kopplungssteg 24 ”unterbrochen”, der somit die Elektrodenbereiche 22b und 22c elektrisch verbindet. Somit kann die Gateelektrode 22 elektrisch als eine einzelne Komponente betrachtet werden, während im Hinblick auf die Ionenblockierwirkung dennoch die gewünschten Dotierstoffquellen für die Wannendotierstoffsorte erhalten werden, wie zuvor erläutert ist. Um das Wannengebiet 25 in der Nähe des Kopplungsbereichs 24 nicht unerwünscht abzukoppeln, wird die laterale Abmessung, etwa eine Breite 24a so festgelegt, dass für das gegebene Dotierstoffdiffusionsverhalten der Wannendotierstoffsorte und für die gegebenen Ausheizparameter sich das Wannengebiet auch unter den Bereich 24 erstreckt und sich zusammenhängend mit den verbleibenden Bereichen des Wannengebiets 25 verbindet.
-
6 zeigt schematisch eine Draufsicht auf die Gateelektrode 22, wobei der Spalt 23 entlang der lateralen Richtung L durch die Kopplungsbereiche 24 unterbrochen ist. Der Einfachheit halber bezieht sich die folgende Beschreibung nur auf die Transistorzelle, die auf der rechten Seite der 6 gezeigt ist. Die lateralen Abmessungen des Elektrodenbereichs 22b und die laterale Position des Spalts 23 sind so festgelegt, dass das Wannengebiet 25 in einer zusammenhängenden Konfiguration erhalten wird. Wie gezeigt, kann die Diffusion der Wannendotierstoffsorte zu einer lateralen Erstreckung bzw. Ausdehnung 25s führen, wenn die Wannendotierstoffsorte anfänglich an der Peripherie oder dem Rand 22e des Bereichs 22b nach der Implantation angeordnet ist. Andererseits kann die Diffusion ausgehend von dem Spalt 23 in Richtung zu dem Rand 25e zu einer Ausdehnung 25g führen, wobei die kombinierten Länge der Ausdehnungen 25e und 25g größer ist als die Strecke von dem Spalt 23 zu dem Rand 22e. In ähnlicher Weise ist die Abmessung des Kopplungsbereichs 24, die als 24a angegeben ist und die auch als der Abstand einzelner Spaltbereiche verstanden werden kann, kleiner als das Zweifache der Ausdehnung 25g.
-
Wenn die obigen Bedingungen in Bezug auf die Diffusion der Wannendotierstoffsorte erfüllt sind, ist die Ausdehnung des Wannengebiets 25 unter dem Bereich 22 oder unter dem Bereich 22c bestimmt durch: die Ausdehnung 25g, eine 'Breite' 23' des Spalts 23 (in der Stromflussrichtung 9a) und einen Versatz 22e' des Spalts 23 in Bezug zu dem Rand 22e. Die Ausdehnung 25g, die Breite 23' und der Versatz 22e' ergeben als Summe eine ”Gesamtlänge unter dem Gate 22”.
-
Es sollte beachtet werden, dass aufgrund der Natur eines Diffusionsprozesses die entsprechenden lateralen Abmessungen, etwa 25g, 25e, als Angaben zu verstehen sind, die einen Schwellwert der Dotierstoffkonzentration beschreiben. Beispielsweise kann eine ”Grenze” eines Diffusionsgebiets als ein Ort verstanden werden, an welchem die Konzentration auf weniger als 30% einer maximalen Konzentration abfällt.
-
7 zeigt schematisch eine Draufsicht auf die Gateelektrode 22 für eine Transistorzellenkonfiguration, in der die Gateelektrode eine zentrale Öffnung 22o aufweist, die über einem Bereich des Sourcegebiets (nicht gezeigt) ausgebildet ist. Somit ist die Stromflussrichtung von der zentrale Öffnung 22o weg nach außen gerichtet. Das Sourcegebiet kann daher mit dem ersten Elektrodenbereich 22b überlappen, der die zentrale Öffnung zwei 22o begrenzt. Ferner trennen mehrere Spalte (oder Spaltbereiche) 23 den Bereich 22b von dem Bereich 22c entlang der Stromflussrichtung 9a. In diesem Beispiel sind die lateralen Abmessungen des Bereichs 22b, der Spalte (Spaltbereiche) 23 und der Kopplungsbereiche 24 in Übereinstimmung mit den oben in Bezug zu 6 angegebenen Überlegungen festgelegt, um ein zusammenhängendes Wannengebiet zu erhalten. In anderen Ausführungsformen unterscheidet sich die Form der Gateelektrode 22 von der quadratischen Form aus 7. Beispielsweise kann eine rechteckige Form, eine hexagonale Form oder eine achteckige Form für die zentrale Öffnung vorgesehen werden, wodurch eine räumlich effiziente Konfiguration für eine Transistorzelle erhalten wird.
-
8 zeigt schematisch eine perspektivische Ansicht des Transistors 10 gemäß weiteren Ausführungsformen, in denen die Gateelektrode 22 die Elektrodenbereiche 22c, 22b als isolierte Bereiche aufweist. In diesem Falle ist der Spalt 23 nicht durch Kopplungsbereiche unterbrochen, die in dem Gateelektrodenmaterial selbst vorgesehen sind. Stattdessen wird die elektrische Verbindung doch eine Verbindungsstruktur 27 hergestellt, von der zumindest ein Teil in einem Metallisierungssystem des Halbleiterbauelements, das den Transistor 10 enthält, ausgebildet ist. Beispielsweise enthält die Verbindungsstruktur 27 ein erstes Kontaktelement 28b, das in dem dielektrischen Zwischenschichtmaterial (nicht gezeigt) ausgebildet ist und eine Verbindung zu dem Elektrodenbereich 22b herstellt. Ferner ist ein zweites Kontaktelement 28c vorgesehen und stellt eine Verbindung zu dem Elektrodenbereich 22c her. Das erste und das zweite Kontaktelement können während des standardmäßigen Kontaktprozesses hergestellt werden. Daraufhin wird eine erste Metallisierungsebene erzeugt, in der ein Metallgebiet 26 so vorgesehen ist, dass es mit dem ersten und dem zweiten Kontaktelement 28b, 28c verbunden ist. Somit wird während der Implantation der Wannendotierstoffsorte auf der Grundlage des nicht unterbrochenen Spalts 23 eine bessere Dotierstoffverteilung erreicht, während die Verbindungsstruktur für eine gut leitende Verbindung sorgt, ohne dass zusätzliche Prozessschritte erforderlich sind.
-
Es sollte beachtet werden, dass die hierin beschriebenen Transistoren als p-Kanaltransistoren und n-Kanaltransistoren bereitgestellt werden können, indem die Art der für die diversen Halbleitergebieten verwendeten Dotierstoffe geeignet ausgewählt wird. Somit können n-Kanaltransistoren des Verarmungstyps und/oder p-Kanaltransistoren des Verarmungstyps in dem Halbleiterbauelement abhängig von der gesamten Schaltungskonfiguration bereitgestellt werden. Wenn ferner eine noch weiter vergrößerte Kanallänge erforderlich ist, können zwei oder mehr Spalte in Reihe entlang der Stromflussrichtung vorgesehen werden, wobei der Abstand der Spalte geeignet so festgelegt wird, dass ein zusammenhängendes Wannengebiet mit vergrößerter lateraler Ausdehnung erhalten wird. Ferner können die hierin beschriebenen Halbleiterbauelemente vorzugsweise auf der Grundlage von Silizium als das Basismaterial hergestellt werden. In anderen Fällen können die hierin offenbarten Prinzipien jedoch auch auf andere Halbleitermaterialien, etwa Germanium, Silizium/Germanium, Verbundhalbleiter, und dergleichen angewendet werden.
-
Ferner sind in den Ausführungsformen, die mit Bezug zu den Zeichnungen beschrieben sind, vertikale DMOS-Bauelemente angegeben. In anderen Ausführungsformen wird die Drain- und Source-Konfiguration in einer lateralen oder planaren Konfiguration bereitgestellt, um damit ein laterales DMOS-Bauelement bereitzustellen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- US 4003071 [0009]
- US 6700160 [0010]
