CN115050820A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN115050820A
CN115050820A CN202210664378.6A CN202210664378A CN115050820A CN 115050820 A CN115050820 A CN 115050820A CN 202210664378 A CN202210664378 A CN 202210664378A CN 115050820 A CN115050820 A CN 115050820A
Authority
CN
China
Prior art keywords
ohmic contact
semiconductor device
conductive layer
patterned conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210664378.6A
Other languages
English (en)
Inventor
李�浩
张安邦
郑浩宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202210664378.6A priority Critical patent/CN115050820A/zh
Publication of CN115050820A publication Critical patent/CN115050820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供一种半导体器件及其制造方法。半导体器件包含半导体堆叠、第一栅极、第二栅极以及第一欧姆接触件。半导体堆叠形成于衬底上。半导体堆叠具有第一氮化物半导体层和第二氮化物半导体层。第二氮化物半导体层形成于第一氮化物半导体层上且具有比第一氮化物半导体层的带隙更宽的带隙。第一栅极与第二栅极安置于半导体堆叠上方。第一欧姆接触件安置于半导体堆叠上方。第一欧姆接触件具有彼此分离的第一、第二以及第三部分。第一、第二以及第三部分位于第一栅极与第二栅极之间。

Description

半导体器件及其制造方法
本申请是2021年01月12日提交的题为“半导体器件及其制造方法”的中国专利申请202180000662.7的分案申请。
技术领域
本公开涉及一种半导体器件及其制造方法。
背景技术
包含直接带隙半导体的组件(例如，包含III-V族材料或III-V族化合物(类别：III-V化合物)的半导体组件)可归因于其特性而在多种条件下或在多种环境中(例如，在不同电压和频率下)操作或工作。
半导体组件可包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、经调制掺杂FET(MODFET)等。
发明内容
在本公开的一些实施例中，提供一种半导体器件。半导体器件包含半导体堆叠、第一栅极、第二栅极以及第一欧姆接触件。半导体堆叠形成于衬底上。半导体堆叠具有第一氮化物半导体层和第二氮化物半导体层。第二氮化物半导体层形成于第一氮化物半导体层上且具有比第一氮化物半导体层的带隙更宽的带隙。第一栅极与第二栅极安置于半导体堆叠上方。第一欧姆接触件安置于半导体堆叠上方。第一欧姆接触件具有彼此分离的第一、第二以及第三部分。第一、第二以及第三部分位于第一栅极与第二栅极之间。
在本公开的一些实施例中，提供一种半导体器件。半导体器件包含半导体堆叠、第一欧姆接触件、第一图案化导电层以及第二图案化导电层。半导体堆叠形成于衬底上。半导体堆叠具有第一氮化物半导体层和第二氮化物半导体层。第二氮化物半导体层形成于第一氮化物半导体层上且具有比第一氮化物半导体层的带隙更宽的带隙。第一欧姆接触件安置于半导体堆叠上方，且具有第一开口。第一图案化导电层安置于第一欧姆接触件上方，且具有第二开口。第二图案化导电层安置于第一图案化导电层上方，且具有第三开口。第一开口、第二开口以及第三开口彼此对准。
附图说明
当结合附图阅读时，容易根据以下详细描述理解本公开的各方面。应注意，各种特征可能未按比例绘制。实际上，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。
图1A是根据本公开的一些实施例的半导体器件的横截面图；
图1B是根据本公开的一些实施例的半导体器件的一部分的俯视图；
图2是根据本公开的一些实施例的半导体器件的俯视图；
图3是根据本公开的一些实施例的半导体器件的一部分的俯视图；
图4A是根据本公开的一些实施例的半导体器件的横截面图；
图4B是根据本公开的一些实施例的半导体器件的横截面图；
图4C是根据本公开的一些实施例的半导体器件的横截面图；
图5A是根据本公开的一些实施例的半导体器件的横截面图；
图5B是根据本公开的一些实施例的半导体器件的一部分的俯视图；
图6A是根据本公开的一些实施例的半导体器件的横截面图；
图6B是根据本公开的一些实施例的半导体器件的一部分的俯视图；
图7A、7B、8A、8B、9A、9B、10A和10B示出根据本公开的一些实施例的半导体器件的制造过程中的若干操作步骤；以及
图11是根据本公开的一些实施例的半导体器件的横截面图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些仅仅是实例，而并非作为限制性的条件。在本公开中，在下文中的將第一特征形成在第二特征之上的描述或將第一特征形成在第二特征上方的描述，可以包含将第一特征和第二特征形成为直接接触的实施例，并且还可以包含在第一特征与第二特征之间可以形成另外的特征、使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复的附图标记和/或字母是为了简单和清晰的目的，而并不特定表示所讨论的各个实施例和/或配置之间的关系。
下文详细论述本公开的实施例。然而，应了解，本公开提供了可体现在广泛多种特定上下文中的许多适用的概念。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。
图1A是根据本公开的一些实施例的半导体器件10的横截面图。半导体器件10可在例如功率RF器件等RF器件中采用，但本公开不限于此。半导体器件10可在相对大或高的电压电平(voltage level)(例如，大于600V)下工作以充当高电压晶体管。半导体器件10可在相对大或高的频率(例如，大于6GHz)下工作。
半导体器件10可包含衬底100、半导体堆叠110、栅极120和220、欧姆接触件130、140和140'、结构150、场板170和170'，以及图案化导电层230、330、240、340、240'和340'。
衬底100可以包含(但不限于)硅(Si)、经掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)、蓝宝石、绝缘体上硅(SOI)，或其它合适的材料。衬底100可进一步包含掺杂区，例如p阱、n阱等。衬底100可包含杂质。衬底100可包含p型硅衬底。衬底100具有表面100a(也称为“上表面”)和与表面100a相对的表面100b(也称为“底部表面”)。衬底100可包含邻近于衬底100的表面100a的寄生导电层101。
半导体堆叠110可包含氮化物半导体层111和113。氮化物半导体层111可形成于衬底100的表面100a上。氮化物半导体层111具有表面111a。氮化物半导体层111可以包含(但不限于)III族氮化物，例如化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物进一步包含(但不限于)例如化合物AlyGa(1-y)N，其中y≤1。举例来说，氮化物半导体层111可包含具有约3.4eV的带隙的GaN层。
氮化物半导体层113(也称为“势垒层”)可形成于氮化物半导体层111的表面111a上。氮化物半导体层113可以具有比氮化物半导体层111的带隙更大的带隙。氮化物半导体层113可以与氮化物半导体层111直接接触。氮化物半导体层113可以包含(但不限于)III族氮化物，例如化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物进一步包含(但不限于)例如化合物AlyGa(1-y)N，其中y≤1。举例来说，氮化物半导体层113可包含具有约4eV的带隙的AlGaN。
异质结可形成于氮化物半导体层111和氮化物半导体层113之间，例如在氮化物半导体层111与氮化物半导体层113的界面处，且不同氮化物的异质结的极化在邻近于氮化物半导体层111与氮化物半导体层113的界面处形成二维电子气体(2DEG)区115。2DEG区115可形成于氮化物半导体层111中。氮化物半导体层111可将电子提供到2DEG区115或从2DEG区115移除电子，借此控制半导体器件10的传导。尽管为了简化而在图1A中未示出，经审慎考虑，在衬底100与氮化物半导体层111和113的堆叠之间可以形成超晶格层，以便于半导体器件10在相对高的电压电平下操作。
顶盖层119可任选地形成于氮化物半导体层113上。顶盖层119可包含GaN层、原位SiN层、原位AlN层或其组合。顶盖层119可直接接触氮化物半导体层113。顶盖层119可在氮化物半导体层113和栅极层120之间。顶盖层119可在氮化物半导体层113和欧姆接触件130之间。顶盖层119可在氮化物半导体层113和欧姆接触件140之间。
栅极120可安置于半导体堆叠110上方。栅极120可包含导电层。栅极120可以是或包含栅极金属。栅极金属可包含例如(但不限于)钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(例如但不限于，氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其它合适的材料。
栅极220可安置在欧姆接触件130的与栅极120相对的一侧上。栅极220的材料可类似于栅极120的材料，且下文中省略其描述。
欧姆接触件130(也称为“漏极电极”)可安置于半导体堆叠110上方。欧姆接触件130可具有开口130A。开口130A可暴露氮化物半导体层111。欧姆接触件130可包含例如(但不限于)导体材料。导体材料可包含(但不限于)例如金属、合金、经掺杂半导体材料(例如，经掺杂晶体硅)或其它合适的导体材料。
欧姆接触件130可包含通过开口130A隔开的部分131(也称为“漏极电极部分”)和部分132(也称为“漏极电极部分”)。部分131和部分132之间的空间可暴露氮化物半导体层111。
欧姆接触件140(也称为“源极电极”)可安置于半导体堆叠110上方和栅极120的与欧姆接触件130相对的一侧上。欧姆接触件140'(也称为“源极电极”)可安置于半导体堆叠110上方和栅极220的与欧姆接触件130相对的一侧上。欧姆接触件140和140'可包含例如(但不限于)导体材料。导体材料可包含(但不限于)例如金属、合金、经掺杂半导体材料(例如，经掺杂晶体硅)或其它合适的导体材料。
结构150可在半导体堆叠110中且通过开口130A暴露。结构150可处于欧姆接触件130的部分131和部分132之间的空间正下方。结构150的材料可不同于氮化物半导体层113的材料。结构150可包含用包含He+、N+、O+、Fe+、Ar+、Kr+或其组合在内的掺杂剂掺杂的氮化物半导体材料、经掺杂III-V族层、n型多晶硅层、电介质材料或其组合。
场板170可安置成邻近于栅极120。场板170'可安置成邻近于栅极220。从俯视的视角来看，场板170可安置于栅极120和欧姆接触件130之间。从俯视的视角来看，场板170'可安置于栅极220和欧姆接触件130之间。场板170可部分位于栅极120上方。场板170'可部分位于栅极220上方。场板170和170'可包含导电材料。场板170和170'可处于零电位且连接到欧姆接触件140和140'。场板170和170'可以使得导体结构(例如栅极120、栅极220、欧姆接触件130和欧姆接触件140)之间的电场均匀分布，改进对电压的容限(tolerance)，且允许电压缓慢释放，借此改进器件可靠性。此外，场板170电连接到欧姆接触件140(其也可被称作“源极电极”)可促进氮化物半导体层111中的电位分布的平衡。
图案化导电层230可安置于欧姆接触件130上方。图案化导电层230可具有开口230A。图案化导电层230可包含部分231和通过开口230A与部分231隔开的部分232。部分231和232可大体上平行于栅极120延伸。图案化导电层230的开口230A可位于开口130A正上方。图案化导电层230的开口230A可位于结构150正上方。欧姆接触件130的开口130A可与图案化导电层230的开口230A对准。
图案化导电层330可安置于图案化导电层230上方。从俯视的视角来看，图案化导电层330可覆盖图案化导电层230的开口230A。
图案化导电层240可安置于欧姆接触件140上方。图案化导电层340可安置于图案化导电层240上方。图案化导电层240'可安置于欧姆接触件140'上方。图案化导电层340'可安置于图案化导电层240'上方。
利用具有开口130A的欧姆接触件130的设计，欧姆接触件130可具有相对小的面积，且因此欧姆接触件130和寄生导电层101之间的寄生电容Cds1可相应地相对小。因此，尽管欧姆接触件140和寄生导电层101之间存在寄生电容Cds2，但电容Cds1和Cds2串行的等效电容可相对低。因此，可防止器件增益、效率和频率特性不利地受欧姆接触件130和寄生导电层101之间的非预期地(undesirably)相对高的寄生电容影响。
此外，尽管欧姆接触件130具有相对小的面积，但半导体器件10的漏极宽度(即，沿着方向DR1的欧姆接触件130的长度，参看下文中将说明的图1B)可保持与不具有开口130A的欧姆接触件130的漏极宽度大约相同，且因为电流密度是通过基于沿着方向DR1的欧姆接触件130的长度所，因此电流密度不会非预期地减小。因此，半导体器件10的功率效率可保持令人满意，这对于充当电力器件的半导体器件10特别有利，并且归因于相对大的漏极宽度，半导体器件10也可具有令人满意的热耗散能力，且因此可改进半导体器件10的总体性能。
图1B是根据本公开的一些实施例的半导体器件10的一部分的俯视图。图1A可展示沿着图1B中的横截面线1A-1A'的横截面图。
欧姆接触件130的部分131可沿着方向DR1且大体上平行于欧姆接触件130的部分132延伸。沿着方向DR1的欧姆接触件130的长度可被称为半导体器件10的所谓的“漏极宽度”。
欧姆接触件130的部分131可具有沿着方向DR2的宽度w1。方向DR2可大体上垂直于方向DR1。部分131和部分132之间的空间可具有沿着方向DR2的宽度w2。部分132可具有沿着方向DR2的宽度w3。宽度1可与宽度w3相同或不同。宽度w1可为约2μm到约20μm。宽度w1可为约5μm到约10μm。宽度w3可为约2μm到约20μm。宽度w3可为约5μm到约10μm。总宽度w0可等于宽度w1、宽度w2和宽度w3的总和。宽度w1与总宽度w0的比率可为约0.1到约0.5。宽度w3与总宽度w0的比率可为约0.1到约0.5。
下表1提供一些示例性半导体器件的结果。示例性半导体器件(E1-E4)中的每一个可具有与如参考图1A-1B描述和说明的半导体器件10相同或类似的结构。“a”表示长度的正规化值，“cds1”表示电容的正规化值，“i”表示电流的正规化值，“V0”表示电压的正规化值，而“Po”表示输出功率的正规化值。“Freq”表示操作频率，而“Pout”表示输出功率。在表1中，“效率”的值根据以下公式确定：
Figure BDA0003692383860000061
其中表1中的“Cds1”的值决定以上公式中的“Cds”。举例来说，E1的“效率”的值获得如下：1/(1+1*0.2)*η＝0.83η，E2的“效率”的值获得如下：1/(1+0.4*0.2)*η＝0.93η，等等。
表1
E1 E2 E3 E4
w1 0.5a 0.2a 0.1a 0.05a
w0 a a a a
w2 0.25a 0.4a 0.45a 0.475a
w1/w0 0.5 0.2 0.1 0.05
Cds1 cds1 0.4*cds1 0.2*cds1 0.1*cds1
Freq 6GHz 6GHz 6GHz 6GHz
电流 i i i 0.5*i
电压 V0 V0 V0 V0
效率 0.83η 0.93η 0.96η 0.98η
Po Po Po Po 0.5*Po
表1展示，当欧姆接触件130的部分131的宽度w1在示例性范围内时，半导体器件10可具备相对低的寄生电容、极佳效率和相对高的输出功率。当欧姆接触件130的部分131的宽度w1相对低时，尽管寄生电容为低，这也可减小半导体器件10的输出功率。
图2是根据本公开的一些实施例的半导体器件1的俯视图。图1B中展示的结构可以是图2的虚线框1B中的部分结构。应注意，为了清晰起见省略了一些组件。
半导体器件1可包含多个欧姆接触件130。欧姆接触件130中的每一个可在栅极120中的一个和栅极220中的一个之间。欧姆接触件130中的每一个可具有开口130A。开口130A中的每一个可在栅极120中的一个和栅极220中的一个之间。开口130A可大体上平行于栅极120和220延伸。开口130A可沿着方向DR1延伸。
半导体器件1可进一步包含栅极总线320和栅极连接结构420A。栅极连接结构420A可连接到栅极总线320。栅极总线320可将栅极120和220连接到栅极连接结构420A。半导体器件1可进一步包含接触衬垫360A(例如，漏极衬垫)。欧姆接触件130可连接到接触衬垫360A。半导体器件1可进一步包含导电层180和接触插塞380A。接触插塞380可充当源极接触插塞。导电层180可将欧姆接触件140和140'连接到接触插塞380A。
图3是根据本公开的一些实施例的半导体器件10A的一部分的俯视图。半导体器件10A具有类似于图1B中展示的半导体器件10的结构，只是例如欧姆接触件130具有不同结构。
欧姆接触件130的部分131可与欧姆接触件130的部分132隔开，且欧姆接触件130可进一步包含将部分131连接到部分132的部分133(也称为“漏极电极部分”)。部分133可大体上垂直于部分131和132延伸。部分133可沿着方向DR2延伸。欧姆接触件130可进一步包含将部分131连接到部分132的多个部分133。
欧姆接触件130可包含多个开口130A。欧姆接触件130的部分131、部分132和部分133可限定所述多个开口130A。
利用连接欧姆接触件130的部分131和部分132的部分133的设计，可改进部分131和部分132之间电压的平衡，且因此欧姆接触件130(例如，部分131、132和133)当中的电压分布可相对均匀。
图4A是根据本公开的一些实施例的半导体器件10B的横截面图。半导体器件10B具有类似于图1A中所展示的半导体器件10的结构，只是例如图案化导电层230具有不同结构。
从俯视的视角来看，图案化导电层230可覆盖欧姆接触件130的开口130A。从俯视的视角来看，图案化导电层230可覆盖结构150。图案化导电层230可不含位于开口130A正上方的开口。图案化导电层230可不含位于结构150正上方的开口。半导体器件10B可不包含氮化物半导体层113上的顶盖层。
图4B是根据本公开的一些实施例的半导体器件10C的横截面图。半导体器件10C具有类似于图1A中所展示的半导体器件10的结构，只是例如图案化导电层330具有不同结构。
图案化导电层330可具有开口330A。图案化导电层330可包含部分331和通过开口330A与部分331隔开的部分332。部分331和332可大体上平行于栅极120延伸。图案化导电层330的开口330A可位于欧姆接触件130的开口130A正上方。图案化导电层330的开口330A可位于图案化导电层230的开口230A正上方。图案化导电层330的开口330A可位于结构150正上方。
图案化导电层330的开口330A可与欧姆接触件130的开口130A对准。图案化导电层330的开口330A可与图案化导电层230的开口230A对准。
利用欧姆接触件130和图案化导电层230和330全部暴露结构150的设计，寄生导电层101和漏极区上方的任何导电层(例如，欧姆接触件130、图案化导电层230和图案化导电层330)之间的寄生电容可进一步减小，且因此可有效地防止半导体器件10C的电气性能不利地受寄生导电层101和漏极区上方的任何导电层之间的非预期地相对高的寄生电容影响。
图4C是根据本公开的一些实施例的半导体器件20的横截面图。半导体器件20具有类似于图1A中所展示的半导体器件10的结构，只是例如半导体器件20进一步包含导电层190。
导电层190可安置在衬底100的表面100b(也称为“底部表面或后表面”)上。导电层190可以是或包含金属。金属可包含例如(但不限于)钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(例如但不限于，氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其它合适的材料。
图5A是根据本公开的一些实施例的半导体器件30的横截面图。半导体器件30具有类似于图1A中所展示的半导体器件10的结构，只是例如欧姆接触件140具有不同结构。
欧姆接触件140可具有开口140A。欧姆接触件140的开口140A可暴露氮化物半导体层111。欧姆接触件140'可具有开口140A'。欧姆接触件140'的开口140A'可暴露氮化物半导体层111。
图案化导电层240可具有开口240A。图案化导电层240的开口240A可位于欧姆接触件140的开口140A正上方。图案化导电层240的开口240A可与欧姆接触件140的开口140A对准。图案化导电层240'可具有开口240A'。图案化导电层240‘的开口240A'可位于欧姆接触件140'的开口140A'正上方。图案化导电层240'的开口240A'可与欧姆接触件140'的开口140A'对准。
图案化导电层340可具有开口340A。图案化导电层340的开口340A可位于欧姆接触件140的开口140A正上方。图案化导电层340的开口340A可与欧姆接触件140的开口140A对准。图案化导电层340的开口340A可与图案化导电层240的开口240A对准。图案化导电层340'可具有开口340A'。图案化导电层340'的开口340A'可位于欧姆接触件140'的开口140A'正上方。图案化导电层340'的开口340A'可与欧姆接触件140'的开口140A'对准。图案化导电层340'的开口340A'可与图案化导电层240'的开口240A'对准。
半导体器件30可进一步包含半导体堆叠110中的一或多个结构150'。结构150'可位于欧姆接触件140的开口140A正下方。结构150'可位于欧姆接触件140'的开口140A'正下方。结构150'的材料可不同于氮化物半导体层113的材料。
在一些其它实施例中，图案化导电层240可不含开口140A(图5A中未图示)正上方的开口。从俯视的视角来看，图案化导电层240可覆盖开口140A。图案化导电层240'可不含开口140A'(图5A中未图示)正上方的开口。从俯视的视角来看，图案化导电层240'可覆盖开口140A'。图案化导电层340可不含开口140A(图5A中未图示)正上方的开口。从俯视的视角来看，图案化导电层340可覆盖开口140A。图案化导电层340'可不含开口140A'(图5A中未图示)正上方的开口。从俯视的视角来看，图案化导电层340'可覆盖开口140A'。
利用具有开口130A的欧姆接触件130和具有开口140A的欧姆接触件140的设计，欧姆接触件130和欧姆接触件140两者可具有相对小的面积，且因此欧姆接触件130和寄生导电层101之间的寄生电容Cds1以及欧姆接触件140和寄生导电层101之间的寄生电容Cds2两者可相应地相对小。因此，可防止器件增益、效率和频率特性不利地受寄生导电层101和欧姆接触件130和140之间的非预期地相对高的寄生电容影响。
图5B是根据本公开的一些实施例的半导体器件30的一部分的俯视图。图5A可展示沿着图5B中的横截面线5A-5A'的横截面图。
欧姆接触件140可沿着方向DR1且大体上平行于栅极120延伸。欧姆接触件140'可沿着方向DR1且大体上平行于栅极220延伸。欧姆接触件140可具有沿着方向DR2的宽度w4。欧姆接触件140'可具有沿着方向DR2的宽度w4'。宽度4可与宽度w4'相同或不同。
图6A是根据本公开的一些实施例的半导体器件40的横截面图。半导体器件40具有类似于图1A中所展示的半导体器件10的结构，只是例如欧姆接触件130具有不同结构。
欧姆接触件130可进一步包含部分131和部分132之间的部分135(也称为“漏极电极部分”)。部分135可通过开口130A中的一个与欧姆接触件130的部分131隔开。部分135可通过开口130A中的一个与欧姆接触件130的部分132隔开。
半导体器件40可包含半导体堆叠110中的多个结构150。结构150中的每一个可通过开口130A中的每一个暴露。结构150中的一个可位于欧姆接触件130的部分131和部分135之间的空间正下方。结构150中的一个可位于欧姆接触件130的部分132和部分135之间的空间正下方。
图案化导电层230可进一步包含部分231和部分232之间的部分235。图案化导电层230的部分235可经由一或多个导电通孔电连接到欧姆接触件130的部分135。部分235可通过开口230A中的一个与图案化导电层230的部分231隔开。部分235可通过开口130A中的一个与图案化导电层230的部分232隔开。图案化导电层230的部分231、232和235可大体上平行于栅极120延伸。欧姆接触件130的开口130A中的每一个可与图案化导电层230的开口230A中的每一个对准。
图案化导电层330可进一步包含部分331和部分332之间的部分335。图案化导电层330的部分335可经由一或多个导电通孔电连接到图案化导电层230的部分235。部分335可通过开口330A中的一个与图案化导电层330的部分331隔开。部分335可通过开口330A中的一个与图案化导电层330的部分332隔开。图案化导电层330的部分331、332和335可大体上平行于栅极120延伸。欧姆接触件130的开口130A中的每一个可与图案化导电层330的开口330A中的每一个对准。图案化导电层230的开口230A中的每一个可与图案化导电层330的开口330A中的每一个对准。
图6B是根据本公开的一些实施例的半导体器件40的一部分的俯视图。图6A可展示沿着图6B中的横截面线6A-6A'的横截面图。
欧姆接触件130的部分135可沿着方向DR1延伸。欧姆接触件130的部分135可具有沿着方向DR2的宽度w5。部分131和部分135之间的空间130A可具有沿着方向DR2的宽度w2。部分132和部分135之间的开口130A可具有沿着方向DR2的宽度w2'。宽度w2可与宽度w2'相同或不同。总宽度w0可等于宽度w1、宽度w2、宽度w2'、宽度w3和宽度w5的总和。宽度w1与总宽度w0的比率可为约0.1到约0.5。宽度w3与总宽度w0的比率可为约0.1到约0.5。
图7A、7B、8A、8B、9A、9B、10A和10B示出根据本公开的一些实施例的半导体器件10的制造过程中的若干操作步骤。
参看图7A，半导体堆叠110可形成于衬底100上。形成半导体堆叠110可包含以下操作步骤：在衬底100上形成氮化物半导体层111，以及在氮化物半导体层111上形成氮化物半导体层113。氮化物半导体层113可具有大于氮化物半导体层111的带隙的带隙，且与氮化物半导体层111的表面111a直接接触。可通过外延生长形成氮化物半导体层111和113。因为异质结可形成于氮化物半导体层111和氮化物半导体层113之间，例如在氮化物半导体层111与氮化物半导体层113的界面处，所以可在邻近于氮化物半导体层111与氮化物半导体层113的界面处形成2DEG区115。
仍参看图7A，结构150可形成于半导体堆叠110中。结构150的材料可不同于氮化物半导体层113的材料。结构150可邻近于应形成2DEG(例如，2DEG区115)的氮化物半导体层111与氮化物半导体层113的界面处，因此结构150可耗尽结构150所处的区处的2DEG。因此，结构150可用以生成其中没有电流通过的非主动区(non-active region)，且可在半导体器件操作时具有相对高的电阻。
形成结构150可包含对半导体堆叠110的一部分执行植入工艺以便形成结构150。形成结构150还可包含以下操作步骤：移除氮化物半导体层113的一部分以在氮化物半导体层113中形成凹口，以及在凹口中形成经掺杂III-V族层、n型多晶硅层、电介质材料或其组合，以便形成结构150。
图7A可展示沿着图7B中的横截面线7A-7A'的横截面图。参看图7B，结构150可形成于两个主动区(active region)(例如，2DEG区115)之间。结构150可环绕主动区(例如，2DEG区115)。漏极电极、源极电极和栅极可在后续操作步骤中形成于主动区上。结构150可限定一或多个非主动区。2DEG区115之间的结构150可具有沿着方向DR2的宽度w2。
参看图8A，欧姆接触件130可形成于半导体堆叠110上方。欧姆接触件130可具有暴露氮化物半导体层111的开口130A。形成欧姆接触件130可包含形成部分131和部分132，部分131和部分132限定开口130A。可通过例如沉积欧姆接触件材料且接着借助于蚀刻图案化欧姆接触件材料以形成部分131和部分132来形成欧姆接触件130。
仍参看图8A，欧姆接触件140可形成于半导体堆叠110上方。欧姆接触件140'可形成于半导体堆叠110上方。欧姆接触件130、140和140'可在同一操作步骤中形成。欧姆接触件130、140和140'可通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、镀敷(plating)和/或其它合适的沉积步骤而形成。结构150可通过形成欧姆接触件130、140和140'而原位(in-situ)形成。在一些其它实施例中，可在形成欧姆接触件130、140和140'之后形成结构150。
仍参看图8A，从俯视的视角来看，栅极120和220分别形成于欧姆接触件130与欧姆接触件140和140'之间。从俯视的视角来看，场板170和170'可接着分别形成于欧姆接触件130与欧姆接触件140和140'之间。栅极120和220可通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、镀敷和/或其它合适的沉积步骤而形成。场板170和170'可通过例如沉积导电材料且接着借助于蚀刻图案化导电材料而形成。
图8A可展示沿着图8B中的横截面线8A-8A'的横截面图。参看图8B，欧姆接触件130、140和140'可形成于主动区(例如，2DEG区115)上。氮化物半导体层111的不含2DEG区115的部分可由欧姆接触件130和欧姆接触件140之间的空间暴露。氮化物半导体层111的不含2DEG区115的部分可由欧姆接触件130和欧姆接触件140'之间的空间暴露。结构150可环绕主动区(例如，2DEG区115)上的欧姆接触件130、140和140'。
参看图9A，导电通孔形成于欧姆接触件130、140和140'上方，且图案化导电层230和240形成于导电通孔上方。举例来说，一或多个电介质层可形成于图案化导电层230和240与导电通孔之间。导电通孔可通过例如以下操作步骤而独立地形成：沉积电介质材料，借助于蚀刻移除电介质材料的部分以形成通孔，且接着在通孔中填充导电材料。图案化导电层230和240可通过例如以下操作步骤而独立地形成：沉积导电材料，且接着借助于蚀刻图案化导电材料。
图9A可展示沿着图9B中的横截面线9A-9A'的横截面图。参看图9B，图案化导电层230可形成在欧姆接触件130正上方。图案化导电层240可形成在欧姆接触件140正上方。图案化导电层240'可形成在欧姆接触件140'正上方。
参看图10A，导电通孔形成于图案化导电层230和240上方，且图案化导电层330和340形成于导电通孔上方。举例来说，一或多个电介质层可形成于图案化导电层330和340与导电通孔之间。导电通孔可通过例如以下操作步骤而独立地形成：沉积电介质材料，借助于蚀刻移除电介质材料的部分以形成通孔，且接着在通孔中填充导电材料。图案化导电层330和340可通过例如以下操作步骤而独立地形成：沉积导电材料，且接着借助于蚀刻图案化导电材料。
图10A可展示沿着图10B中的横截面线10A-10A'的横截面图。参看图10B，图案化导电层330可形成在欧姆接触件130正上方且覆盖由图案化导电层230暴露的结构150。图案化导电层340可形成在图案化导电层240正上方。图案化导电层340'可形成在图案化导电层240'正上方。
图11是根据本公开的一些实施例的半导体器件9的横截面图。半导体器件9可包含衬底91、半导体层93和94、栅极G、源极电极S和漏极电极D。
寄生导电层92可形成于衬底91中。2DEG区95可形成于氮化物半导体层93中。漏极电极D具有相对大的面积，且因此漏极电极D和寄生导电层92之间的寄生电容Cds3可相对高，这可能不利地影响半导体器件9的电气性能。
如本文中所使用，为易于描述，可在本文中使用例如“下”、“下方”、“下部”、“高于”、“上部”、“上方”、“左侧”、“右侧”等空间相对术语来描述如图中所示出的一个元件或特征与另一(些)元件或特征的关系。除各图中所描绘的定向以外，空间相对术语意图涵盖器件在使用或操作中的不同定向。设备可以按其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。应理解，当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。
如本文所使用，术语“近似”、“大体上”、“大量的”和“约”用于描述及考虑较小变化。当与事件或情形结合使用时，所述术语可以指事件或情形精确地发生的例子以及事件或情形极近似地发生的例子。如在本文中相对于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10％、±5％、±1％或±0.5％内。在本文中，范围可表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围都包括端点。术语“大体上共面”可指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿着同一平面定位。当提及“大体上”相同的数值或特性时，该术语可指处于值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述本公开的若干实施例及细节方面的特征。本公开中所描述的实施例可容易用作设计或修改用于实行本文中所介绍的实施例的相同或类似目的和/或实现相同或类似优势的其它技术和结构的基础。此类等效构造不脱离本公开的精神和范围，并且可在不脱离本公开的精神和范围的情况下作出各种改变、替代和更改。

Claims (20)

1.一种半导体器件，其特征在于，其包括：
半导体堆叠，其形成于衬底上，所述半导体堆叠具有第一氮化物半导体层和第二氮化物半导体层，所述第二氮化物半导体层形成于所述第一氮化物半导体层上且具有比所述第一氮化物半导体层的带隙更宽的带隙；
第一栅极与第二栅极，其安置于所述半导体堆叠上方；以及
第一欧姆接触件，其安置于所述半导体堆叠上方，
其中所述第一欧姆接触件具有彼此分离的第一、第二以及第三部分，其中所述第一、第二以及所述第三部分位于所述第一栅极与所述第二栅极之间。
2.根据权利要求1所述的半导体器件，其特征在于，其中所述第一欧姆接触件具有多个第一开口，其中所述多个第一开口的其中之一隔开所述第一部分与所述第二部分，且所述多个第一开口的其中之另一隔开所述第二部分与所述第三部分。
3.根据权利要求2所述的半导体器件，其特征在于，其中所述第一欧姆接触件的所述多个第一开口沿同一方向延伸。
4.根据权利要求2所述的半导体器件，其特征在于，其进一步包括：
多个结构，分别位于所述第一欧姆接触件的所述多个第一开口内，其中所述结构的材料不同于所述第二氮化物半导体层的材料。
5.根据权利要求4所述的半导体器件，其特征在于，其中每一个所述结构的底面低于所述第一氮化物半导体层的顶面。
6.根据权利要求2所述的半导体器件，其特征在于，其进一步包括：
第一图案化导电层，其安置于所述第一欧姆接触件上方，所述第一图案化导电层具有多个第二开口，其中所述多个第二开口分别位于所述多个第一开口正上方。
7.根据权利要求6所述的半导体器件，其特征在于，其进一步包括：
第二图案化导电层，其安置于所述第一图案化导电层上方，所述第二图案化导电层具有多个第三开口，其中所述多个第三开口分别位于所述多个第二开口正上方。
8.根据权利要求1所述的半导体器件，其特征在于，其中所述第二部分位于所述第一与第三部分之间，且所述第二部分的宽度小于所述第一与第三部分其中之一的宽度。
9.根据权利要求1所述的半导体器件，其特征在于，其进一步包括：
第二欧姆接触件，其安置于所述半导体堆叠上方，其中所述第一栅极位于所述第二欧姆接触件的第一部分与所述第一欧姆接触件的所述第一部分之间，且所述第二栅极位于所述第二欧姆接触件的第二部分与所述第一欧姆接触件的所述第三部分之间。
10.根据权利要求9所述的半导体器件，其特征在于，其中所述第一欧姆接触件与所述第二欧姆接触件的材料包括导体材料。
11.一种半导体器件，其特征在于，其包括：
半导体堆叠，其形成于衬底上，所述半导体堆叠具有第一氮化物半导体层和第二氮化物半导体层，所述第二氮化物半导体层形成于所述第一氮化物半导体层上且具有比所述第一氮化物半导体层的带隙更宽的带隙；
第一欧姆接触件，其安置于所述半导体堆叠上方，且具有第一开口；
第一图案化导电层，其安置于所述第一欧姆接触件上方，且具有第二开口；以及
第二图案化导电层，其安置于所述第一图案化导电层上方，且具有第三开口；
其中，所述第一开口、所述第二开口以及所述第三开口彼此对准。
12.根据权利要求11所述的半导体器件，其进一步包括结构，所述结构位于所述第一开口内。
13.根据权利要求12所述的半导体器件，其中所述结构包含用包括He+、N+、O+、Fe+、Ar+、Kr+或其组合在内的掺杂剂掺杂的氮化物半导体材料、经掺杂III-V族层、n型多晶硅层、电介质材料或其组合。
14.根据权利要求12所述的半导体器件，其中所述结构具有的顶面高度与所述第二氮化物半导体层的顶面高度相同。
15.根据权利要求11所述的半导体器件，其中所述第一欧姆接触件包括第一部分与第二部分，且所述第一部分与所述第二部分被所述第一开口隔开。
16.根据权利要求15所述的半导体器件，其中所述第一欧姆接触件的所述第一部分及所述第二部分其中之一的宽度小于所述第一开口的宽度。
17.根据权利要求15所述的半导体器件，其中所述第一部分沿着第一方向且大体上平行于所述第二部分延伸。
18.根据权利要求17所述的半导体器件，其中所述第一部分具有沿着垂直于所述第一方向的第二方向的第一宽度，所述第一部分和所述第二部分之间的所述第一开口具有沿着所述第二方向的第二宽度，所述第二部分具有沿着所述第二方向的第三宽度，且所述第一宽度与所述第一宽度、所述第二宽度和所述第三宽度的总宽度的比率为约0.1到约0.5。
19.根据权利要求16所述的半导体器件，其进一步包括第一与第二栅极，其安置于所述半导体堆叠上方且所述第一欧姆接触件位于所述第一与第二栅极之间。
20.根据权利要求19所述的半导体器件，其进一步包括：
第二欧姆接触件，其安置于所述半导体堆叠上方，其中所述第一栅极位于所述第二欧姆接触件的第一部分与所述第一欧姆接触件之间，且所述第二栅极位于所述第二欧姆接触件的第二部分与所述第一欧姆接触件之间。
CN202210664378.6A 2021-01-12 2021-01-12 半导体器件及其制造方法 Pending CN115050820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210664378.6A CN115050820A (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2021/071257 WO2022150963A1 (en) 2021-01-12 2021-01-12 Semiconductor device and fabrication method thereof
CN202210664378.6A CN115050820A (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法
CN202180000662.7A CN112840464B (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180000662.7A Division CN112840464B (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115050820A true CN115050820A (zh) 2022-09-13

Family

ID=75929832

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180000662.7A Active CN112840464B (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法
CN202210664378.6A Pending CN115050820A (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202180000662.7A Active CN112840464B (zh) 2021-01-12 2021-01-12 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20220399444A1 (zh)
CN (2) CN112840464B (zh)
WO (1) WO2022150963A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732555A (zh) * 2022-10-27 2023-03-03 英诺赛科（珠海）科技有限公司 氮化物半导体器件、互连结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115566061B (zh) * 2022-10-20 2024-01-02 英诺赛科(苏州)半导体有限公司 一种电子装置、电路及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
JP5658472B2 (ja) * 2010-03-26 2015-01-28 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
CN103730464A (zh) * 2012-10-16 2014-04-16 浙江大学苏州工业技术研究院 一种集成续流二极管的半导体装置及其制备方法
KR102204777B1 (ko) * 2013-07-08 2021-01-20 이피션트 파워 컨버젼 코퍼레이션 갈륨 나이트라이드 소자 및 집적회로 내 격리 구조
CN106373996B (zh) * 2015-07-21 2019-12-31 台达电子工业股份有限公司 半导体装置
WO2017069461A1 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
WO2018198337A1 (ja) * 2017-04-28 2018-11-01 三菱電機株式会社 半導体装置
CN107248535B (zh) * 2017-05-03 2019-01-29 东南大学 一种光控hemt及其控制方法
US10991722B2 (en) * 2019-03-15 2021-04-27 International Business Machines Corporation Ultra low parasitic inductance integrated cascode GaN devices
US11437367B2 (en) * 2020-04-21 2022-09-06 Qualcomm Incorporated Heterogeneous integrated wideband high electron mobility transistor power amplifier with a single-crystal acoustic resonator/filter
US11380678B2 (en) * 2020-06-12 2022-07-05 Qualcomm Incorporated Metamorphic high electron mobility transistor-heterojunction bipolar transistor integration
CN111863806A (zh) * 2020-07-30 2020-10-30 西安电子科技大学 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法
CN112771678B (zh) * 2020-12-25 2023-05-02 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732555A (zh) * 2022-10-27 2023-03-03 英诺赛科（珠海）科技有限公司 氮化物半导体器件、互连结构及其制造方法
CN115732555B (zh) * 2022-10-27 2023-12-22 英诺赛科（珠海）科技有限公司 氮化物半导体器件、互连结构及其制造方法

Also Published As

Publication number Publication date
WO2022150963A1 (en) 2022-07-21
CN112840464B (zh) 2022-07-12
CN112840464A (zh) 2021-05-25
US20220399444A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US9887268B2 (en) Capacitively-coupled field-plate structures for semiconductor devices
CN111490100B (zh) 半导体装置及其制造方法
TWI735938B (zh) 半導體裝置及其製造方法
CN112840464B (zh) 半导体器件及其制造方法
CN111509041A (zh) 半导体器件及其制造方法
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
CN112470289B (zh) 半导体装置和其制造方法
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
CN111613666B (zh) 半导体组件及其制造方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
CN114023819B (zh) 电子装置
US20220399443A1 (en) Semiconductor device structures and methods of manufacturing the same
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN111937157B (zh) 半导体装置和其制作方法
CN113454790B (zh) 半导体器件及其制造方法
CN111758167B (zh) 半导体装置和其制作方法
CN115832041B (zh) 半导体器件及其制造方法
CN117374103B (zh) 一种半导体装置及其制造方法
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
CN115663025A (zh) 氮化物基半导体器件及其制造方法
CN117616583A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination