CN112885896A - 一种hemt器件 - Google Patents

一种hemt器件 Download PDF

Info

Publication number
CN112885896A
CN112885896A CN202110128642.XA CN202110128642A CN112885896A CN 112885896 A CN112885896 A CN 112885896A CN 202110128642 A CN202110128642 A CN 202110128642A CN 112885896 A CN112885896 A CN 112885896A
Authority
CN
China
Prior art keywords
layer
groove
barrier layer
metal
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110128642.XA
Other languages
English (en)
Other versions
CN112885896B (zh
Inventor
易波
伍争
张千
向勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110128642.XA priority Critical patent/CN112885896B/zh
Publication of CN112885896A publication Critical patent/CN112885896A/zh
Application granted granted Critical
Publication of CN112885896B publication Critical patent/CN112885896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种HEMT器件，通过在源极一侧设置肖特基金属和欧姆接触金属，实现HEMT单元胞集成低导通压降、低泄漏电流的反并联肖特基二极管。本发明通过肖特基金属和半导体接触的位置的特殊设计，保证了器件有源区长度不会增加，并且在器件导通时，栅极下形成的沟道将原本隔离的肖特基金属周围的有源区和欧姆接触金属电气连接起来，从而充分利用器件的有源区进行导电，保证比传统单一的HEMT的导通电阻增加的值最小。

Description

一种HEMT器件
技术领域
本发明属于功率半导体技术领域，具体涉及一种HEMT器件。
背景技术
本发明属于功率半导体技术领域，涉及高压半导体器件，具体为一种低导通电阻、低泄漏电流、低反向导通压降的HEMT器件。功率HEMT器件作为三代半导体器件，其固有的物理性质使其非常适合高频、高功率等应用。然后，由于缺少反并联体二极管，在实际应用是，流过其的反向电流只有通过强制开启的栅下的沟道才能续流。然而要开启该沟道需要较高的反向压降，从而导致器件的反向导通损耗非常大。而且该电压还与阈值电压强烈相关，通常功率器件需要高的阈值电压，这将使得反向导通压降更大。通常的做法是使用外接的反并联肖特基二极管，然而外接肖特基二极管非常不利于HEMT的高频特性，由于此方案会引入引线的寄生电感。
为了解决上述问题，集成反向续流肖特基二极管的HEMT被提出，现有技术各有缺点，主要缺点在于引入肖特基二极管后不可避免的使得HMET正向的比导通电阻增加，从而增加正向导通损耗。
发明内容
针对现有技术中的上述不足，本发明针对现有集成反并联SBD的HEMT比导通电阻增加比较明显的问题，提出一种新结构，实现了集成低导通压降和低泄漏电流肖特基二极管的同时，最大程度地降低器件正向比导通电阻的增加，从而降低HEMT应用中反向和正向导通损耗，提高系统效率。
为了达到上述发明目的，本发明采用的技术方案为：一种HEMT器件，包括设置在底端的衬底、位于衬底上的缓冲层、位于缓冲层上的沟道层、位于沟道层上的势垒层以及位于势垒层上的介质层；所述衬底、缓冲层、沟道层、势垒层和介质层构成长方体状的元胞；
所述元胞顶面的一端为HEMT器件的漏极；所述漏极上设置有若干并排的第一凹槽以及漏极金属；所述第一凹槽的槽底与沟道层接触，其顶面为势垒层且无介质层；所述漏极金属的部分覆盖于介质层上以形成漏极场板，其另一部分覆盖于势垒层的表面以及通过第一凹槽的侧壁和槽底分别与势垒层和沟道层接触；
所述元胞顶面的另一端设置有源极和栅极；所述源极包括若干并排的第二凹槽和若干并排的第三凹槽，所述第二凹槽上设置有源极肖特基接触金属，所述第三凹槽上设置有源极欧姆接触金属；所述第二凹槽和第三凹槽的槽底均与沟道层接触，所述第二凹槽靠近漏极的侧壁和部分槽底覆盖有介质层；所述栅极设置于源极肖特基接触金属和源极欧姆接触金属之间以达到电气隔离的目的；所述源极肖特基接触金属的一部分覆盖于第二凹槽之间的势垒层表面，其另一部分覆盖于凹槽侧壁和槽底的沟道层、势垒层以及介质层上，所述源极肖特基接触金属分别与势垒层和沟道层接触形成肖基特接触；所述源极欧姆接触金属覆盖于第三凹槽的表面且分别与沟道层和势垒层接触。
进一步地，所述第二凹槽靠近漏极一侧的边缘位置与漏极之间的距离不小于栅极与漏极之间的距离。
进一步地，所述栅极为结型栅，其包括覆盖于势垒层上的p型区域，所述p型区域为p型GaN区域或p型AlGaN区域；所述p型区域上覆盖有第一栅极金属。
进一步地，所述栅极为凹槽栅，其为凹槽状结构，其槽底设置于势垒层中且不与沟道层接触，其槽底和侧壁上均覆盖有介质层，其内壁上均设置有第二栅极金属。
进一步地，所述衬底为Si、SiC或Al2O3。
进一步地，所述缓冲层为AlGaN或GaN。
进一步地，所述沟道层为GaN。
进一步地，所述势垒层为AlGaN。
本发明的有益效果为：
(1)本发明通过在源极一侧设置肖特基金属和欧姆接触金属，实现HEMT单元胞集成低导通压降、低泄漏电流的反并联肖特基二极管。
(2)本发明通过肖特基金属和半导体接触的位置的特殊设计，保证了器件有源区长度不会增加，并且在器件导通时，栅极下型层的沟道将原本隔离的肖特基金属周围的有源区和欧姆接触金属电气连接起来，从而充分利用器件的有源区进行导电，保证比传统单一的HEMT导通电阻增加的值最小。
附图说明
图1为本发明中栅极为结型栅时的HEMT器件结构示意图。
图2为本发明中栅极为凹槽栅时的HEMT器件结构示意图。
图3为本发明中栅极为结型栅时，肖特基接触金属和源极欧姆接触金属相对位置不同的HEMT器件结构示意图。
图4为本发明中栅极为凹槽栅时，肖特基接触金属和源极欧姆接触金属相对位置不同的HEMT器件结构示意图。
图5为本发明肖特基接触金属所在凹槽对应源极部分第一切线图。
图6为本发明肖特基接触金属所在凹槽对应源极部分第二切线图。
其中：1-衬底、2-缓冲层、3-沟道层、4-势垒层、5-介质层、6-p型区域、7-源极肖特基接触金属、8-源极欧姆接触金属、9-漏极金属、10-第一栅极金属、11-第二栅极金属。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
下面结合附图详细说明本发明的实施例。
如图1所示，一种HEMT器件，包括设置在底端的衬底1、位于衬底1上的缓冲层2、位于缓冲层2上的沟道层3、位于沟道层3上的势垒层4以及位于势垒层4上的介质层5；所述衬底1、缓冲层2、沟道层3、势垒层4和介质层5构成长方体状的元胞；
所述元胞顶面的一端为HEMT器件的漏极；所述漏极上设置有若干并排的第一凹槽以及漏极金属9；所述第一凹槽的槽底与沟道层3接触，其顶面为势垒层4且无介质层5；所述漏极金属9的部分覆盖于介质层5上以形成漏极场板，其另一部分覆盖于势垒层4的表面以及通过第一凹槽的侧壁和槽底分别与势垒层4和沟道层3接触。
所述元胞顶面的另一端设置有源极和栅极；所述源极包括若干并排的第二凹槽和若干并排的第三凹槽，所述第二凹槽上设置有源极肖特基接触金属7，所述第三凹槽上设置有源极欧姆接触金属8；所述第二凹槽和第三凹槽的槽底均与沟道层3接触，所述第二凹槽靠近漏极的侧壁和部分槽底覆盖有介质层5；所述栅极设置于源极肖特基接触金属7和源极欧姆接触金属8之间以达到电气隔离的目的；所述源极肖特基接触金属7的一部分覆盖于第二凹槽之间的势垒层4表面，其另一部分覆盖于凹槽侧壁和槽底的沟道层3、势垒层4以及介质层5上，所述源极肖特基接触金属7分别与势垒层4和沟道层3接触形成肖基特接触；所述源极欧姆接触金属8覆盖于第三凹槽的表面且分别与沟道层3和势垒层4接触。
所述第二凹槽靠近漏极一侧的边缘位置与漏极之间的距离不小于栅极与漏极之间的距离。
肖特基接触金属7和源极欧姆接触金属8所在的凹槽可位于同一直线上。所述栅极为结型栅，其包括覆盖于势垒层4上的p型区域6，所述p型区域6为p型GaN区域或p型AlGaN区域；所述p型区域6上覆盖有第一栅极金属10。
如图2所示，肖特基接触金属7和源极欧姆接触金属8所在的凹槽可位于同一直线上。所述栅极为凹槽栅，其为凹槽状结构，其槽底设置于势垒层4中且不与沟道层3接触，其槽底和侧壁上均覆盖有介质层5，其内壁上均设置有第二栅极金属11。
所述衬底1为Si、SiC或Al2O3；所述缓冲层2为AlGaN或GaN；所述沟道层3为GaN；所述势垒层4为AlGaN。
如图3所示，肖特基接触金属7和源极欧姆接触金属8所在的凹槽可位于不同直线上，且所述栅极为结型栅，其包括覆盖于势垒层4上的p型区域6，所述p型区域6为p型GaN区域或p型AlGaN区域；所述p型区域6上覆盖有第一栅极金属10。
如图4所示，肖特基接触金属7和源极欧姆接触金属8所在的凹槽可位于不同直线上，且所述栅极为凹槽栅，其为凹槽状结构，其槽底设置于势垒层4中且不与沟道层3接触，其槽底和侧壁上均覆盖有介质层5，其内壁上均设置有第二栅极金属11。
如图5所示，以远离漏极的一侧且贯穿所有肖特基接触金属7所在凹槽的直线AA'做切面，沟道层3、势垒层4和肖特基接触金属7形成肖基特接触。
如图6所示，以靠近漏极的一侧且贯穿所有肖特基接触金属7所在凹槽的直线BB'做切面，第二凹槽的槽底与沟道层3接触且其靠近漏极的侧壁和部分槽底覆盖有介质层5。

Claims (8)

1.一种HEMT器件，其特征在于，包括设置在底端的衬底(1)、位于衬底(1)上的缓冲层(2)、位于缓冲层(2)上的沟道层(3)、位于沟道层(3)上的势垒层(4)以及位于势垒层(4)上的介质层(5)；所述衬底(1)、缓冲层(2)、沟道层(3)、势垒层(4)和介质层(5)构成长方体状的元胞；
所述元胞顶面的一端为HEMT器件的漏极；所述漏极上设置有若干并排的第一凹槽以及漏极金属(9)；所述第一凹槽的槽底与沟道层(3)接触，其顶面为势垒层(4)且无介质层(5)；所述漏极金属(9)的部分覆盖于介质层(5)上以形成漏极场板，其另一部分覆盖于势垒层(4)的表面以及通过第一凹槽的侧壁和槽底分别与势垒层(4)和沟道层(3)接触；
所述元胞顶面的另一端设置有源极和栅极；所述源极包括若干并排的第二凹槽和若干并排的第三凹槽，所述第二凹槽上设置有源极肖特基接触金属(7)，所述第三凹槽上设置有源极欧姆接触金属(8)；所述第二凹槽和第三凹槽的槽底均与沟道层(3)接触，所述第二凹槽靠近漏极的侧壁和部分槽底覆盖有介质层(5)；所述栅极设置于源极肖特基接触金属(7)和源极欧姆接触金属(8)之间以达到电气隔离的目的；所述源极肖特基接触金属(7)的一部分覆盖于第二凹槽之间的势垒层(4)表面，其另一部分覆盖于凹槽侧壁和槽底的沟道层(3)、势垒层(4)以及介质层(5)上，所述源极肖特基接触金属(7)分别与势垒层(4)和沟道层(3)接触形成肖基特接触；所述源极欧姆接触金属(8)覆盖于第三凹槽的表面且分别与沟道层(3)和势垒层(4)接触。
2.根据权利要求1所述的HEMT器件，其特征在于，所述第二凹槽靠近漏极一侧的边缘位置与漏极之间的距离不小于栅极与漏极之间的距离。
3.根据权利要求1所述的HEMT器件，其特征在于，所述栅极为结型栅，其包括覆盖于势垒层(4)上的p型区域(6)，所述p型区域(6)为p型GaN区域或p型AlGaN区域；所述p型区域(6)上覆盖有第一栅极金属(10)。
4.根据权利要求1所述的HEMT器件，其特征在于，所述栅极为凹槽栅，其为凹槽状结构，其槽底设置于势垒层(4)中且不与沟道层(3)接触，其槽底和侧壁上均覆盖有介质层(5)，其内壁上均设置有第二栅极金属(11)。
5.根据权利要求4所述的HEMT器件，其特征在于，所述衬底(1)为Si、SiC或Al2O3。
6.根据权利要求5所述的HEMT器件，其特征在于，所述缓冲层(2)为AlGaN或GaN。
7.根据权利要求6所述的HEMT器件，其特征在于，所述沟道层(3)为GaN。
8.根据权利要求7所述的HEMT器件，其特征在于，所述势垒层(4)为AlGaN。
CN202110128642.XA 2021-01-29 2021-01-29 一种hemt器件 Active CN112885896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110128642.XA CN112885896B (zh) 2021-01-29 2021-01-29 一种hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110128642.XA CN112885896B (zh) 2021-01-29 2021-01-29 一种hemt器件

Publications (2)

Publication Number Publication Date
CN112885896A true CN112885896A (zh) 2021-06-01
CN112885896B CN112885896B (zh) 2022-07-01

Family

ID=76051980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110128642.XA Active CN112885896B (zh) 2021-01-29 2021-01-29 一种hemt器件

Country Status (1)

Country Link
CN (1) CN112885896B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233520A1 (en) * 2010-03-26 2011-09-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method of manufacturing the same
CN106340536A (zh) * 2016-08-05 2017-01-18 苏州捷芯威半导体有限公司 一种功率半导体器件及其制造方法
CN107230719A (zh) * 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN107680999A (zh) * 2016-08-01 2018-02-09 晶元光电股份有限公司 高功率半导体元件
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233520A1 (en) * 2010-03-26 2011-09-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method of manufacturing the same
CN107230719A (zh) * 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN107680999A (zh) * 2016-08-01 2018-02-09 晶元光电股份有限公司 高功率半导体元件
CN106340536A (zh) * 2016-08-05 2017-01-18 苏州捷芯威半导体有限公司 一种功率半导体器件及其制造方法
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法

Also Published As

Publication number Publication date
CN112885896B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US11322606B2 (en) Heterojunction semiconductor device having high blocking capability
CN113594248B (zh) 一种具有集成续流二极管的双异质结GaN HEMT器件
Lei et al. An interdigitated GaN MIS-HEMT/SBD normally-off power switching device with low ON-resistance and low reverse conduction loss
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN110649096A (zh) 一种高压n沟道HEMT器件
CN108807510B (zh) 一种逆阻型氮化镓高电子迁移率晶体管
WO2016101134A1 (zh) 一种双向mos型器件及其制造方法
CN113690311B (zh) 一种集成续流二极管的GaN HEMT器件
CN113675270B (zh) 一种具有逆向导通能力的GaN RC-HEMT
CN113224169B (zh) 一种折叠栅氧化镓基场效应晶体管
US11081574B2 (en) IGBT power device
CN111341850A (zh) 一种GaN纵向逆导结场效应管
CN112885896B (zh) 一种hemt器件
CN114784102B (zh) 一种具有混合导电模式的ligbt
CN111403385A (zh) 一种具有内嵌肖特基二极管的rc-ligbt器件
CN113054016B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN113611742A (zh) 一种集成肖特基管的GaN功率器件
CN107342286B (zh) 一种具有表面双栅控制的横向rc-igbt器件
CN114447101B (zh) 一种集成续流沟道二极管的垂直GaN MOSFET
CN111293176B (zh) 一种GaN纵向逆导结场效应管
CN113707727B (zh) 一种具有倒梯形槽的垂直GaN二极管
CN114447103B (zh) 一种具有逆向导通能力的GaN RC-HEMT
CN215896411U (zh) 一种集成肖特基的功率器件
CN113053992B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant