CN104704616B - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN104704616B
CN104704616B CN201380052563.9A CN201380052563A CN104704616B CN 104704616 B CN104704616 B CN 104704616B CN 201380052563 A CN201380052563 A CN 201380052563A CN 104704616 B CN104704616 B CN 104704616B
Authority
CN
China
Prior art keywords
drain electrode
source electrode
length direction
electrode
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380052563.9A
Other languages
English (en)
Other versions
CN104704616A (zh
Inventor
铃木贵光
安藤隆彦
森下敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104704616A publication Critical patent/CN104704616A/zh
Application granted granted Critical
Publication of CN104704616B publication Critical patent/CN104704616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

场效应晶体管包括形成在源极电极(38)上并且与源极电极(38)电连接的源极电极焊盘(16)和形成在漏极电极(37)上并且与漏极电极(37)电连接的漏极电极焊盘(15)中的至少一方，源极电极焊盘(16)具有使其与漏极电极(37)之间的寄生电容减少的缺口(504、505)，漏极电极焊盘(15、65、115)具有使其与源极电极(38、88、138)之间的寄生电容减少的缺口(501、502)。

Description

场效应晶体管
技术领域
本发明涉及GaN类的场效应晶体管。
背景技术
历来，作为GaN类的场效应晶体管，如专利文献1(日本特开2012-23074号公报)所公开的那样，在形成于指状的源极电极和漏极电极上的绝缘膜设置通孔，形成通过该通孔与源极电极电连接的源极电极焊盘和与漏极电极电连接的漏极电极焊盘，作为焊盘元件(pad on element)构造实现紧凑化。
但是，在上述焊盘元件构造的场效应晶体管中，源极-漏极间的寄生电容容易变大。当该源极-漏极间的寄生电容大时，存在导致开关时的瞬时振荡(ringing)、开关速度的降低、开关损失的增大等的不良的问题。
另一方面，在专利文献2(日本特开2011-29386号公报)中公开了：将常导通型的GaN类的场效应晶体管和常截止型的Si类的MOS型场效应晶体管级联(cascode)连接，以实现常截止动作的半导体器件。
在该半导体器件中，存在以下问题：在从导通转换为截止时，上述GaN类的场效应晶体管的源极和上述Si类的场效应晶体管的漏极的连接点(级联连接点)的电位瞬间上升，在级联连接点产生电涌电压，使低耐压的Si类的MOS型场效应晶体管劣化，以致破坏。在该级联连接点产生的电涌电压被认为是因上述GaN类的场效应晶体管的源极-漏极间的寄生电容引起的。
现有技术文献
专利文献
专利文献1：日本特开2012-23074号公报
专利文献2：日本特开2011-29386号公报
发明内容
发明要解决的问题
因此，本发明的课题在于提供能够减少源极-漏极间的寄生电容的场效应晶体管。
用于解决课题的技术方案
为了解决上述课题，本发明的场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极；
设置在上述有源区域上的漏极电极；和
设置在上述源极电极与上述漏极电极之间的栅极电极，
所场效应晶体管还包括源极电极焊盘和漏极电极焊盘中的至少一方，上述源极电极焊盘形成在上述源极电极上并且与上述源极电极电连接，上述漏极电极焊盘形成在上述漏极电极上并且与上述漏极电极电连接，
上述源极电极焊盘具有使其与上述漏极电极之间的寄生电容减少的缺口，
上述漏极电极焊盘具有使其与上述源极电极之间的寄生电容减少的缺口。
根据本发明的场效应晶体管，上述源极电极焊盘具有上述缺口，由此，能够使上述漏极电极之间的寄生电容减少，上述漏极电极焊盘具有上述缺口，由此，能够使上述源极电极之间的寄生电容减少。
另外，在本发明的场效应晶体管中，包括：
设置在有源区域上的源极电极；
设置在上述有源区域上的漏极电极；
设置在上述源极电极与上述漏极电极之间的栅极电极；
形成在上述源极电极上并且与上述源极电极电连接的源极电极焊盘；和
形成在上述漏极电极上并且与上述漏极电极电连接的漏极电极焊盘，
上述源极电极和漏极电极呈指状延伸，
上述源极电极以在与作为上述漏极电极呈指状延伸的方向的长度 方向交叉的方向上与上述漏极电极相邻的方式形成，并且在上述长度方向上延伸，
上述场效应晶体管包括在上述漏极电极、源极电极和栅极电极上形成的绝缘层，
上述源极电极焊盘中，覆盖上述漏极电极的区域的面积小于覆盖上述源极电极的区域的面积，
上述漏极电极焊盘中，覆盖上述源极电极的区域的面积小于覆盖上述漏极电极的区域的面积。
在本发明的场效应晶体管中，上述源极电极焊盘构成为使覆盖上述漏极电极的区域的面积小于覆盖上述源极电极的区域的面积，由此，能够减少源极-漏极间的寄生电容。另外，上述漏极电极焊盘构成为使覆盖上述源极电极的区域的面积小于覆盖上述漏极电极的区域的面积，由此，能够减少源极-漏极间的寄生电容。
另外，一个实施方式的场效应晶体管包括具有异质结的GaN类层叠体，
上述指状的源极电极、上述指状的漏极电极和上述绝缘层形成在上述GaN类层叠体上，
上述漏极电极焊盘经形成于上述绝缘层的通孔与上述漏极电极电连接，
上述源极电极焊盘经形成于上述绝缘层的通孔与上述源极电极电连接。
另外，一个实施方式的场效应晶体管中，上述指状的漏极电极和上述指状的源极电极在与上述长度方向交叉的方向上交替地排列有多个，
上述漏极电极焊盘具有：
用于接合的接合部；
沿上述漏极电极在长度方向上延伸的多个长度方向部；和
在与上述长度方向交叉的方向上延伸且与上述多个长度方向部相连的连结部，
上述连结部中，与上述接合部隔开第一距离的第一部分的面积，大于与上述接合部隔开比上述第一距离长的第二距离的第二部分的面 积。
在本实施方式中，构成为与上述漏极电极焊盘的接合部接近的上述连结部的第一部分的面积，大于从上述漏极电极焊盘的接合部远离的上述连结部的第二部分的面积，由此能够提高集电效率。
另外，在一个实施方式的场效应晶体管中，上述指状的漏极电极和上述指状的源极电极在与上述长度方向交叉的方向上交替地排列有多个，
上述源极电极焊盘具有：
用于接合的接合部；
沿上述源极电极在长度方向上延伸的多个长度方向部；和
在与上述长度方向交叉的方向上延伸且与上述多个长度方向部相连的连结部，
上述连结部中，与上述接合部隔开第一距离的第一部分的面积，大于与上述接合部隔开比上述第一距离长的第二距离的第二部分的面积。
在本实施方式中，上述源极电极焊盘的连结部构成为与上述接合部接近的第一部分的面积大于从上述接合部远离的第二部分的面积，由此能够提高集电效率。
另外，一个实施方式的场效应晶体管中，上述指状的漏极电极和上述指状的源极电极在与上述长度方向交叉的方向上交替地排列有多个，
上述漏极电极焊盘具有：
用于接合的接合部；
沿上述漏极电极在长度方向上延伸的多个长度方向部；和
在与上述长度方向交叉的方向上延伸且与上述多个长度方向部相连，并且到达上述接合部的连结部，
上述接合部配置在上述漏极电极焊盘的大致中央。
在本实施方式中，上述接合部配置在上述漏极电极焊盘的大致中央，因此能够提高集电效率。
另外，在一个实施方式的场效应晶体管中，上述指状的漏极电极和上述指状的源极电极在与上述长度方向交叉的方向上交替地排列有 多个，
上述源极电极焊盘具有：
用于接合的接合部；
沿上述源极电极在长度方向上延伸的多个长度方向部；和
在与上述长度方向交叉的方向上延伸且与上述多个长度方向部相连，并且到达上述接合部的连结部，
上述接合部配置在上述源极电极焊盘的大致中央。
在本实施方式中，上述接合部配置在上述源极电极焊盘的大致中央，因此能够提高集电效率。
另外，在一个实施方式的场效应晶体管中，用于将上述漏极电极焊盘与上述漏极电极电连接的通孔形成在上述绝缘层中的与上述漏极电极焊盘的长度方向上的两端部对应的部位。
在本实施方式中，利用在与上述漏极电极焊盘的长度方向上的两端部对应的部位的绝缘层形成的通孔，使上述漏极电极焊盘与上述漏极电极电连接，因此能够提高集电效率。
另外，一个实施方式的场效应晶体管中，用于将上述源极电极焊盘与上述源极电极电连接的通孔形成在上述绝缘层中的与上述源极电极焊盘的长度方向上的两端部对应的部位。
在本实施方式中，利用在与上述源极电极焊盘的长度方向上的两端部对应的部位的绝缘层形成的通孔，使上述源极电极焊盘与上述源极电极电连接，因此能够提高集电效率。
另外，一个实施方式的场效应晶体管中，上述漏极电极焊盘的连结部包括：
与上述多个长度方向部相连的第一连结部；和
第二连结部，其与上述多个长度方向部相连，并且，上述第二连结部与上述漏极电极的长度方向上的中央之间的长度方向上的距离，比上述第一连结部与上述漏极电极的长度方向上的中央之间的长度方向上的距离长，
上述第一连结部的面积大于上述第二连结部的面积。
在本实施方式中，通过使比第二连结部更接近漏极电极的长度方向上的中央的第一连结部的面积大于上述第二连结部的面积，能够提 高上述漏极电极焊盘的集电效率，并且能够提高配线的可靠性。
另外，一个实施方式的场效应晶体管中，上述源极电极焊盘的连结部包括：
与上述多个长度方向部相连的第一连结部；和
第二连结部，其与上述多个长度方向部相连，并且，上述第二连结部与上述源极电极的长度方向上的中央之间的长度方向上的距离，比上述第一连结部与上述源极电极的长度方向上的中央之间的长度方向上的距离长，
上述第一连结部的面积大于上述第二连结部的面积
在本实施方式中，通过使比第二连结部更接近源极电极的长度方向上的中央的第一连结部的面积大于上述第二连结部的面积，能够提高上述源极电极焊盘的集电效率，并且能够提高作为配线的可靠性。
另外，在本发明的级联连接电路中，包括上述的场效应晶体管，
上述场效应晶体管为常导通型的场效应晶体管，
还包括漏极与上述常导通型的场效应晶体管的源极电连接的常截止型的硅类的MOS型场效应晶体管，
将上述常导通型的场效应晶体管的栅极与上述常截止型的硅类的MOS型场效应晶体管的源极电连接，通过对上述常截止型的硅类的MOS型场效应晶体管的栅极施加控制电压而进行导通截止控制。
根据该级联连接电路，能够使上述常导通型的场效应晶体管的源极-漏极间的寄生电容减少，因此，能够减少电容耦合比，能够抑制截止时的漏极电压的上升，能够抑制栅极电压的上升，能够抑制中点电位Vm的上升。由此，能够防止耐压低的Si类的MOS型的场效应晶体管因中点电位Vm的上升而破损(或者劣化)。
发明效果
根据本发明的场效应晶体管，由于源极电极焊盘具有缺口，因此能够使与漏极电极之间的寄生电容减少，由于漏极电极焊盘具有缺口，因此能够使与源极电极之间的寄生电容减少。
附图说明
图1本发明的场效应晶体管的第一实施方式的平面图。
图2是表示图1的A-A线截面的截面图。
图3是本发明的场效应晶体管的第二实施方式的平面图。
图4是表示图3的B-B线截面的截面图。
图5是本发明的场效应晶体管的第三实施方式的平面图。
图6是表示图5的C-C线截面的截面图。
图7比较例的场效应晶体管的平面图。
图8是表示上述第二实施方式的源极-漏极间的寄生电容和上述比较例的源极-漏极间的寄生电容的特性图。
图9是表示将本发明的实施方式的常导通型的GaN类的场效应晶体管与常截止型的Si类的MOS型的场效应晶体管202级联连接而成的半导体器件的电路的电路图。
图10是表示使用上述第二实施方式的级联电路的截止时的中点电位Vm和使用上述第二实施方式的比较例的级联电路的截止时的中点电位Vm的图表。
具体实施方式
以下利用图示的实施方式对本发明详细说明。
(第一实施方式)
图1是作为本发明的第一实施方式的GaNHFET(异质结场效应晶体管)的平面示意图。另外，图2是表示图1的A-A线截面的截面图。
如图2所所示，本第一实施方式，在Si衬底1上依次形成不掺杂GaN层2、不掺杂AlGaN层3。构成由不掺杂GaN层2和不掺杂AlGaN层3形成异质结的GaN类层叠体。在上述不掺杂GaN层2与不掺杂AlGaN层3的界面产生2DEG(二维电子气)6。另外，在上述GaN类层叠体上依次形成有保护膜7、层间绝缘膜8。作为上述保护膜7的材料例如在此使用SiN，但是也可以使用SiO2、Al2O3等。另外，作为上述层间绝缘膜8的材料例如在此使用聚酰亚胺，但是也可以使用SOG(Spin On Glass：旋涂玻璃)、BPSG(Boron Phosphorous Silicate Glass：硼磷硅玻璃)等的绝缘材料。另外，上述SiN保护膜7的膜厚在此作为一个例子采用150nm，但是可以在20nm～250nm的范围内设定。
另外，在上述GaN类层叠体形成有到达不掺杂GaN层2的凹槽 (recess)，在该凹槽形成有成为欧姆电极(ohmic electrode)的漏极电极基部11和源极电极基部12。该漏极电极基部11和源极电极基部12，作为一个例子，采用将Ti层、Al层、TiN层依次层叠而成的Ti/Al/TiN电极。另外，在上述漏极电极基部11上由与漏极电极基部11同样的材料形成有漏极电极配线35。另外，在上述源极电极基部12上由与源极电极基部12同样的材料形成有源极电极配线36。上述漏极电极基部11和漏极电极配线35构成漏极电极37。另外，上述源极电极基部12和源极电极配线36构成源极电极38。
另外，在上述保护膜7形成有开口，在该开口形成有栅极电极13。该栅极电极13例如由TiN制作而成，形成为与不掺杂AlGaN层3进行肖特基接合的肖特基电极。
如图1所示，该第一实施方式包括多个指状的漏极电极37和多个指状的源极电极38。上述源极电极38和漏极电极37在与作为上述漏极电极37和源极电极38呈指状延伸的方向的长度方向交叉的方向上交替地排列。
如图1、图2所示，在上述层间绝缘膜8上形成有漏极电极焊盘15和源极电极焊盘16。
上述漏极电极焊盘15具有沿上述漏极电极37在长度方向上延伸的多个长度方向部22。另外，上述漏极电极焊盘15在大致中央具有用于接合(bonding)的接合部21。另外，上述漏极电极焊盘15具有在与上述长度方向交叉的方向上延伸并与上述多个长度方向部22相连的连结部23、25。该连结部23和连结部25彼此在上述长度方向上隔开预先规定的尺寸。在与上述漏极电极焊盘15所具有的各长度方向部22的长度方向上的两端部22A、22B对应的部位的层间绝缘膜8形成有通孔24。上述漏极电极焊盘15的各长度方向部22经该通孔24与各漏极电极37电连接。
另外，在上述漏极电极焊盘15的大致中央部，相邻的2个长度方向部22与上述接合部21成为一体，在上述漏极电极焊盘15的大致中央部，相邻的2个连结部23、25与上述接合部21成为一体。
另外，源极电极焊盘16具有沿上述源极电极38在长度方向上延伸的多个长度方向部26。另外，上述源极电极焊盘16具有在与上述长 度方向交叉的方向上延伸并与上述多个长度方向部26相连的连结部28、29。该连结部28和连结部29彼此在上述长度方向上隔开预先规定的尺寸。在与上述源极电极焊盘16所具有的各长度方向部26的长度方向上的两端部26A、26B对应的部位的层间绝缘膜8形成有通孔30。上述源极电极焊盘16的各长度方向部26经该通孔30与各源极电极38电连接。另外，上述源极电极焊盘16在大致中央部具有用于接合的接合部27。
上述源极电极焊盘16的中央部的长度方向部26与上述接合部27成为一体，与该接合部27相邻的2个长度方向部26与上述接合部27成为一体。另外，在上述源极电极焊盘16的大致中央部相邻的2个连结部28、29与上述接合部27成为一体。
此外，虽然图1中未图示，但是上述栅极电极13通过栅极电极连接配线与栅极电极焊盘连接。
上述结构的第一实施方式的GaNHFET为常导通型，通过对上述栅极电极13施加负电压而被截止。
如图1所示，该第一实施方式的上述源极电极焊盘16中，各连结部28、29覆盖漏极电极37的区域28C、29C的面积(S2+S3)小于各长度方向部26覆盖源极电极38的区域26C的面积S1。因此，在该第一实施方式中，上述源极电极焊盘16中，覆盖上述漏极电极37的区域的面积小于覆盖上述源极电极38的区域的面积。因此，能够减少源极电极焊盘16与漏极电极37之间的寄生电容。
另外，该第一实施方式的上述漏极电极焊盘15中，各连结部23、25覆盖源极电极38的区域23C、25C的面积(S12+S13)小于各长度方向部22覆盖漏极电极37的区域22C的面积S11。因此，上述漏极电极焊盘15中，覆盖上述源极电极38的区域的面积小于覆盖上述漏极电极37的区域的面积。因此，能够减少漏极电极焊盘15与源极电极38之间的寄生电容。
通过这样的源极电极焊盘16和漏极电极焊盘15的结构，在该第一实施方式中，能够减少源极-漏极间的寄生电容。因此，根据该第一实施方式，能够减少作为源极-漏极间的寄生电容与栅极-漏极间的寄生电容之和的输出电容。由此，能够防止开关时的瞬时振荡，能够提 高开关速度，能够减少开关损失。另外，因为输出电容减少，所以高频增益提高。
另外，在该第一实施方式中，利用在与上述漏极电极焊盘15的长度方向上的两端部22A、22B对应的部位的层间绝缘层8形成的通孔24，将上述漏极电极焊盘15与上述漏极电极37电连接，所以能够提高集电效率。另外，利用在与上述源极电极焊盘16的长度方向上的两端部26A、26B对应的部位的层间绝缘层8形成的通孔30，将上述源极电极焊盘16与上述源极电极38电连接，所以能够提高集电效率。
(第二实施方式)
图3是作为本发明的第二实施方式的GaNHFET(异质结场效应晶体管)的平面示意图。另外，图4是表示图3的B-B线截面的截面图。
该第二实施方式的GaNHFET，与上述的第一实施方式同样，在Si衬底51上依次层叠不掺杂GaN层52、不掺杂AlGaN层53，构成由该不掺杂GaN层52和不掺杂AlGaN层53形成异质结的GaN类层叠体。
在上述不掺杂GaN层52和不掺杂AlGaN层53的界面产生2DEG(二维电子气)56。另外，在上述GaN类层叠体上依次形成保护膜57、层间绝缘膜58。作为上述保护膜57的材料例如在此使用SiN，但是也可以使用SiO2、Al2O3等。另外，作为上述层间绝缘膜58的材料例如在此使用聚酰亚胺，但是也可以使用SOG(Spin On Glass：旋涂玻璃)、BPSG(BoronPhosphorous Silicate Glass：硼磷硅玻璃)等的绝缘材料。另外，上述SiN保护膜57的膜厚在此作为一个例子为150nm，但是可以在20nm～250nm的范围内设定。
另外，在上述GaN类层叠体形成有到达不掺杂GaN层52的凹槽，在该凹槽形成有成为欧姆电极的漏极电极基部61和源极电极基部62。该漏极电极基部61和源极电极基部62作为一个例子采用将Ti层、Al层、TiN层依次层叠而成的Ti/Al/TiN电极。另外，在上述漏极电极基部61上由与漏极电极基部61同样的材料形成有漏极电极配线85。另外，在上述源极电极基部62上由与源极电极基部62同样的材料形成有源极电极配线86。上述漏极电极基部61和漏极电极配线85构成漏极电极87。另外，上述源极电极基部62和源极电极配线86构成源极 电极88。
另外，在上述保护膜57形成有开口，在该开口形成有栅极电极63。该栅极电极63例如由TiN制作而成，形成为与不掺杂AlGaN层53进行肖特基接合的肖特基电极。
如图3所示，该第二实施方式具有多个指状的漏极电极87和多个指状的源极电极88。上述源极电极88和漏极电极87在与作为上述漏极电极87和源极电极88呈指状延伸的方向的长度方向交叉的方向上交替地排列。
如图3、图4所示，在上述层间绝缘膜58上形成有漏极电极焊盘65和源极电极焊盘66。
上述漏极电极焊盘65具有沿上述漏极电极87在长度方向上延伸的多个长度方向部72。另外，上述漏极电极焊盘65在大致中央部具有用于接合的接合部71。在该接合部71中，多个(在图3中为5个)的长度方向部72与上述接合部71成为一体。
另外，上述漏极电极焊盘65具有在与上述长度方向交叉的方向上延伸并与上述多个长度方向部72相连的第二连结部73A、第一连结部73B和第二连结部75A、第一连结部75B。
上述第二连结部73A与上述漏极电极87的长度方向上的中央之间的长度方向上的距离，比上述第一连结部73B与上述漏极电极87的长度方向上的中央之间的长度方向上的距离长。而且，上述第一连结部73B的面积比上述第二连结部73A的面积大。
另外，上述第二连结部75A与上述漏极电极87的长度方向上的中央之间的长度方向上的距离，比上述第一连结部75B与上述漏极电极87的长度方向上的中央之间的长度方向上的距离长。而且，上述第一连结部75B的面积比上述第二连结部75A的面积大。
如上所述，通过使比第二连结部73A、75A更靠近漏极电极87的长度方向上的中央的第一连结部73B、75B的面积大于上述第二连结部73A、75A的面积，如后文所述，能够提高上述漏极电极焊盘65的集电效率，并且能够提高作为配线的可靠性。
上述第二连结部73A和第一连结部73B彼此在上述长度方向上隔开预先规定的尺寸。上述第二连结部73A设置在比长度方向部72的长 度方向上的中央更靠近长度方向上的端部72B的位置。另外，上述第一连结部73B设置在比长度方向部72的长度方向上的中央更靠近长度方向上的端部72A的位置。另外，上述第二连结部73A和第一连结部73B的长度方向上的尺寸随着向上述接合部71去而增大。
即，上述连结部73A中，与上述接合部71接近的第一部分73A-1的面积大于从上述接合部71远离的第二部分73A-2的面积。另外，上述连结部73B中，与上述接合部71接近的第一部分73B-1的面积大于从上述接合部71远离的第二部分73B-2的面积。
另外，上述连结部73B的上述接合部71侧的一端的长度方向上的尺寸比上述连结部73A的上述接合部71侧的一端的长度方向上的尺寸长。
上述连结部75A和连结部75B彼此在上述长度方向上隔开预先规定的尺寸。上述连结部75A设置在比长度方向部72的长度方向上的中央比更靠近长度方向上的端部72B的位置。另外，上述连结部75B设置在比长度方向部72的长度方向上的中央更靠近长度方向上的端部72A的位置。另外，上述连结部75A和连结部75B的长度方向上的尺寸随着向上述接合部71去而增大。
即，上述连结部75A中，与上述接合部71接近的第一部分75A-1的面积大于从上述接合部71远离的第二部分75A-2的面积。另外，上述连结部75B中，与上述接合部71接近的第一部分75B-1的面积大于从上述接合部71远离的第二部分75B-2的面积。
在与上述漏极电极焊盘65所具有的各长度方向部72的长度方向上的两端部72A、72B对应的部位的层间绝缘膜58形成有通孔74。经该通孔74，上述漏极电极焊盘65的各长度方向部72与各漏极电极87电连接。
另一方面，上述源极电极焊盘66具有沿上述源极电极88在长度方向上延伸的多个长度方向部76。另外，上述源极电极焊盘66在大致中央部具有用于接合的接合部77。该接合部77中，多个(图3中为6)长度方向部76与上述接合部77成为一体。
另外，上述源极电极焊盘66具有在与上述长度方向交叉的方向上延伸并与上述多个长度方向部76相连的第二连结部79A、第一连结部 79B和第二连结部80A、第一连结部80B。
上述第二连结部79A与上述源极电极88的长度方向上的中央之间的长度方向上的距离，比上述第一连结部79B与上述源极电极88的长度方向上的中央之间的长度方向上的距离长。而且，上述第一连结部79B的面积大于上述第二连结部79A的面积。
另外，上述第二连结部80A与上述源极电极88的长度方向上的中央之间的长度方向上的距离，比上述第一连结部80B与上述源极电极88的长度方向上的中央之间的长度方向上的距离长。而且，上述第一连结部80B的面积大于上述第二连结部80A的面积。
如上所述，通过使比第二连结部79A、80A更靠近源极电极88的长度方向上的中央的第一连结部79B、80B的面积大于上述第二连结部79A、80A的面积，如后文所述，能够提高上述漏极电极焊盘66的集电效率，并且能够提高作为配线的可靠性。
上述第二连结部79A和第一连结部79B彼此在上述长度方向上隔开预先规定的尺寸。上述第二连结部79A设置在比长度方向部76的长度方向上的中央更靠近长度方向上的端部76B的位置。另外，上述第一连结部79B设置在比长度方向部76的长度方向上的中央更靠近长度方向上的端部76A的位置。另外，上述第二连结部79A和第一连结部79B的长度方向上的尺寸随着向上述接合部71去而增大。
即，上述第二连结部79A中，与上述接合部71接近的第一部分79A-1的面积大于从上述接合部71远离的第二部分79A-2的面积。另外，上述第一连结部79B中，与上述接合部71接近的第一部分79B-1的面积大于从上述接合部71远离的第二部分79B-2的面积。
另外，上述第一连结部79B的上述接合部71侧的一端的长度方向上的尺寸，比上述第二连结部79A的上述接合部71侧的一端的长度方向上的尺寸长。
上述第二连结部80A和第一连结部80B彼此在上述长度方向上隔开预先规定的尺寸。上述第二连结部80A设置在比长度方向部76的长度方向上的中央更靠近长度方向上的端部76B的位置。另外，上述第一连结部80B设置在比长度方向部76的长度方向上的中央更靠近长度方向上的端部76A的位置。另外，上述第二连结部80A和第一连结部 80B的长度方向上的尺寸随着向上述接合部77去而增大。
即，上述第二连结部80A中，与上述接合部77接近的第一部分80A-1的面积大于从上述接合部77远离的第二部分80A-2的面积。另外，上述第一连结部80B中，与上述接合部77接近的第一部分80B-1的面积大于从上述接合部77远离的第二部分80B-2的面积。
此外，虽然图3中未图示，但是上述栅极电极63通过栅极电极连接配线与栅极电极焊盘连接。
上述结构的第二实施方式的GaNHFET为常导通型，通过对上述栅极电极63施加负电压而被截止。
如图3所示，该第二实施方式的上述源极电极焊盘66中，各连结部79A、79B、80A、80B覆盖漏极电极87的区域的面积，小于各长度方向部76覆盖源极电极88的区域的面积。因此，该第二实施方式中，上述源极电极焊盘66中，覆盖上述漏极电极87的区域的面积小于覆盖上述源极电极88的区域的面积。因此，能够减少源极电极焊盘66与漏极电极87之间的寄生电容。
另外，该第二实施方式的上述漏极电极焊盘65中，各连结部73A、73B、75A、75B覆盖源极电极88区域的面积，小于各长度方向部72覆盖漏极电极87的区域的面积。因此，上述漏极电极焊盘65中，覆盖上述源极电极88的区域的面积小于覆盖上述漏极电极87的区域的面积。因此，能够减少漏极电极焊盘65与源极电极88之间的寄生电容。
利用这样的源极电极焊盘66和漏极电极焊盘65的结构，在该第二实施方式中，能够减少源极-漏极间的寄生电容。因此，根据该第二实施方式，能够减少作为源极-漏极间的寄生电容与栅极-漏极间的寄生电容之和的输出电容。由此，能够防止开关时的瞬时振荡，能够提高开关速度，能够减少开关损失。另外，因为输出电容减少，所以高频增益提高。
另外，该第二实施方式中，利用在与上述漏极电极焊盘65的长度方向上的两端部72A、72B对应的部位的层间绝缘层58形成的通孔74，使上述漏极电极焊盘65与上述漏极电极87电连接，所以能够提高漏极电极焊盘65的集电效率。另外，利用在与上述源极电极焊盘66的 长度方向上的两端部76A、76B对应的部位的层间绝缘层58形成的通孔81，使上述源极电极焊盘66与上述源极电极88电连接，所以能够提高源极电极焊盘66的集电效率。
并且，在该第二实施方式中，上述漏极电极焊盘65构成为从与接合部71远离的一方向接近的一方去，按连结部73A的第二部分73A-2、第一部分73A-1、连结部75A的第二部分75A-2、连结部75A的第一部分75A-1的顺序，与长度方向正交的方向上的每单位尺寸的面积依次增加，由此，能够提高漏极电极焊盘65的集电效率。
另外，该第二实施方式中，上述漏极电极焊盘65构成为从与接合部71远离的一方向接近的一方去，按连结部73B的第二部分73B-2、第一部分73B-1、连结部75B的第二部分75B-2、第一部分75B-1的顺序，与长度方向正交的方向上的每单位尺寸的面积依次增加，由此，能够提高漏极电极焊盘65的集电效率。
另外，该第二实施方式中，上述源极电极焊盘66构成为从与接合部71远离的一方向接近的一方去，按连结部79A的第二部分79A-2、第一部分79A-1、连结部80A的第二部分80A-2、第一部分80A-1的顺序，与长度方向正交的方向上的每单位尺寸的面积依次增加，由此，能够提高源极电极焊盘66的集电效率。
另外，该第二实施方式中，上述源极电极焊盘66构成为从与接合部71远离的一方向接近的一方去，按连结部79B的第二部分79B-2、第一部分79B-1、连结部80B的第二部分80B-2、第一部分80B-1的顺序，与长度方向正交的方向上的每单位尺寸的面积依次增加，由此，能够提高源极电极焊盘66的集电效率。
另外，该第二实施方式中，上述漏极电极焊盘65中，设置在与覆盖上述漏极电极87的接近长度方向上的中央的部分的长度方向部72的端部72A接近的位置的第一连结部73B的面积，大于设置在与长度方向部72的端部72B接近的位置的第二连结部73A的面积。另外，设置在与覆盖上述漏极电极87的接近长度方向上的中央的部分的长度方向部72的端部72A接近的位置的第一连结部75B的面积，大于设置在与长度方向部72的端部72B接近的位置的第二连结部75A的面积。由此，能够提高漏极电极焊盘65的集电效率。
即，与位于源极电极焊盘66的长度方向部76的周边侧的端部76B的通孔81相比，在源极电极焊盘66的长度方向部76的中央侧的端部76A的通孔81流动更多的电流，因此，通过使设置在与元件的中央侧的端部76A接近的位置的连结部80B比设置在与元件的周边侧的端部76B接近的位置的连结部80A粗，能够提高作为连结部配线的可靠性。
另外，该第二实施方式中，上述源极电极焊盘66中，设置在与覆盖上述源极电极88的接近长度方向上的中央的部分的长度方向部76的端部76A接近的位置的第一连结部79B的面积，大于设置在与长度方向部76的端部76B接近的位置的第二连结部79A的面积。另外，设置在与覆盖上述源极电极88的接近长度方向上的中央的部分的长度方向部76的端部76A接近的位置的第一连结部80B的面积，大于设置在与长度方向部76的端部76B接近的位置的第二连结部80A的面积。由此，能够提高源极电极焊盘66的集电效率。
即，与位于源极电极焊盘66的长度方向部76的周边侧的端部76B的通孔81相比，在源极电极焊盘66的长度方向部76的中央侧的端部76A的通孔81流动更多的电流，因此，通过使设置在与元件的中央侧的端部76A接近的位置的连结部80B比设置在与元件的周边侧的端部76B接近的位置的连结部80A粗，能够提高作为连结部配线的可靠性。
另外，该第二实施方式中，利用在与上述漏极电极焊盘65的长度方向上的两端部72A、72B对应的部位的层间绝缘层58形成的通孔74，使上述漏极电极焊盘65与上述漏极电极87电连接，因此，能够提高漏极电极焊盘65的集电效率。另外，利用在与上述源极电极焊盘66的长度方向上的两端部76A、76B对应的部位的层间绝缘层58形成的通孔81，使上述源极电极焊盘66与上述源极电极88电连接，因此，能够提高源极电极焊盘66的集电效率。
(第三实施方式)
图5是作为本发明的第三实施方式的GaNHFET(异质结场效应晶体管)的平面示意图。另外，图6是表示图5的C-C线截面的截面图。
该第三实施方式的GaNHFET，与上述的第一实施方式同样，在Si衬底101上依次层叠不掺杂GaN层102、不掺杂AlGaN层103，构成由该不掺杂GaN层102和不掺杂AlGaN层103形成异质结的GaN类层叠体。
在上述不掺杂GaN层102与不掺杂AlGaN层103的界面产生2DEG(二维电子气)106。另外，在上述GaN类层叠体上依次形成有保护膜107、层间绝缘膜108。作为上述保护膜107的材料例如在此使用SiN，但是也可以使用SiO2、Al2O3等。另外，作为上述层间绝缘膜108的材料例如在此使用聚酰亚胺，但是也可以使用SOG(Spin On Glass：旋涂玻璃)、BPSG(BoronPhosphorous Silicate Glass：硼磷硅玻璃)等的绝缘材料。另外，上述SiN保护膜107的膜厚在此作为一个例子采用150nm，但是可以在20nm～250nm的范围内设定。
另外，在上述GaN类层叠体中形成有到达不掺杂GaN层102的凹槽，在该凹槽形成有成为欧姆电极的漏极电极基部111和源极电极基部112。该漏极电极基部111和源极电极基部112，作为一个例子，采用将Ti层、Al层、TiN层依次层叠而成的Ti/Al/TiN电极。另外，在上述漏极电极基部111上由与漏极电极基部111同样的材料形成有漏极电极配线135。另外，在上述源极电极基部112上由与源极电极基部112同样的材料形成有源极电极配线136。上述漏极电极基部111和漏极电极配线135构成漏极电极137。另外，上述源极电极基部112和源极电极配线136构成源极电极138。
另外，在上述保护膜107形成有开口，在该开口形成有栅极电极113。该栅极电极113例如由TiN制造而成，形成为与不掺杂AlGaN层103进行肖特基接合的肖特基电极。
如图5所示，该第三实施方式包括多个指状的漏极电极137和多个指状的源极电极138。上述源极电极138和漏极电极137在与作为上述漏极电极137和源极电极138呈指状延伸的方向的长度方向交叉的方向上交替地排列。
如图5、图6所示，在上述层间绝缘膜108上形成有漏极电极焊盘115和源极电极焊盘116。
上述漏极电极焊盘115具有沿上述漏极电极137在长度方向上延伸的多个长度方向部122、123。该长度方向部123的与长度方向正交的方向上的宽度尺寸大于上述长度方向部122的宽度尺寸，该长度方 向部123兼作为接合部。上述长度方向部123位于宽度方向的一端的长度方向部122与宽度方向的另一端的长度方向部122之间，位于漏极电极焊盘115的大致中央。
另外，上述漏极电极焊盘115具有在与上述长度方向交叉的方向上延伸且与上述长度方向部122、123相连的连结部125。该连结部125位于比上述漏极电极137和源极电极138的一端更靠长度方向外方的位置。在与上述漏极电极焊盘115所具有的长度方向部122、123的长度方向上的两端部122A、122B、123A、123B对应的部位的层间绝缘膜108形成有通孔124。经该通孔124，上述漏极电极焊盘115的各长度方向部122、123与各漏极电极137电连接。
另一方面，上述源极电极焊盘116具有沿上述源极电极138在长度方向上延伸的多个长度方向部126、127。该长度方向部127的与长度方向正交的方向的宽度尺寸大于上述长度方向部126的宽度尺寸，该长度方向部127兼作为接合部。上述长度方向部127位于宽度方向的一端的长度方向部126与宽度方向的另一端的长度方向部126之间，位于源极电极焊盘116的大致中央。
另外，上述源极电极焊盘116具有在与上述长度方向交叉的方向上延伸且与上述长度方向部126、127相连的连结部128。该连结部128位于比上述源极电极138和漏极电极137的一端更靠长度方向外方的位置。在与上述源极电极焊盘116所具有的长度方向部126、127的长度方向上的两端部126A、126B、127A、127B对应的部位的层间绝缘膜108形成有通孔130。经该通孔130，上述源极电极焊盘116的各长度方向部126、127与各源极电极138电连接。
此外，虽然在图5中未图示，但是上述栅极电极113通过栅极电极连接配线与栅极电极焊盘连接。
上述结构的第三实施方式的GaNHFET为常导通型，通过对上述栅极电极113施加负电压而被截止。
如图5所示，该第三实施方式的源极电极焊盘116中，中央的长度方向部127局部地覆盖1根漏极电极122和2根源极电极138。另外，两端的2个长度方向部126局部地覆盖源极电极138，但不覆盖漏极电极137。另外，该源极电极焊盘116的连结部128不覆盖漏极电极137。 因此，能够减少源极电极焊盘116与漏极电极137之间的寄生电容。
另外，该第三实施方式的漏极电极焊盘115中，中央的长度方向部123和两端的2个长度方向部122覆盖漏极电极137，但不覆盖源极电极138。另外，该漏极电极焊盘115的连结部125不覆盖源极电极138。因此，能够减少漏极电极焊盘115与源极电极138之间的寄生电容。
通过这样的源极电极焊盘116和漏极电极焊盘115的结构，在该第三实施方式中，能够减少源极-漏极间的寄生电容。因此，根据该第三实施方式，能够减少作为源极-漏极间的寄生电容与栅极-漏极间的寄生电容之和的输出电容。由此，能够防止开关时的瞬时振荡，能够提高开关速度，能够减少开关损失。另外，输出电容减少，所以高频增益提高。
另外，该第三实施方式中，利用在与上述漏极电极焊盘115的长度方向部122、123的长度方向上的两端部122A、122B、123A、123B对应的部位的层间绝缘层108形成的通孔124，使上述漏极电极焊盘115与上述漏极电极137电连接，因此，能够提高漏极电极焊盘115的集电效率。另外，利用在与上述源极电极焊盘116的长度方向部126、127的长度方向上的两端部126A、126B、127A、127B对应的部位的层间绝缘层108形成的通孔130，使上述源极电极焊盘116与上述源极电极138电连接，因此，能够提高源极电极焊盘116的集电效率。
(第二实施方式的比较例)
接着，图7表示上述的第二实施方式的比较例的平面示意图。该比较例替代上述的第二实施方式的漏极电极焊盘65和源极电极焊盘66，而具有漏极电极焊盘165和源极电极焊盘166，仅这点与上述的第二实施方式不同。由此，该比较例中，对与上述的第二实施方式相同的部位标注相同的附图标记，主要说明与上述第二实施方式不同的点。
如图7所示，该比较例所具备的漏极电极焊盘165整体为四边形状，覆盖漏极电极87的面积仅比覆盖源极电极88的面积少大约一成。另外，该比较例所具备的源极电极焊盘166整体为四边形状，覆盖源极电极88的面积仅比覆盖漏极电极87的面积少大约一成。
即，在该比较例中，漏极电极焊盘165覆盖漏极电极87的面积与 源极电极焊盘166覆盖漏极电极87的面积大致相同，并且，源极电极焊盘166覆盖源极电极88的面积与漏极电极焊盘165覆盖源极电极88的面积大致相同。
因此，与上述的第二实施方式的源极电极焊盘66与漏极电极87之间的寄生电容相比，该比较例的上述源极电极焊盘166与漏极电极87之间的寄生电容变大。
另外，与上述的第二实施方式的漏极电极焊盘65与源极电极88之间的寄生电容相比，该比较例的上述漏极电极焊盘165与源极电极88之间的寄生电容变大。
因此，在该比较例中，与上述的第二实施方式相比，源极-漏极间的寄生电容变大，因此容易产生开关时的瞬时振荡、开关速度的降低、开关损失的增大等的不良。
图8是对上述的第二实施方式的3个样本的源极-漏极间的寄生电容Cds(pF)和上述比较例的3个样本的源极-漏极间的寄生电容Cds(pF)的测定结果进行绘图而得到的图。图8的纵轴为源极-漏极间的寄生电容Cds(pF)，图8的横轴为源极-漏极间的电压Vds(V)。
在图8中，空心的四边标记□、空心的菱形标记◇和空心的三角印△分别表示上述第二实施方式的3个样本的源极-漏极间的寄生电容Cds(pF)的测定结果。另外，在图8中，空心的圆圈标记〇和否定标记×和十字标记+分别表示上述比较例的3个样本的源极-漏极间的寄生电容Cds(pF)的测定结果。
当使源极-漏极间的电压Vds(V)为300V时，上述第二实施方式的3个样本的源极-漏极间的寄生电容Cds(pF)的3点中值为22.5pF。对此，当使源极-漏极间的电压Vds(V)为300V时，上述比较例的3个样本的源极-漏极间的寄生电容Cds(pF)的3点中值为29.0pF。即，与上述比较例的样本的源极-漏极间的寄生电容Cds(pF)相比，能够使上述第二实施方式的样本的源极-漏极间的寄生电容Cds(pF)减少约23％。
如上所述，通过使上述第二实施方式中的源极-漏极间的寄生电容减少23％，能够使作为功率器件的输出损失的指标之一的Coss减少21％。由此，能够实现低损失的GaNHFET。其中，上述Coss是将源 极-漏极间的容量Cds与栅极-漏极间的容量Cdg相加而得到的，因此被称为输出电容。
此外，虽然在上述第二实施方式中，使层间绝缘膜的厚度与上述比较例的层间绝缘膜的厚度相同，但是在上述第二实施方式中，通过使层间绝缘膜的厚度比上述比较例的层间绝缘膜的厚度厚，能够使源极-漏极间的寄生电容减少至比较例的源极-漏极间的寄生电容的40％。
(级联连接电路)
图9是表示将上述第一～第三实施方式中任一方式的常导通型的GaN类的异质结场效应晶体管201与常截止型的Si类的MOS型的场效应晶体管202级联连接而成的半导体器件的电路的电路图。
上述常导通型的GaN类的异质结场效应晶体管201中，漏极被供给电源电压Vdd，栅极被供给接地电压，源极与上述常截止型的Si类的MOS型的场效应晶体管202的漏极电连接。另外，上述常截止型的Si类的MOS型的场效应晶体管202中，栅极被施加控制电压Vg，源极被供给接地电压。
在该半导体器件中，当电源电压Vdd的供给开始时，上述常导通型的GaN类的异质结场效应晶体管201的栅极电压为0V，该异质结场效应晶体管201为导通状态。在此，从对上述常截止型的Si类的MOS型的场效应晶体管202的栅极施加有超过阈值的控制电压Vg的导通状态，施加0V的控制电压Vg，使MOS型的场效应晶体管202成为截止状态。
此时，电流从电源电压Vdd经导通状态的GaN类的异质结场效应晶体管201流动到MOS型的场效应晶体管202的源极-漏极间的寄生电容Cds2。由此，GaN类的场效应晶体管201的源极电压上升。
接着，当上述GaN类的场效应晶体管201的源极电压变得比该GaN类的场效应晶体管201的阈值的绝对值大时，上述GaN类的场效应晶体管201截止。这样一来，电流从电源电压Vdd向上述GaN类的场效应晶体管201的源极-漏极间的寄生电容Cds1流动，GaN类的场效应晶体管201的漏极电压上升。
当上述GaN类的场效应晶体管201的漏极电压上升时，根据电容 耦合比，中点电位Vm也上升。
在此，根据上述实施方式的GaN类的场效应晶体管201，能够减少源极-漏极间的寄生电容Cds1，因此能够减少电容耦合比，能够抑制截止时的漏极电压的上升，能够抑制栅极电压的上升，能够抑制中点电位Vm的上升。由此，能够防止耐压低的Si类的MOS型的场效应晶体管202因中点电位Vm的上升而破损(或者劣化)。
(级联连接电路中的截止时电压波形的测定结果)
在图9的级联电路图中，将上述第二实施方式的GaNHFET(图3)作为上述常导通型的GaN类的异质结场效应晶体管201的实施例的级联连接电路中的截止时电压波形的测定结果，在图10中用实线表示。此外，图10的横轴表示上述常导通型的GaN类的异质结场效应晶体管201截止后经过的时间。
图10中用实线表示的曲线Vm表示上述实施例的中点电位Vm的截止时波形。另外，用实线表示的曲线Vds表示上述场效应晶体管201的漏极-源极间的电压的截止时波形。
另外，在图9的级联电路图中，将上述第二实施方式的比较例(图7)作为常导通型的GaN类的异质结场效应晶体管201的比较例的级联连接电路中的截止时电压波形的测定结果，在图10中用虚线表示。图10中用虚线表示的曲线Vm表示上述比较例的中点电位Vm的截止时波形。
从图10的测定结果可知，通过使用了本实施例的级联电路，能够使中点电位Vm的最大值为24V，能够从使用了上述比较例的级联电路的中点电位Vm的最大值32V减少25％。
此外，在上述实施方式中，对将GaN层和AlGaN层依次层叠在Si衬底上的异质结场效应晶体管进行了说明，但是作为衬底可以使用蓝宝石衬底、SiC衬底，也可以使氮化物半导体层在蓝宝石衬底、SiC衬底上生长，也可以以使AlGaN层在GaN衬底上生长等的方式使氮化物半导体层在由氮化物半导体形成的衬底上生长。另外，可以适当地在衬底与各层间形成缓冲层。另外，也可以在不掺杂GaN层与不掺杂AlGaN层之间形成由AlN制作而成的异质结改善层。另外，也可以在上述不掺杂AlGaN层上形成GaN间隙层。
另外，在上述实施方式中，对分别具有多个源极电极和漏极电极的指状的GaN类的异质结场效应晶体管进行了说明，但本发明的场效应晶体管不限于此，可以将本发明应用于具有一组栅极电极、源极电极和漏极电极的场效应晶体管。另外，本发明不限于GaN类的异质结构造的场效应晶体管，也能够应用于Si类的场效应晶体管。
另外，在上述第一实施方式(图1)中，上述漏极电极焊盘15在相邻的长度方向部22间具有使源极电极38露出的缺口501、502和开口503，上述源极电极焊盘16在相邻的长度方向部26间具有使漏极电极37露出的缺口504、505和开口506，但是，也可以仅上述漏极电极焊盘15和源极电极焊盘16中的任一方仅具有上述缺口和开口中的上述缺口。通过上述漏极电极焊盘15具有上述缺口501、502的结构，能够减少上述漏极电极焊盘15与源极电极38之间的寄生电容，通过上述源极电极焊盘16具有上述缺口504、505的结构，能够减少上述源极电极焊盘16与漏极电极37之间的寄生电容。
另外，在上述第二实施方式(图3)中，上述漏极电极焊盘65在相邻的长度方向部72间具有使源极电极88露出的缺口601、602和开口603、604，上述源极电极焊盘66在相邻的长度方向部76间具有使漏极电极87露出的缺口605、606和开口607、608，但也可以仅上述漏极电极焊盘65和源极电极焊盘66中的任一方仅具有上述缺口和开口中的上述缺口。通过上述漏极电极焊盘65具有上述缺口601、602的结构，能够减少上述漏极电极焊盘65与源极电极88之间的寄生电容，通过上述源极电极焊盘66具有上述缺口605、606的结构，能够减少上述源极电极焊盘66与漏极电极87之间的寄生电容。
另外，上述第三实施方式(图5)中，上述漏极电极焊盘115在相邻的长度方向部122、123间具有使源极电极138露出的缺口701，上述源极电极焊盘116在相邻的长度方向部126、127间具有使漏极电极137露出的缺口702，但也可以仅上述漏极电极焊盘115和源极电极焊盘116中的任一方具有上述缺口。通过上述漏极电极焊盘115具有上述缺口701的结构，能够减少上述漏极电极焊盘115与源极电极138之间的寄生电容，通过上述源极电极焊盘116具有上述缺口702的结构，能够减少上述源极电极焊盘116与漏极电极137之间的寄生电容。
另外，在上述实施方式中，形成到达不掺杂GaN层的凹槽，在该凹槽形成有漏极电极和源极电极作为欧姆电极，但是也可以不形成上述凹槽而在上述不掺杂GaN层上的不掺杂AlGaN层上形成漏极电极和源极电极，通过使不掺杂AlGaN层的层厚变薄，而使漏极电极与源极电极成为欧姆电极。
另外，在上述实施方式中，用TiN制作栅极电极，但也可以用WN制作。另外，也可以用Ti/Au或Ni/Au制作栅极电极。另外，在上述实施方式中，该漏极电极和源极电极作为一个例子采用Ti/Al/TiN电极，但也可以采用Ti/Al电极，也可以采用Hf/Al电极，还可以采用Ti/AlCu/TiN电极。另外，作为上述漏极电极、源极电极，可以采用在Ti/Al或者Hf/Al上层叠Ni/Au而成的电极，也可以采用在Ti/Al或者Hf/Al上层叠Pt/Au而成的电极，还可以采用在Ti/Al或者Hf/Al上层叠Au而成的电极。
另外，在上述实施方式中，用SiN制作保护膜，但是也可以用SiO2、Al2O3等制作，也可以采用在SiN膜上层叠SiO2膜而成的层叠膜。
另外，本发明的场效应晶体管中的GaN类层叠体可以包含由AlXInYGa1-X-YN(X≥0，Y≥0，0≤X+Y<1)表示的GaN类半导体层。即，GaN类层叠体可以包含AlGaN、GaN、InGaN等。
另外，在上述实施方式中，对常导通型的异质结场效应晶体管进行了说明，但是可以将本发明应用于常关闭类型的异质结场效应晶体管。另外，本发明不限于异质结场效应晶体管，也可以应用于横向型连接FET、横向型功率MOSFET等的载流子沿衬底面在横向上移动的场效应晶体管。
对本发明的具体的实施方式进行了说明，但是本发明不限于上述实施方式，在本发明的范围内能够进行各种变更来进行实施。
附图标记说明
1、51、101 Si衬底
2、52、102 不掺杂GaN层
3、53、103 不掺杂AlGaN层
6、56、106 二维电子气
7、57、107 保护膜
8、58、108 层间绝缘膜
11、61、111 漏极电极基部
12、62、112 源极电极基部
13、63、113 栅极电极
15、65、115 漏极电极焊盘
16、66、116 源极电极焊盘
21、27、71、77 接合部
22、26、72、76、122、123、126、127 长度方向部
23、25、28、29 连结部
73B、75B、79B、80B 第一连结部
73A、75A、79A、80A 第二连结部
24、30、74、81、124、130 通孔
35、85、135 漏极电极配线
36、86、136 源极电极配线
37、87、137 漏极电极
38、88、138 源极电极
73A-1、73B-1、75A-1、75B-1、79A-1、79B-1、80A-1、80B-1第一部分
73A-2、73B-2、75A-2、75B-2、79A-2、79B-2、80A-2、80B-2第二部分
201 常导通型的GaN类的异质结场效应晶体管
202 常截止型的Si类的MOS型的场效应晶体管
501、502、504、505、601、602、605、606、701、702 缺口
503、506、603、604、607、608 开口

Claims (16)

1.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(88)；
设置在所述有源区域上的漏极电极(87)；
设置在所述源极电极(88)与所述漏极电极(87)之间的栅极电极(63)；
形成在所述源极电极(88)上并且与所述源极电极(88)电连接的源极电极焊盘(66)；和
形成在所述漏极电极(87)上并且与所述漏极电极(87)电连接的漏极电极焊盘(65)，
所述源极电极(88)和漏极电极(87)呈指状延伸，
所述源极电极(88)以在与作为所述漏极电极(87)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(87)相邻的方式形成，并且在所述长度方向上延伸，
所述场效应晶体管包括在所述漏极电极(87)、源极电极(88)和栅极电极(63)上形成的绝缘层(8、58、108)，
所述源极电极焊盘(66)中，覆盖所述漏极电极(87)的区域的面积小于覆盖所述源极电极(88)的区域的面积，
所述漏极电极焊盘(65)中，覆盖所述源极电极(88)的区域的面积小于覆盖所述漏极电极(87)的区域的面积，
所述指状的漏极电极(87)和所述指状的源极电极(88)在与所述长度方向交叉的方向上交替地排列有多个，
所述漏极电极焊盘(65)具有：
用于接合的接合部(71)；
沿所述漏极电极(87)在长度方向上延伸的多个长度方向部(72)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(72)相连的连结部(73A、73B、75A、75B)，
所述连结部(73A、73B、75A、75B)中，与所述接合部(71)隔开第一距离的第一部分(73A-1、73B-1、75A-1、75B-1)的面积，大于与所述接合部(71)隔开比所述第一距离长的第二距离的第二部分(73A-2、75A-2、73B-2、75B-2)的面积。
2.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(88)；
设置在所述有源区域上的漏极电极(87)；
设置在所述源极电极(88)与所述漏极电极(87)之间的栅极电极(63)；
形成在所述源极电极(88)上并且与所述源极电极(88)电连接的源极电极焊盘(66)；和
形成在所述漏极电极(87)上并且与所述漏极电极(87)电连接的漏极电极焊盘(65)，
所述源极电极(88)和漏极电极(87)呈指状延伸，
所述源极电极(88)以在与作为所述漏极电极(87)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(87)相邻的方式形成，并且在所述长度方向上延伸，
所述场效应晶体管包括在所述漏极电极(87)、源极电极(88)和栅极电极(63)上形成的绝缘层(58)，
所述源极电极焊盘(66)中，覆盖所述漏极电极(87)的区域的面积小于覆盖所述源极电极(88)的区域的面积，
所述漏极电极焊盘(65)中，覆盖所述源极电极(88)的区域的面积小于覆盖所述漏极电极(87)的区域的面积，
所述指状的漏极电极(87)和所述指状的源极电极(88)在与所述长度方向交叉的方向上交替地排列有多个，
所述源极电极焊盘(66)具有：
用于接合的接合部(77)；
沿所述源极电极(88)在长度方向上延伸的多个长度方向部(76)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(76)相连的连结部(79A、80A、79B、80B)，
所述连结部(79A、80A、79B、80B)中，与所述接合部(77)隔开第一距离的第一部分(79A-1、80A-1、79B-1、80B-1)的面积，大于与所述接合部(77)隔开比所述第一距离长的第二距离的第二部分(79A-2、79B-2、80A-2、80B-2)的面积。
3.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述场效应晶体管包括在所述漏极电极(37、87、137)、源极电极(38、88、138)和栅极电极(13、63、113)上形成的绝缘层(8、58、108)，
所述源极电极焊盘(16、66、116)中，覆盖所述漏极电极(37、87、137)的区域的面积小于覆盖所述源极电极(38、88、138)的区域的面积，
所述漏极电极焊盘(15、65、115)中，覆盖所述源极电极(38、88、138)的区域的面积小于覆盖所述漏极电极(37、87、137)的区域的面积，
所述指状的漏极电极(37、87、137)和所述指状的源极电极(38、88、138)在与所述长度方向交叉的方向上交替地排列有多个，
所述漏极电极焊盘(15、65、115)具有：
用于接合的接合部(21、71、123)；
沿所述漏极电极(37、87、137)在长度方向上延伸的多个长度方向部(22、72、122、123)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(22、72、122)相连，并且到达所述接合部(21、71、123)的连结部(23、25、75A、75B、125)，
所述接合部(21、71、123)配置在所述漏极电极焊盘(15、65、115)的中央。
4.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述场效应晶体管包括在所述漏极电极(37、87、137)、源极电极(38、88、138)和栅极电极(13、63、113)上形成的绝缘层(8、58、108)，
所述源极电极焊盘(16、66、116)中，覆盖所述漏极电极(37、87、137)的区域的面积小于覆盖所述源极电极(38、88、138)的区域的面积，
所述漏极电极焊盘(15、65、115)中，覆盖所述源极电极(38、88、138)的区域的面积小于覆盖所述漏极电极(37、87、137)的区域的面积，
所述指状的漏极电极(37、87、137)和所述指状的源极电极(38、88、138)在与所述长度方向交叉的方向上交替地排列有多个，
所述源极电极焊盘(16、66、116)具有：
用于接合的接合部(27、77、127)；
沿所述源极电极(38、88、138)在长度方向上延伸的多个长度方向部(26、76、126、127)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(26、76、126)相连，并且到达所述接合部(27、77、127)的连结部(28、29、80A、80B、128)，
所述接合部(27、77、127)配置在所述源极电极焊盘(16、66、116)的中央。
5.如权利要求1至4中任一项所述的场效应晶体管，其特征在于：
包括具有异质结的GaN类层叠体(2、3、52、53、102、103)，
所述指状的源极电极(38、88、138)、所述指状的漏极电极(37、87、137)和所述绝缘层(8、58、108)形成在所述GaN类层叠体(2、3、52、53、102、103)上，
所述漏极电极焊盘(15、65、115)经由形成于所述绝缘层(8、58、108)的通孔(24、74、124)与所述漏极电极(37、87、137)电连接，
所述源极电极焊盘(16、66、116)经由形成于所述绝缘层(8、58、108)的通孔(30、81、130)与所述源极电极(38、88、138)电连接。
6.如权利要求1至4中任一项所述的场效应晶体管，其特征在于：
用于将所述漏极电极焊盘(15、65)与所述漏极电极(37、87)电连接的通孔(24、74)，形成在所述绝缘层(8、58)中的与所述漏极电极焊盘(15、65)的长度方向上的两端部(22A、22B、72A、72B)对应的部位。
7.如权利要求1至4中任一项所述的场效应晶体管，其特征在于：
用于将所述源极电极焊盘(16、66)与所述源极电极(38、88)电连接的通孔(30、81)，形成在所述绝缘层(8、58)中的与所述源极电极焊盘(16、66)的长度方向上的两端部(26A、26B、76A、76B)对应的部位。
8.如权利要求1所述的场效应晶体管，其特征在于：
所述漏极电极焊盘(65)的连结部(73A、73B、75A、75B)包括：
与所述多个长度方向部(72)相连的第一连结部(73B、75B)；和
第二连结部(73A、75A)，其与所述多个长度方向部(72)相连，并且，所述第二连结部(73A、75A)与所述漏极电极(37、87、137)的长度方向上的中央之间的长度方向上的距离，比所述第一连结部(73B、75B)与所述漏极电极(37、87、137)的长度方向上的中央之间的长度方向上的距离长，
所述第一连结部(73B、75B)的面积大于所述第二连结部(73A、75A)的面积。
9.如权利要求2所述的场效应晶体管，其特征在于：
所述源极电极焊盘(66)的连结部(79A、80A、79B、80B)包括：
与所述多个长度方向部(76)相连的第一连结部(79B、80B)；和
第二连结部(79A、80A)，其与所述多个长度方向部(76)相连，并且，所述第二连结部(79A、80A)与所述源极电极(88)的长度方向上的中央之间的长度方向上的距离，比所述第一连结部(79B、80B)与所述源极电极(88)的长度方向上的中央之间的长度方向上的距离长，
所述第一连结部(79B、80B)的面积大于所述第二连结部(79A、80A)的面积。
10.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述源极电极焊盘(16、66、116)具有：
沿所述源极电极(38、88、138)在长度方向上延伸的多个长度方向部(26、76、126、127)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(26、76、126、127)相连的连结部(28、29、79A、80A、79B、80B、128)，
全部的所述连结部(28、29、79A、80A、79B、80B、128)相加的面积，小于全部的所述长度方向部(26、76、126、127)相加的面积。
11.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述漏极电极焊盘(15、65、115)具有：
沿所述漏极电极(37、87、137)在长度方向上延伸的多个长度方向部(22、72、122、123)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(22、72、122、123)相连的连结部(23、25、73A、73B、75A、75B、125)，
全部的所述连结部(23、25、73A、73B、75A、75B、125)相加的面积，小于全部的所述长度方向部(22、72、122、123)相加的面积。
12.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述源极电极焊盘(16、66、116)具有：
沿所述源极电极(38、88、138)在长度方向上延伸的多个长度方向部(26、76、126、127)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(26、76、126、127)相连的多个连结部(28、29、79A、80A、79B、80B、128)，
所述多个长度方向部(26、76、126、127)各自的面积大于所述多个连结部(28、29、79A、80A、79B、80B、128)各自的面积。
13.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述漏极电极焊盘(15、65、115)具有：
沿所述漏极电极(37、87、137)在长度方向上延伸的多个长度方向部(22、72、122、123)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(72)相连的多个连结部(23、25、73A、73B、75A、75B、125)，
所述多个长度方向部(22、72、122、123)各自的面积大于所述多个连结部(23、25、73A、73B、75A、75B、125)各自的面积。
14.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述源极电极焊盘(16、66、116)具有：
沿所述源极电极(38、88、138)在长度方向上延伸的多个长度方向部(26、76、126、127)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(26、76、126、127)相连的连结部(28、29、79A、80A、79B、80B、128)，
所述源极电极焊盘(16、66、116)形成为相对于通过与所述长度方向正交的方向上的所述源极电极焊盘(16、66、116)的中央的线，线对称。
15.一种场效应晶体管，其特征在于，包括：
设置在有源区域上的源极电极(38、88、138)；
设置在所述有源区域上的漏极电极(37、87、137)；
设置在所述源极电极(38、88、138)与所述漏极电极(37、87、137)之间的栅极电极(13、63、113)；
形成在所述源极电极(38、88、138)上并且与所述源极电极(38、88、138)电连接的源极电极焊盘(16、66、116)；和
形成在所述漏极电极(37、87、137)上并且与所述漏极电极(37、87、137)电连接的漏极电极焊盘(15、65、115)，
所述源极电极(38、88、138)和漏极电极(37、87、137)呈指状延伸，
所述源极电极(38、88、138)以在与作为所述漏极电极(37、87、137)呈指状延伸的方向的长度方向交叉的方向上与所述漏极电极(37、87、137)相邻的方式形成，并且在所述长度方向上延伸，
所述漏极电极焊盘(15、65、115)具有：
沿所述漏极电极(37、87、137)在长度方向上延伸的多个长度方向部(22、72、122、123)；和
在与所述长度方向交叉的方向上延伸且与所述多个长度方向部(22、72、122、123)相连的连结部(23、25、73A、73B、75A、75B、125)，
所述漏极电极焊盘(15、65、115)形成为相对于通过与所述长度方向正交的方向上的所述漏极电极焊盘(15、65、115)的中央的线，线对称。
16.一种级联连接电路，其特征在于：
包括权利要求1至15中任一项所述的场效应晶体管，
所述场效应晶体管为常导通型的场效应晶体管(201)，
所述级联连接电路还包括漏极与所述常导通型的场效应晶体管(201)的源极电连接的常截止型的硅类的MOS型场效应晶体管(202)，
所述常导通型的场效应晶体管(201)的栅极与所述常截止型的硅类的MOS型场效应晶体管(202)的源极电连接，通过对所述常截止型的硅类的MOS型场效应晶体管(202)的栅极施加控制电压而进行导通截止控制。
CN201380052563.9A 2012-11-09 2013-10-02 场效应晶体管 Active CN104704616B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012247770 2012-11-09
JP2012-247770 2012-11-09
PCT/JP2013/076853 WO2014073295A1 (ja) 2012-11-09 2013-10-02 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN104704616A CN104704616A (zh) 2015-06-10
CN104704616B true CN104704616B (zh) 2017-04-19

Family

ID=50684412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052563.9A Active CN104704616B (zh) 2012-11-09 2013-10-02 场效应晶体管

Country Status (4)

Country Link
US (1) US9306558B2 (zh)
JP (1) JP6007259B2 (zh)
CN (1) CN104704616B (zh)
WO (1) WO2014073295A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
JP7208167B2 (ja) * 2018-01-19 2023-01-18 ローム株式会社 半導体装置およびその製造方法
US10777517B1 (en) * 2019-05-07 2020-09-15 Qorvo Us, Inc. RF switch
EP3787020A1 (en) * 2019-08-26 2021-03-03 Delta Electronics, Inc. Semiconductor device
JP7423569B2 (ja) * 2021-03-23 2024-01-29 株式会社東芝 半導体装置
WO2023084927A1 (ja) * 2021-11-09 2023-05-19 ローム株式会社 半導体装置
CN116504759B (zh) * 2023-06-30 2024-03-29 广东致能科技有限公司 一种半导体器件及其制备方法
CN117457735A (zh) * 2023-12-22 2024-01-26 英诺赛科（珠海）科技有限公司 一种晶体管结构及其制作方法、芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751324A (zh) * 2011-04-20 2012-10-24 英飞凌科技奥地利有限公司 横向高电子迁移率晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2743640A (en) * 1953-03-25 1956-05-01 Leo L Verkuil Safety wrench for electrical fuses
US3415147A (en) * 1966-10-20 1968-12-10 Johnson & Johnson Bag cutter
JPH05190574A (ja) * 1992-01-17 1993-07-30 Nippon Steel Corp 電界効果トランジスタ
US5792165A (en) * 1993-07-21 1998-08-11 Charles H. Klieman Endoscopic instrument with detachable end effector
JP3356147B2 (ja) * 1994-02-28 2002-12-09 日本電気株式会社 半導体集積回路装置
EP0772484B1 (en) * 1994-07-28 2008-02-27 Pall Corporation Fibrous web and process of preparing same
JPH0964063A (ja) 1995-08-23 1997-03-07 Hitachi Ltd 砒化ガリウム半導体素子
JP2000049169A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 電界効果トランジスタ
JP2003282625A (ja) * 2002-03-25 2003-10-03 Ricoh Co Ltd Ｍｏｓトランジスタおよび該ｍｏｓトランジスタを用いた電子装置
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
WO2009139457A1 (ja) * 2008-05-16 2009-11-19 日本電気株式会社 半導体装置
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
JP2011029386A (ja) 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
EP2837024B1 (en) * 2012-04-09 2020-06-17 Entegris, Inc. Wafer shipper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751324A (zh) * 2011-04-20 2012-10-24 英飞凌科技奥地利有限公司 横向高电子迁移率晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors

Also Published As

Publication number Publication date
US9306558B2 (en) 2016-04-05
JPWO2014073295A1 (ja) 2016-09-08
WO2014073295A1 (ja) 2014-05-15
CN104704616A (zh) 2015-06-10
US20150295573A1 (en) 2015-10-15
JP6007259B2 (ja) 2016-10-12

Similar Documents

Publication Publication Date Title
CN104704616B (zh) 场效应晶体管
US8017978B2 (en) Hybrid semiconductor device
CN103918069B (zh) 具有增加可靠性的高功率半导体电子部件
US7884394B2 (en) III-nitride devices and circuits
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
JP5548909B2 (ja) 窒化物系半導体装置
JP5672756B2 (ja) 半導体装置
JP4645313B2 (ja) 半導体装置
CN104395993B (zh) 半导体装置
JP5608322B2 (ja) 双方向スイッチ
US10134850B2 (en) Semiconductor device
CN103367356B (zh) 具有氮化物层的半导体元件
JP7224918B2 (ja) 半導体装置及び半導体パッケージ
CN109155255B (zh) 半导体装置
JPWO2014188651A1 (ja) 半導体装置
CN103370777A (zh) 半导体装置
KR20150064603A (ko) 반도체 소자 및 그 제조방법
CN103681858A (zh) 半导体装置
CN106373996B (zh) 半导体装置
CN110534558B (zh) 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管
CN110544722A (zh) 一种栅控双极-场效应复合氮化镓横向双扩散金属氧化物半导体晶体管
CN106663658A (zh) 半导体集成电路
JP6134119B2 (ja) 半導体装置
US11901840B2 (en) Three-phase inverter power chip and preparation method therefor
CN107342286B (zh) 一种具有表面双栅控制的横向rc-igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211109

Address after: Kyoto Japan

Patentee after: Rohm Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Sharp Corp.