CN115939126A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN115939126A
CN115939126A CN202211032012.3A CN202211032012A CN115939126A CN 115939126 A CN115939126 A CN 115939126A CN 202211032012 A CN202211032012 A CN 202211032012A CN 115939126 A CN115939126 A CN 115939126A
Authority
CN
China
Prior art keywords
nitride
finger
gate
source
ill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211032012.3A
Other languages
English (en)
Inventor
金炯男
M·伊玛姆
E·佩尔森
A·查尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN115939126A publication Critical patent/CN115939126A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

半导体器件。根据实施例，提供了一种III族氮化物晶体管单元，其包括III族氮化物基本体、源极指、栅极指和漏极指,基本上彼此平行地延伸并且位于III族氮化物基本体上，栅极指侧向地布置在源极指和漏极指之间并且包括布置在III族氮化物本体上的p型III族氮化物指和布置在p型III族氮化物指上的栅极金属指，以及保护二极管。保护二极管集成到III族氮化物晶体管单元中并且可操作以在III族氮化物晶体管单元关断时在相反方向上传导电流。保护二极管电耦合在源极指和漏极指之间并且在栅极指和漏极指之间并且与栅极指和漏极指间隔开位于III族氮化物本体上。

Description

半导体器件
背景技术
迄今为止，用在功率电子应用中的晶体管已经通常用硅（Si）半导体材料制造。用于功率应用的常见晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管（IGBT）。最近，已经考虑了碳化硅（SiC）功率器件。III-N族(group III-N)半导体器件，诸如氮化镓（GaN）器件，现在作为携带大电流、支持高电压并且提供非常低的导通电阻和快速切换时间的有吸引力的候选者而出现。
两个或更多III族氮化物晶体管器件可以用于形成诸如半桥电路之类的电路。在半桥电路中，第一III族氮化物晶体管提供了低侧开关并且第二III族氮化物晶体管提供了高侧开关。希望改进这种半桥电路的可靠性。
发明内容
根据本发明，提供了一种III族氮化物晶体管单元（cell），其包括III族氮化物基（nitride-based）本体、基本上彼此平行延伸并位于III族氮化物基本体上的源极指、栅极指和漏极指，栅极指侧向布置在源极指和漏极指之间，并包括布置在III族氮化物本体上的p型III族氮化物指和布置在p型III族氮化物指上的栅极金属指，以及保护二极管。保护二极管被集成到III族氮化物晶体管单元中，并且可操作以在III族氮化物晶体管单元被关断（switch off）时在相反方向上传导电流。保护二极管被电耦合在源极指和漏极指之间并且在栅极指和漏极指之间并且与栅极指和漏极指间隔开侧向位于III族氮化物本体上。
在一些实施例中，保护二极管包括侧向位于栅极指和漏极指之间并与它们间隔开的III族氮化物岛以及布置在III族氮化物岛上的金属岛。可以使用用于形成栅极指的相同的过程步骤来形成该实施例。
在一些实施例中，保护二极管的III族氮化物岛是p型的。在一些实施例中，保护二极管的III族氮化物岛是未掺杂的。未掺杂的是指其中III族氮化物岛不是例如通过掺杂剂的注入而被主动掺杂但可以是本征（intrinsically）掺杂的实施例。
在一些实施例中，金属岛通过源极金属层电耦合到源极指，源极金属层从源极指在栅极指之上延伸到金属岛。源极金属层与栅极指电绝缘。保护二极管电耦合在晶体管单元的区域内的源极指和漏极指ad之间。
在一些实施例中，金属岛在III族氮化物岛和栅极指之间的位置处延伸到III族氮化物本体上。
在一些实施例中，在平面图中，栅极指具有第一直区段和第二直区段以及弯曲（bent）区段，该弯曲区段位于第一直区段和第二直区段之间并且具有基部，该基部位于比第一直区段和第二直区段距离漏极指更大的距离处。可以定位保护二极管，其具有侧向位于栅极指和漏极指之间并与它们间隔开的III族氮化物岛和布置在III族氮化物岛上的金属岛的形式，使得III族氮化物岛和漏极指之间的侧向距离与栅极指和漏极指的p型III族氮化物指的直区段之间的侧向距离基本上相同。
保护二极管的金属岛形成与III族氮化物岛的欧姆接触或肖特基接触。可以选择金属岛的金属从而形成欧姆接触或肖特基接触。III族氮化物岛可以是p型的或未掺杂的。
在一些实施例中，保护二极管包括多个分立（discrete）的区段，这些区段以间隔间隔开并形成基本上平行于源极指的行。在该实施例中，晶体管单元包括多个开关区段，这些开关区段沿源极指和漏极指的长度与保护区段交替或交织（interleaved）。
在一些实施例中，保护二极管包括直接位于III族氮化物本体上的肖特基金属层。肖特基金属层可以具有分立岛的形式，该分立岛与栅极指和漏极指间隔开并且侧向地在栅极指和漏极指之间。
在一些实施例中，保护二极管是伸长（elongate）的并且在平面图中具有条状（strip-like）形式，使得III族氮化物岛和金属岛中的每个具有基本上平行于栅极指和漏极指延伸的指的形式。
在一些实施例中，源极金属层和/或金属岛还包括第一延伸，其位于与III族氮化物岛和基于III族氮化物本体的本体相距一定距离处并朝向漏极延伸。第一延伸形成场板。
在一些实施例中，源极金属层和/或金属岛还包括第二延伸，其从第一延伸朝向漏极延伸并且位于与第一延伸和III族氮化物基本体相距一定距离处。
在一些实施例中，栅极指还包括在III族氮化物基本体中的栅极凹部（recess），并且p型III族氮化物指具有T形状截面。
根据本发明，提供了一种III族氮化物晶体管器件，其包括有源区域，有源区域包括多个基本单元，每个基本单元包括基本上彼此平行延伸并且位于III族氮化物基本体上的源极指、栅极指和漏极指，栅极指侧向布置在源极指和漏极指之间并且包括布置在III族氮化物本体上的p型III族氮化物指和布置在p型III族氮化物指上的栅极金属指，以及至少一个晶体管单元，包括根据本文的实施例中的任一个的保护二极管。
在实施例中，至少一个单元被布置在与有源区侧向相邻的箝位（clamping）区中。
在替代实施例中，至少一个单元被布置在有源区域中的基本单元之间。
在一些实施例中，两个相邻栅极指形成侧向围绕源极指的环路，并且保护二极管具有U形状并且侧向围绕从两个栅极指形成的环路。
在一些实施例中，III族氮化物晶体管器件还包括栅极总线和与源极、栅极和漏极指的第一远端侧向相邻地布置的源极焊盘以及与源极、栅极和漏极指的相对的第二远端侧向相邻地布置的漏极焊盘。栅极总线可以与栅极指成集成。
在一些实施例中，III族氮化物晶体管器件还包括与第一远端侧向相邻布置的第一栅极总线和与第二远端相邻布置的第二栅极总线，其中，第一栅极总线和第二栅极总线与栅极指集成，或者与栅极指间隔开。
在一些实施例中，两个相邻栅极指形成侧向围绕源极指的环路，并且保护二极管具有围绕从栅极指形成的环路的环路的形式，并且相邻保护二极管通过与漏极指的第一和第二远端相邻定位的环路连接（looped connection）耦合。
在一些实施例中，两个相邻栅极指形成侧向围绕源极指的环路，并且保护二极管具有围绕漏极指的环路的形式，并且从栅极指形成的相邻环路通过与保护二极管的远端相邻定位的环路连接耦合。
在一些实施例中，源极焊盘和漏极焊盘被布置在单元场之上。
在一些实施例中，保护二极管包括栅控（gated）二极管结构，由此栅极金属指电耦合到源极指并且提供阳极，并且漏极指提供阴极。
根据本发明，提供了一种III族氮化物晶体管单元，其包括III族氮化物基本体、基本上彼此平行延伸并位于III族氮化物基本体上的源极指、栅极指和漏极指，栅极指侧向布置在源极指和漏极指之间并且包括布置在III族氮化物本体上的p型III族氮化物指和布置在p型III族氮化物指上并与p型III族氮化物指形成欧姆接触或肖特基接触的栅极金属指，以及保护二极管。保护二极管被集成到III族氮化物晶体管单元中并且可操作以在III族氮化物晶体管单元被关断时在相反方向上传导电流。栅极指包括开关区段和保护区段。保护区段布置在栅极指的长度的中间（intermediate）。在栅极指的保护区段中，p型III族氮化物指通过在p型III族氮化物指与源极指之间在III族氮化物基本体上延伸的连接层电耦合到源极指。在保护区段中，金属栅极指与连接层电绝缘。
在一些实施例中，III族氮化物晶体管单元还包括两个隔离区，这两个隔离区沿着栅极指的长度间隔开并且被布置为使得保护区段中的p型III族氮化物指与开关区段中的p型III族氮化物指电绝缘。
在一些实施例中，金属栅极指贯穿（throughout）开关区段和保护区段是连续的，并且在保护区段中被定位在连接层上方并且与连接层电绝缘。
在一些实施例中，栅极金属指贯穿开关区段和保护区段连续地延伸，并且p型III族氮化物指被分成通过隔离区段彼此间隔开的区段。一个隔离区段位于保护区段和开关区段之间。位于开关区段中的p型III族氮化物指的第一区段通过第一隔离区段与位于保护区段中的p型III族氮化物指的第二区段间隔开，由此p型III族氮化物指的第二区段通过连接层电耦合到源极指。在其中保护区段位于栅极金属指的长度中间的实施例中，p型III族氮化物指的第三区段通过位于与第一隔离区段的保护区段的相对侧上的第二隔离区与保护区段间隔开。
在一些实施例中，栅极金属指仅位于开关区段中，并且p型III族氮化物指贯穿开关区段和保护区段连续地延伸，其中，在保护区段中，p型III族氮化物指通过连接层电耦合到源极指。
在一些实施例中，III族氮化物指包括两个或更多分立区段，其中，第一区段位于开关区段中并且第二区段位于保护区段中并与第一区段间隔开。栅极金属指仅位于开关区段中。在保护区段中，p型III族氮化物指的第二区段通过连接层电耦合到源极指。
在一些实施例中，III族氮化物指包括两个或更多分立区段，其中，第一区段位于开关区段中并且第二区段位于保护区段中并与第一区段间隔开。栅极金属指贯穿开关区段和保护区段连续地延伸。在保护区段中，p型III族氮化物指的第二区段通过连接层电耦合到源极指。
在一些实施例中，栅极指包括另外的开关区段和另外的栅极金属指，其中，金属栅极指和另外的栅极指通过栅极连接层电连接。
在一些实施例中，栅极金属指仅位于开关区段中，并且p型III族氮化物指包括彼此间隔开的分立区段，其中，p型III族氮化物指的一个区段布置在开关区段中，并且p型III族氮化物指的另一区段布置在保护区段中。在保护区段中，p型III族氮化物指的分立区段通过连接层电耦合到源极指。在开关区段中，栅极金属指被布置在p型III族氮化物指的分立区段上。
在包括两个或更多开关区段的实施例中，金属栅极指的分立区段被布置在每个开关区段中的p型III族氮化物指的区段上。金属栅极指的分立区段通过栅极连接层电连接。
在一些实施例中，连接层形成与III族氮化物本体的欧姆接触或肖特基接触。在一些实施例中，连接层形成与III族氮化物栅极指的肖特基接触。
在一些实施例中，栅极金属指贯穿开关区段和保护区段是连续的。在保护区段中，金属栅极指与在p型III族氮化物指和源极指之间延伸的连接层电绝缘。栅极指可以通过居间（intervening）电绝缘层与连接层电绝缘。连接层可以布置在III族氮化物指上和保护区段中的金属栅极指之下。
在一些实施例中，III族氮化物晶体管单元还包括布置在源极指上的源极金属层，源极金属层在栅极指之上延伸并且与栅极指电绝缘，以及布置在漏极指上的漏极金属层。
在一些实施例中，III族氮化物晶体管单元还包括布置在源极指的侧面和连接层之间的介电层。
介电层可以从源极指延伸到p型III族氮化物指并且与源极指和p型III族氮化物指两者接触。替代地，介电层可以从源极指延伸并与p型III族氮化物指间隔开。
在一些实施例中，在保护区段中，p型III族氮化物指通过连接层电耦合到源极指，由此连接层在p型III族氮化物指与布置在介电层上和源极指上的源极金属层之间延伸。在一些实施例中，连接层不与源极指直接接触，并且连接层仅通过源极金属层电耦合到源极指。
在一些实施例中，漏极指还包括耦合到漏极指的p型区。
本领域技术人员在阅读以下详细描述时并查看附图时将认识到附加特征和优势。
附图说明
附图的元素不一定相对于彼此成比例。相同的附图标记表示相应的类似部分。各种所示实施例的特征可以组合，除非它们彼此排斥。在附图中描绘了示例性实施例并且在随后的描述中详细描述了示例性实施例。
图1A示出了根据实施例的III族氮化物晶体管单元的平面图。
图1B示出了沿线A-A的图1A的III族氮化物晶体管单元的截面图。
图1C示出了沿线B-B的图1A的III族氮化物晶体管单元的截面图。
图1D示出了根据另一实施例的截面图。
图1E示出了沿线C-C的图1A的III族氮化物晶体管单元的截面图。
图1F示出了根据实施例的III族氮化物晶体管单元的平面图。
图1G示出了根据另一实施例的沿线C'-C'的图1F的III族氮化物晶体管单元的截面图。
图2A示出了根据实施例的III族氮化物晶体管单元的平面图。
图2B示出了沿图2A所示的线A-A的截面图。
图2C示出了沿图2A中所示的线B-B的截面图。
图2D示出了根据另一实施例的沿线B-B的截面图。
图2E示出了根据实施例的III族氮化物晶体管单元的平面图。
图3A示出了根据实施例的III族氮化物晶体管单元的平面图。
图3B示出了沿图3A中所示的线A-A的截面图。
图3C示出了沿图3A中所示的线B-B的截面图。
图4A示出了根据实施例的保护III族氮化物晶体管单元的平面图。
图4B示出了沿图4A中所示的线A-A的截面图。
图4C示出了沿图4A中所示的线B-B的截面图。
图4D至4K示出了保护二极管的不同结构的截面图。
图5A示出了根据实施例的III族氮化物晶体管单元的平面图。
图5B示出了根据实施例的III族氮化物晶体管单元的平面图。
图5C示出了根据实施例的III族氮化物晶体管单元的实施例。
图6A示出了III族氮化物基晶体管的单元的平面图。
图6B示出了沿图6A中所示的线C-C的截面图。
图6C示出了具有多个单元的晶体管器件的平面图，所述多个单元具有图6A中所示的布置。
图7A示出了根据实施例的III族氮化物晶体管器件的俯视图。
图7B示出了根据实施例的III族氮化物晶体管器件的俯视图。
图7C示出了根据实施例的III族氮化物晶体管器件的俯视图。
图8A示出了根据实施例的III族氮化物晶体管器件的俯视图。
图8B示出了根据实施例的III族氮化物晶体管器件的俯视图。
图8C示出了根据实施例的III族氮化物晶体管器件的平面图。
图9示出了根据实施例的III族氮化物晶体管器件的俯视图。
具体实施方式
在以下详细描述中，参考了附图，附图形成了详细描述的一部分，并且在附图中通过示出的方式示出了其中可以实践本发明的具体实施例。在这点上，参考所描述的（一个或多个）附图的取向可以使用诸如“顶部”、“底部”、“之前”、“之后”、“前面（leading）”、“后面（trailing）”等之类的方向术语。因为实施例的部件可以以多个不同的取向定位，所以方向术语用于说明的目的并且绝不是限制。应该理解，可以利用其他实施例，并且在不脱离本发明的范围的情况下，可以进行结构或逻辑改变。其下面的详细描述不应以限制意义理解，并且本发明的范围由所附权利要求书限定。
下面将解释多个示例性实施例。在该情况下，在附图中，相同的结构特征由相同或相似的参考符号标识。在本说明书的上下文中，“侧向”或“侧向方向”应当被理解为意味着大致平行于半导体材料或半导体载体（carrier）的侧向范围伸展的方向或范围。因此，侧向方向大致平行于这些表面或侧面延伸。与此相对，术语“竖直”或“竖直方向”被理解为意味着大致垂直于这些表面或侧面并因此垂直于侧向方向伸展的方向。因此，竖直方向在半导体材料或半导体载体的厚度方向上伸展。
如在本说明书中所采用的，当诸如层、区或衬底之类的元素被称为在另一元素“上”或延伸“到”另一元素“上”时，其可以直接在其他元素上或直接延伸到其他元素上，或者居间元素也可以存在。相对地，当元素被称为“直接在”另一元素“上”或“直接”延伸“到”另一元素“上”时，无居间元素存在。
如在本说明书中所采用的，当元素被称为“连接”或“耦合”到另一元素时，它可以直接连接或耦合到其他元素，或者居间元素可以存在。相对地，当元素被称为“直接连接”或“直接耦合”到另一元素时，无居间元素存在。
诸如高电压耗尽模式（depletion-mode）晶体管之类的耗尽模式器件具有负阈值电压，这意味着它可以在零栅极电压处传导电流。这些器件通常是导通的（on）。诸如低电压增强模式晶体管之类的增强模式器件具有正阈值电压，这意味着它在零栅极电压处不能传导电流并且通常是截止的（off）。增强模式器件不限于低电压并且也可以是高电压器件。
如本文中使用的，短语“III族氮化物”指的是化合物（compound）半导体，其包括氮（N）和至少一个III族元素，包括铝（Al）、镓（Ga）、铟（In）和硼（B），并且包括但不限于其合金中的任何合金，例如诸如氮化铝镓（AlxGa(1-x)N）、氮化铟镓（InyGa(1-y)N）、氮化铝铟镓（aluminum indium gallium nitride）（AlxInyGa(1-x-y)N）、磷砷化镓氮化物（galliumarsenide phosphide nitride）（GaAsaPbN(1-a-b)）和磷砷化铝铟镓氮化物（aluminum indiumgallium arsenide phosphide nitride）（AlxInyGa(1-x-y)AsaPbN(1-a-b)）。氮化铝镓和AlGaN是指由式AlxGa(1-x)N描述的合金，其中0 < x < 1。
当在开关电路中使用时，期望改进III族氮化物晶体管器件的可靠性并降低其故障率，所述开关电路诸如是半桥电路，其中，第一III族氮化物晶体管器件被用作低侧开关，并且第二III族氮化物晶体管器件被用作半桥电路的高侧开关。不受理论的约束，认为可能导致III族氮化物晶体管器件的故障的一种机制是在零电压切换期间，动态RDSon变高，延迟放电过程并且当半桥电路的高侧开关接通（turn on）时引起高于DC链路电压（linkvoltage）VDC的开关节点电位VSW的正过冲（overshoot），或者当低侧开关接通时引起将开关节点电位VSW拉到0 V以下的负过冲。
为了减轻或甚至消除该问题，提出了包括保护二极管以更有效地箝位开关节点电压电位，以便增加器件的寿命。提出通过将保护二极管集成在晶体管的结构内并且甚至集成在晶体管器件的单元内来实现这一点。保护二极管可以具有栅控二极管结构，该栅控二极管结构具有与主要III族氮化物晶体管器件相同的阈值电压，或者可以是基于增强模式III族氮化物结构的肖特基二极管或者基于耗尽模式III族氮化物结构的肖特基二极管。
图1示出了根据实施例的III族氮化物晶体管单元20的示意图，由此图1A示出了俯视图，图1B示出了沿着线A-A的截面图以及图1C示出了沿着图1A中所示的线B-B的截面线图。
使用笛卡尔坐标系并如图1中所示，图1A的平面图位于x-y平面，中并且图1B和1C的截面图位于x-z平面中。
III族氮化物晶体管单元20包括III族氮化物本体21、源极指22、栅极指23和漏极指24，它们位于III族氮化物本体21上并且在y方向上基本上彼此平行地延伸。栅极指23在x方向上侧向布置在源极指22和漏极指24之间。栅极指23包括布置在III族氮化物本体21上并与其直接接触的p型III族氮化物指25和布置在p型III族氮化物指25上并与其形成电接触的栅极金属指26。栅极金属指26可以与p型III族氮化物指25形成欧姆接触或肖特基接触。III族氮化物晶体管单元20还包括集成到III族氮化物晶体管单元20中的保护二极管27。保护二极管27可操作以在III族氮化物晶体管单元20被关断时在相反方向上传导电流。这使得保护二极管能够箝位开关节点电压电位并避免开关节点电位的正或负过冲。
p型III族氮化物指25可以包括p型掺杂剂，例如镁。在一些实施例中，III族氮化物晶体管单元20是增强模式晶体管单元并且正常是关的。在替代实施例中，III族氮化物晶体管单元是耗尽模式晶体管单元并且正常是开的。
在一些替代实施例中，III族氮化物指不是主动掺杂的，但是具有本征掺杂并且是n型的。本征掺杂的III族氮化物指可以用于制造通常是开的耗尽模式晶体管器件。在一些实施例中，III族氮化物指是本征掺杂的并且具有选择的厚度，使得单元是增强模式晶体管单元。
在III族氮化物晶体管单元20中，保护二极管27被集成到栅极指23中。栅极指23包括开关区段28和保护区段29。保护区段29布置在y方向上栅极指23的长度的中间，使得形成开关区段28的两个子区段28'、28''。在栅极指23的保护区段29中，p型III族氮化物指25通过在III族氮化物指25和源极指22之间在III族氮化物基本体21上延伸的连接层30电耦合到源极指22。在保护区段29中，金属栅极指26与连接层30电绝缘。
图1B示出了栅极指23的保护区段29的截面图并且图1C示出了沿着栅极指23的开关区段28'的截面图。
在一些实施例中，p型掺杂的III族氮化物指25和金属栅极指26贯穿开关区段28和保护区段29是连续的，如图1B、1C和1E的截面图中可以看到的。
在保护区段29中，连接层30在III族氮化物本体21的上表面40之上在源极指22和p型III族氮化物指25之间侧向延伸。连接层30与上表面40直接接触并延伸到源极指22中，并且位于p型III族氮化物指25的上表面上。连接层30在z方向上竖直地位于金属栅极指26和p型III族氮化物指25之间，并且直接位于p型掺杂的III族氮化物指25上并与其电接触，如图1B的截面图中可见。如图1B的截面图还可见的，在保护区段29中，金属栅极指26位于连接层30上方并且通过居间隔离层31与连接层30电绝缘。保护区段29提供了保护二极管27。
由于源极指22电耦合到保护区段29中的p型III族氮化物指25，因此保护区段29可视为提供电耦合在源极指22和漏极指24之间的保护二极管27的栅控二极管结构。源极/栅极提供了阳极并且相对于连接层侧向布置的漏极指24提供保护二极管的阴极。晶体管单元可以被认为具有由位于栅极电极23和漏极电极24之间并从其暴露的III族氮化物本体的区形成的接入（access）区47。接入区47的部分提供保护二极管27并且其余部分提供晶体管单元20的开关区28。
与保护区段29中的布置相反，在开关区段28中，金属栅极指26与下面的p型III族氮化物指25直接接触，如图1C的截面图中可以看到的。
III族氮化物晶体管单元20还包括两个隔离区32、33，它们沿栅极指23的长度间隔开并被布置成使得保护区段29中的p型掺杂的III族氮化物指25的部分与开关子区段28'、28''中的p型III族氮化物指25的部分电绝缘。图1E示出了沿着隔离区32的C-C线的截面图。隔离区32、33可通过注入形成，如图1E中的虚线区所指示，和或通过填充有绝缘材料的沟槽形成。图1G示出了以填充有绝缘材料的沟槽形式的隔离区的示例。隔离区32、33之间的距离限定了保护区段29在y方向上的长度，使得一个隔离区32、33位于每个开关子区段28'、28''和栅极指23的保护区段29之间。
在其他实施例中，诸如图1F的平面图中和沿图1F的线C'-C'的截面图中所示出的实施例中，晶体管单元20'具有包括三个分立区段25'、25''、25'''的p型III族氮化物指25。三个区段25'、25''、25'''在y方向上成行地延伸。第一区段25'位于开关区段28'中，第二区段25''位于保护区段29中并且第三区段25'''位于开关区段28''中。
p型III族氮化物指25的第一和第二区段25'、25''在y方向上通过隔离区32彼此侧向间隔开，如在图1F的平面图中和图1G的截面图中可以看到的。在该实施例中，隔离区32、33中的每个都由填充有绝缘材料的沟槽形成。然而，也可以使用注入的区。p型III族氮化物指25的第二和第三区段25''、25'''在y方向上通过第二隔离区33彼此侧向间隔开。
p型III族氮化物指的第二区段25''通过连接层30电耦合到源极指22。在该实施例中，金属栅极指26在开关区段28'、隔离区32、保护区段29、隔离区33和开关区段28''之上连续地延伸。金属栅极指26通过保护区段29中的绝缘层31与连接层30电隔离并且在它们相应的开关区段28'、28''中与p型III族氮化物指的第一区段25'和第三区段25'''接触，如图1B和1C中所示的截面图中那样。
III族氮化物晶体管单元20还包括源极金属层34，其位于源极指22上并电连接到源极指22。源极金属层在图1A中未示出，但可以在图1B和1C的截面图中看到。源极金属层具有伸长的条状形式并沿源极指22的长度在y方向上延伸。源极金属层34还可以包括在栅极指23之上和上方延伸的场板延伸35。延伸35与栅极指23电隔离。该延伸也具有伸长的条状形式。
在一些实施例中，漏极指24还包括电耦合到漏极指24的p型区37。p型区37也可以具有伸长指形式并且基本上平行于源极指、栅极指23和漏极指24延伸。p型区37位于栅极指23和漏极指34的与III族氮化物基本体21直接接触的区之间。漏极指24可以至少部分地位于p型掺杂区37上以便将p型区37电耦合到漏极指24。
漏极金属层36布置在漏极指24上并电连接到漏极指24。漏极金属层36在图1A的俯视图中未示出，但在图1B和1C的截面图中可以看到。漏极金属层36可以具有与漏极指24的侧向范围相似或相同的侧向范围。漏极金属层可以位于p型漏极区37上方并与其间隔开。
栅极指23还电耦合到位于III族氮化物单元20的外围边缘处并且侧向开关区段28相邻的栅极焊盘38。
栅极指23可以包括在III族氮化物基本体21的上表面40中的伸长凹部39，p型III族氮化物指25延伸到其中。p型III族氮化物指25可具有T形状截面，如可在图1B和1C的截面图中看到的。栅极凹部39和/或p型III族氮化物指25可被用于提供增强模式晶体管单元。
源极指22和漏极指24可以与III族氮化物基本体21的III族氮化物上表面40直接接触并且可以形成与III族氮化物基本体21的欧姆接触。源极指22、漏极指24和金属栅极指26可以由包括Ti、Al和遮盖（capping）金属的金属堆叠形成，以便分别提供与III族氮化物本体21和p型III族氮化物指25的欧姆接触。如果肖特基接触被用于栅极指23，则适当地选择金属栅极指26的金属。例如，金属栅极指可以由由TiN、Ti、W、WSix、Ta、TaN、Ni、Pd、Pt和Ir组成的组中的一个或多个形成。
保护二极管27集成到栅极指23中是有用的，因为保护二极管27不需要晶体管单元20内或与之相邻的额外侧向空间。此外，保护二极管27可以使用用于制造晶体管单元20的其余部分的相同的过程步骤来制造。例如，连接层30可以在与源极指22和漏极指24相同的时间处制造，因为它与源极指22集成。布置在保护区段29中在连接层30和金属栅极指26之间的绝缘层31也可以在与晶体管单元20的另外隔离结构相同的时间处制造。
该配置可以允许保护二极管27的阈值电压与晶体管单元20的阈值电压基本上相同。当晶体管器件被用作半桥电路中的低侧开关或高侧开关时，保护二极管27能够在高侧开关或低侧开关打开（open）时接通，并将开关电压VSW箝位在二极管导通电压周围。由于该二极管导通电压基本上与晶体管单元的阈值电压相同，因此开关电压VSW不由于寄生动态RDSon效应而增加到更大的正值。注意，在切换和死区时间期间，通常通过施加负Vgs来关断GaN开关以避免任何伪（spurious）导通。因此，原则上，峰值VSW将从没有保护二极管的Vth+abs（Vgs）+Vdc（DC链路电压）减小到具有保护二极管的Vth +Vdc。
因此，避免了注入的空穴对低侧开关或高侧开关的损坏。
图1D示出了III族氮化物晶体管20'的实施例，其在保护区段29中的保护二极管27的布置上与图1C的不同。图1D示出了具有与图1A对应的平面图中的一般布置的晶体管单元20'中的保护区段29的截面图。
在图1D中所示的实施例中，提供了另外的介电层48，其位于源极指22的栅极侧边缘上并沿III族氮化物本体21的上表面40延伸到p型栅极指26。导电连接层30位于III族氮化物指25和介电层48上并与其直接接触。在该实施例中，连接层30不与源极指22直接接触。在该实施例中，源极金属层34在源极指22和连接层30之间延伸并将p型III族氮化物层指25电连接到保护区段29中的源极金属指22，以便形成用于保护二极管27的栅控二极管结构。源极金属层34具有延伸35，其在p型III族氮化物指25上方的位置处与连接层30间隔开，以便提供场板结构。
在一些实施例中，III族氮化物基本体21包括多层结构，该多层结构包括III族氮化物沟道层41和布置在III族氮化物沟道层41上的III族氮化物势垒（barrier）层42，形成能够支持二维电荷气的异质结43。III族氮化物沟道层41和III族氮化物势垒层42包括不同的组分和不同的带隙。例如，III族氮化物沟道层41可以由氮化镓形成，并且III族氮化物基势垒层42可以由氮化铝镓形成。III族氮化物晶体管单元20可以是高电子迁移率晶体管（HEMT）。
III族氮化物基本体21还可以包括衬底44，其包括能够支持至少一个III族氮化物层的外延生长的生长表面45。III族氮化物基本体21还可以包括布置在生长表面45上的缓冲结构46，由此沟道层41被布置在缓冲层46上。缓冲结构46、沟道层41和势垒层42中的每个都可以通过在衬底44的生长表面45上的（一个或多个）合适的III族氮化物层的外延生长来形成。在一些实施例中，过渡层布置在生长表面45和缓冲层46之间。
如果使用过渡层，则过渡层和缓冲层46中的每个可以包括多个子层。用于硅衬底的典型过渡和缓冲结构包括在硅衬底上的AlN起始层，其可以具有若干100nm的厚度，随后是AlxGa（1-x）N层序列，对于每层，厚度也是若干100nm，由此在GaN层或AlxGa（1-x）N后势垒（如果存在）生长之前，大约50-75%的Al含量（content）降低到10-25%。替代地，可以使用超晶格（superlattice）缓冲器。再次，使用硅衬底上的AlN起始层。取决于所选择的超晶格，生长AlN和AlxGa（1-x）N对的序列，其中，AlN层和AlxGa（1-x）N的厚度在2-25nm的范围内。取决于期望的击穿电压，超晶格可以包括20与100对之间。替代地，如上所述的AlxGa（1-x）N层序列可以与上述超晶格组合使用。
衬底44通常由不同于III族氮化物的材料形成并且可以被称为异质（foreign）衬底。衬底44可以由硅形成并且可以由单晶硅或外延硅层形成，或者可以由SiC或蓝宝石形成。
图2示出了根据实施例的III族氮化物晶体管单元50。图2A示出了平面图，图2B示出了沿着线A-A的截面图并且图2C示出了沿着图2A中所示的线B-B的截面图。
III族氮化物晶体管单元50包括集成到III族氮化物晶体管单元50中并且特别是集成到栅极指23中的保护二极管27。栅极指23包括第一开关区段28'和第二开关区段28''，保护区段29布置在第一和第二开关区段28'、28''之间，如图1中所示的实施例中那样。保护二极管27具有栅控二极管结构。
III族氮化物晶体管单元50在保护二极管27的结构上并且特别是在保护区段29中的金属栅极指26和p型III族氮化物指25与源极指22之间的连接层30的结构上与图1所示的不同。
类似于参考图1B至1D描述的实施例，p型掺杂III族氮化物指25贯穿开关区段28'、28''和保护区段29连续地延伸，由此位于保护区段29中的p型III族氮化物指25的部分通过隔离区32、33与布置在开关区段28'、28''中的p型III族氮化物指25的部分电隔离。
然而，在其他实施例中，诸如在图2E中所示的实施例中，p型III族氮化物指包括分立子区段25'、25''、25'''，使得III族氮化物指分别从形成在开关区段28'、28''与保护区段29之间的隔离区32、33去除且不位于其中，类似于图1F和1G中所示的实施例。
在图2中所示的实施例中，金属栅极指26包括两个单独的区段。在包括单个连续p型III族氮化物指25的实施例中，金属栅极指26的第一区段26'被布置在第一开关区段28'中的p型III族氮化物指25上，并且金属栅极指26的第二区段26''被布置在第二开关区段28''中。
在p型III族氮化物指25包含多个分立子区段25'、25''、25'''的实施例中，诸如图2E中所示出的实施例，金属栅极指26的第一区段26'被布置在第一开关区段28'中的p型III族氮化物指25的第一区段25'上，并且金属栅极指26的第二区段26''被布置在第二开关区段28''中的第三p型III族氮化物指25'''上。
金属栅极指的两个区段26'、26''通过栅极连接层电连接，该栅极连接层位于图2中未描绘的另外的金属化层中。该另外的金属化层在z方向上竖直地布置在两个栅极金属区段26'、26''的上方。
如图2C中所示，在保护区段29中，p型III族氮化物指25通过分立的连接层30电耦合到源极指22，所述分立的连接层30被布置在p型III族氮化物指25、III族氮化物基本体21的上表面40和源极指22上并与它们直接接触。与图1B所示的布置相反，连接层30位于源极指22的上表面上。连接层30可以仅位于源极指的栅极侧边缘上，使得源极指22的其余部分不被连接层30覆盖。
该连接层30可以由与栅极金属指26相同的材料形成，并且可以在与金属栅极指26的两个区段26'、26''相同的时间处形成，但是与它们侧向分离并间隔开。隔离区32、33中的一个位于连接层30和金属栅极指区段26'、26''中的每个之间。源极金属层34位于源极金属指22和连接层30的源极侧端两者上，并在栅极指23之上延伸。源极金属层34具有延伸35，其竖直位于III族氮化物指25上方并与其和与连接层30在p型III族氮化物指25上方的侧向位置处间隔开，以提供场板结构。
如图2B的截面图中可以看到的，在开关区段28'、28''中，金属栅极指26与源极指22侧向间隔开，并且源极金属层34在下面的金属栅极指26'、26''之上和上方延伸并与其电绝缘。
图2D示出了III族氮化物晶体管50'的实施例，其在保护区段29中的保护二极管27的布置上与图2C的不同。图2D示出了具有与图2A对应的平面图中的一般布置的晶体管单元中的保护区段29的截面图。
在图2D中所示的实施例中，提供了另外的介电层51，其位于源极指22的栅极侧边缘上并延伸到III族氮化物本体21的上表面40上。介电层51具有侧向范围，使得其仅位于保护区段29中并与p型栅极指26侧向间隔开。导电连接层30位于III族氮化物指25、III族氮化物本体21的上表面40和介电层51上并与它们直接接触。在该实施例中，连接层30不与源极指22直接接触。在该实施例中，源极金属层34在源极指22和连接层30之间延伸并将p型III族氮化物层指25电连接到保护区段29中的源极金属指22，以便形成用于保护二极管27的栅控二极管结构。源极金属层34具有延伸35，其在p型III族氮化物指25上方的位置处与连接层30间隔开，从而提供场板结构。
在替代实施例中，介电层51从源极指22的栅极侧边缘延伸到上表面40上并且延伸到p型III族氮化物指25，使得在保护区段29中，在x方向上布置在p型III族氮化物指25和源极指22之间的III族氮化物本体21的上表面40的区被介电层51覆盖。
在图2C和2D所示的两种布置中，连接层30形成与保护区段29中的III族氮化物本体21的欧姆接触。III族氮化物本体21可以具有多层结构并且可以具有根据参考图1描述的实施例中的任何一个的结构。
图3示出了根据实施例的III族氮化物晶体管单元60的示意图，由此图3A示出了平面图，图3B示出了沿线A-A的截面图，以及图3C示出了沿图3A中所示的线B-B的截面图。
III族氮化物晶体管单元60包括集成在III族氮化物晶体管单元60的侧向区域内和栅极电极23内的保护二极管27，使得栅极电极23具有由保护区段29分离的第一开关区段28'和第二开关区段28''。在图3中所示的实施例中，金属栅极指26贯穿开关区段28'、28''和保护区段29是连续的。p型III族氮化物指25被分成分立的子区段25'、25''、25'''，其中，隔离区32被布置在开关区段28'中的子区段25'和保护二极管区段29中的子区段25''之间，并且隔离区33被布置在第二开关区28''中的子区段25'''和子区段25''之间，类似于图1F中所示的实施例。保护区段29中的p型III族氮化物指25通过隔离区32、33与开关区段28、28'中的p型III族氮化物指25电隔离，如参考图1所述的实施例中那样。
在其他实施例中，栅极指23的p型III族氮化物指25通过开关区段28'、28''和保护区段29连续地延伸，类似于参考图1E中示出和描述的实施例。
III族氮化物晶体管单元60与图1所示的不同之处在于连接层30的结构，如在沿图3C中所示的保护区段29的线B-B的截面图中可以看到的。
在该实施例中，介电层61被提供在源极指22的栅极侧边缘上，其延伸到III族氮化物本体21的上表面40上，但是与p型III族氮化物指25间隔开。导电连接层30仅位于隔离区32、33之间的保护区段29中，并且从p型III族氮化物指25延伸到III族氮化物本体21上和介电层61上。然而连接层30通过介电层61与源极指22间隔开并且不与源极指22直接接触。金属栅极电极26位于连接层30上方并且通过居间隔离层31与连接层30电隔离，如参考图1所述的实施例中那样。
源极金属层34位于源极指22上和分立连接层30上，从而将p型III族氮化物指25电耦合到源极指。源极金属层34也可以具有在金属栅极指26之上延伸以形成场板的延伸。源极金属层34通过居间绝缘层与下面的金属栅极指26电绝缘。
该实施例与图1C和2D中所示的实施例的不同之处还在于，连接层30与p型III族氮化物指25形成肖特基接触，而不是欧姆接触。连接层30包括金属或合金，其形成与p型III族氮化物指25的肖特基接触。连接层30可以包括由TiN、Ti、W、WSix、Ta和TaN组成的组中的一个或多个，以提供肖特基接触。
III族氮化物本体21可以具有多层结构并且可以具有根据参考图1描述的实施例中的任何一个的结构。
图4示出了根据实施例的增强模式III族氮化物晶体管单元70，由此图4A示出了平面图，图4B示出了沿线A-A的截面图，以及图4C示出了沿线B-B的截面图。
III族氮化物晶体管单元70包括III族氮化物基本体21、源极指22和漏极指24，其在y方向上基本上彼此平行地延伸并且位于该III族氮化物基本体21的上表面40上。栅极指23在x方向上侧向地布置在该源极指22和该漏极指24之间。栅极指23包括布置在III族氮化物基本体21上的p型III族氮化物指25和布置在p型III族氮化物指25上的栅极金属指26。III族氮化物晶体管单元70还包括集成到III族氮化物晶体管单元70中的保护二极管27。保护二极管27可操作以在III族氮化物晶体管单元70被关断时在相反方向上传导电流。保护二极管27电耦合在源极指22和漏极指24之间，并且侧向地位于栅极指23和漏极指24之间并与它们间隔开在III族氮化物基本体21上。
在参考图4描述的实施例中，保护二极管27具有岛形式并且与栅极指23分离。保护二极管27包括III族氮化物岛71，其侧向位于栅极指23和漏极指24之间并且与它们间隔开，并且在y方向上介于栅极和漏极指23、24的长度中间。因此，晶体管单元70在y方向上包括第一开关子区段28'、保护区段29和第二开关子区段28''。保护二极管27还包括金属岛72，其布置在p型III族氮化物岛71上。通过适当选择金属，金属岛72可以形成与p型III族氮化物岛71的欧姆接触或肖特基接触。保护二极管27通过在栅极指23之上从源极指22延伸到金属岛72的源极金属层34电耦合到源极指22。源极金属层34例如通过电绝缘层与栅极指23间隔开并电绝缘。
在一些实施例中，保护二极管27的III族氮化物岛71是p型的。在其他实施例中，保护二极管27的III族氮化物岛71是未掺杂的，即，不是主动掺杂的，但可以是本征掺杂的。
因此，III族氮化物晶体管单元70包括由电耦合到金属岛72的源极指22的一部分和在图4A的平面图中在x方向上侧向与金属岛72相邻定位的漏极指24的一部分形成的保护二极管区段29。III族氮化物晶体管单元70包括开关区段28，其在图4A的平面图中在y方向上与保护二极管27侧向相邻定位。可以认为开关区段28包括两个子区段28'、28''，它们在图4A的平面图中在y方向上位于保护二极管区段29的相对侧上。
在开关区段28中，源极金属层34具有范围，使得其位于栅极指23上方。在保护区段29中，源极金属层进一步向漏极指34延伸，以便位于保护二极管27的金属岛72上方并与其接触。
如在图4C中沿线B-B的保护区段29的截面图中可以看到的，在一些实施例中，金属岛72在p型III族氮化物岛71和栅极指23之间的位置处从掺杂III族氮化物岛71延伸到III族氮化物基本体21的上表面40上。金属岛72通过III族氮化物本体21的上表面40的区与栅极指23间隔开。
如图4A的平面图中可以看到的，在III族氮化物晶体管单元70中，栅极指23具有第一直区段73和第二直区段74，它们中的每个基本上平行于源极指22和漏极指24延伸并且在y方向上彼此对准，使得第一和第二直区段73、74与漏极指34之间的距离基本上相同。栅极指23包括位于第一和第二直区段73、74之间的弯曲区段75。弯曲区段75具有基部76，其定位于在x方向上比第一和第二直区段73、74距离漏极指24的距离大的距离处。
p型III族氮化物岛71与第一和第二直区段73、74侧向间隔开，并且与弯曲区段75的基部76间隔开。
p型III族氮化物岛71可以包括与第一和第二直区段73、74中的p型III族氮化物指25的宽度基本上相同的宽度。p型III族氮化物岛71具有基本上平行于源极指22、漏极指24以及第一和第二直区段延伸的伸长条状形式。p型III族氮化物岛与直区段73、74和弯曲区段75两者中的p型III族氮化物指25间隔开。保护二极管27的栅极侧边缘与栅极指23的漏极侧边缘之间的间隔基本上是均匀的。
在其他实施例中，III族氮化物岛71可以是未掺杂的而不是p型的。
源极指22具有形成于其栅极侧边缘中的凹部77，其具有对应于栅极指23的弯曲区段75的形状的形状。源极指22的栅极侧边缘与栅极指23的源极侧边缘之间的间隔沿着晶体管单元70的长度保持基本上相同。
在一些实施例中，p型III族氮化物岛71在y方向上与栅极指23的第一和第二直区段73、74侧向对准。与栅极指23的直区段73、74的对准可以用于维持与栅极指23的p型III族氮化物指25中类似的场分布。然而，取决于设计/电压比率（rate），p型III族氮化物岛71在y方向上不与栅极指23的直区段73、74对准。例如，p型III族氮化物岛71可以是内部的，使得该p型III族氮化物岛71和耦合到漏极指24的p型区37之间的距离大于p型III族氮化物指25和耦合到漏极指24的p型区37之间的距离。
如在图1至3中所示的实施例中，III族氮化物单元70的漏极指24还可以包括p型III族区37和漏极金属层36。III族氮化物本体21可以具有多层结构并且可以具有根据参考图1所述的实施例中的任何一个的结构。
图4D至4K示出了可以用于在此描述的任何实施例中的保护二极管27的不同结构的截面图。
图4D示出了保护二极管27的截面图，其包括p型III族氮化物岛71，其可以具有如图4A中所示实施例中的伸长条状形式。保护二极管27包括金属岛72，其形成与p型III族氮化物层岛71的肖特基接触并且仅在源极侧边缘处位于p型III族氮化物层岛71的一部分上。金属岛72在p型III族氮化物岛71的源极侧边缘之上延伸到III族氮化物本体21的上表面40上。金属岛71可以共形地布置在p型III族氮化物岛71的源极侧边缘上。源极金属层34也可以共形地布置在金属岛72上，并且进一步具有延伸35，其布置在金属岛72和p型III族氮化物岛71的漏极侧边缘上方并与其间隔开，以形成场板。
在其他实施例中，III族氮化物岛71可以是未掺杂的而不是p型的。
图4E示出了保护二极管27的另外的结构，其中，保护二极管27仅包括金属岛72。金属岛72与III族氮化物本体21的上表面40直接接触并形成的肖特基接触。金属岛72可以具有与图4A的平面图中所示的保护二极管27的一般轮廓和侧向形状和形式相对应的侧向形状和形式。金属岛72通过在栅极指23之上延伸并与其电绝缘的源极金属层34电耦合到源极指。
图4F示出了保护二极管27的另外的结构的截面图，其中，保护二极管27包括可以是p型或未掺杂的III族氮化物岛71和金属岛72。在该实施例中，金属岛72具有小于III族氮化物岛71的侧向范围的侧向范围，使得金属岛72与III族氮化物基本体21间隔开并且在所有侧面上都被III族氮化物岛71的外围区侧向围绕。在该实施例中，金属岛72包括形成与III族氮化物岛71的肖特基接触的金属，使得保护二极管27是肖特基二极管。源极指22通过在栅极指23之上延伸并与其电绝缘的源极金属层34电耦合到金属岛72。
图4G示出了保护二极管27的另外的结构的截面图，其包括可以是p型或未掺杂的III族氮化物岛71，以及金属岛72，其位于III族氮化物岛71上并且其具有小于如图4F中所示的实施例中的III族氮化物层71的侧向范围的侧向范围。在该实施例中，选择金属岛72的金属以提供与下面的III族氮化物岛71的欧姆接触，使得保护二极管27是PN二极管。源极指22通过在栅极指23之上延伸并与其电绝缘的源极金属层34电耦合到金属岛72。
在图4A到4G中示出的每个实施例中，源极金属层34可以包括延伸35，其定位于金属岛72和III族氮化物岛（如果存在）的漏极侧边缘上方且与其间隔开。延伸35形成场板。
图4H至4K示出了其中提供了第二场板的保护二极管27的另外的实施例。图4H示出了保护二极管27的实施例，其类似于图4D中所示的实施例，但是其中金属岛72包括延伸77。延伸77在III族氮化物岛71的漏极侧边缘之上在漏极指24的方向上延伸，并且在漏极侧边缘处位于III族氮化物岛71上方并与其间隔开，以形成第一场板结构。源极金属层34共形地位于金属岛72的源极侧边缘区上，并且还包括延伸35，其位于与形成第一场板的延伸77的漏极侧边缘间隔开的上方。源极金属层34的延伸35在漏极指24的方向上在延伸77的漏极侧边缘之上延伸，以提供第二场板。
图4I示出了保护二极管27的结构，其包括与参考图4E描述的类似的、定位成与III族氮化物本体21直接接触的单个金属肖特基岛72。金属肖特基岛72具有延伸77，其在漏极指24的方向上延伸，并且位于III族氮化物基本体21的上表面40上方并与其间隔开，以提供第一场板。源极金属层34位于金属岛72上和延伸77的栅极侧边缘上，并且其本身包括延伸35，该延伸35位于延伸77的漏极侧边缘上方并与其间隔开，并且在漏极指24的方向上延伸以提供第二场板。
图4J示出了与参考图4F示出和描述的保护二极管类似的保护二极管27，其中，金属岛72通过p型III族氮化物岛71与III族氮化物本体21间隔开。金属岛72还包括延伸77，其在漏极指24的方向上延伸，并且其与III族氮化物岛71的漏极侧边缘间隔开并在其上方以形成场板。同样，源极金属层34位于金属岛72和延伸77的栅极侧边缘上，并包括位于金属岛延伸77的漏极侧边缘上方并与其间隔开的延伸35，以形成第二场板。
图4K示出了形成PN二极管的保护二极管27的截面图。保护二极管27的金属岛72形成与下面的III族氮化物岛71的欧姆接触。金属岛72还包括延伸77，其在漏极指24的方向上从金属岛72延伸，并且位于III族氮化物岛71的漏极侧边缘上方并与其间隔开。源极金属层34位于金属岛72上并且还包括位于延伸77的漏极侧边缘上方的延伸35，以提供第二场板。
保护二极管27在III族氮化物晶体管单元内可以具有不同的设计和各种布置。图5示出了三个实施例的平面图，其中，保护二极管27具有岛的形式。
图5A示出了包括多个保护区段29的III族氮化物晶体管单元70'的平面图，所述保护区段29在图5A的平面图的y方向上沿着晶体管单元70'的长度以间隔隔开。在图5A中所示的实施例中，每个保护区段29包括具有如图4A中所示的岛结构的保护二极管27。因此，栅极指23包括弯曲区段75，其与漏极指24以更大的距离间隔，针对每个岛结构在x方向上延伸。弯曲区段75由基本上平行于源极指22和漏极指24延伸的直区段73、74连接。弯曲区段75在y方向上沿着栅极指23的长度以间隔隔开。源极指77针对每个保护二极管27在栅极侧边缘中还具有凹部77，使得凹部77在y方向上沿着源极指22的长度间隔开。每个保护二极管27的金属岛72通过源极金属层34的一部分电耦合到源极指22，源极金属层34的该部分在栅极指23的弯曲区段75之上延伸并与其电绝缘。保护二极管27不限于图4A中所示的结构，并且可以具有图4C至4K中所示的任何实施例的形式。
图5B示出了包括单个保护二极管27的III族氮化物晶体管单元70''的平面图。该单个保护二极管27具有在晶体管单元70''的长度的较大部分，例如栅极指23的长度的至少60%，之上在y方向上延伸的伸长条状岛形式。栅极指23包括单个弯曲区段75，其具有基本上平行于源极指22和漏极指24延伸的基部76，并且在与直区段73、74和漏极指24之间的距离相比在x方向上与漏极指24的更大距离处。直区段73、74被布置在弯曲区段76的相对端处。条状金属岛72通过在y方向上具有与金属岛72在y方向上的长度基本上相同的长度的源极金属层34的一部分电耦合到源极指22。源极金属层34在栅极指23的弯曲区段75之上延伸并且与其电绝缘。
图5C示出了III族氮化物晶体管单元70'''的实施例，其中，保护二极管27具有侧向位于栅极指23和漏极指24之间的岛的形式。在III族氮化物晶体管单元70'''中，栅极指23是伸长的并且沿其整个长度具有直的条状形式。保护二极管27的岛形式也具有伸长的条状形式并且在y方向上基本上平行于源极指22、栅极指23和漏极指24延伸。条状金属岛72通过在y方向上具有与金属岛72在y方向上的长度基本上相同的长度的源极金属层34的一部分电耦合到源极指22。
在图5A到5C中示出的实施例中，保护二极管27可以具有图4C到4K的实施例中的任一个中示出的结构。
图6示出了根据实施例的III族氮化物基晶体管器件80，由此图6A示出了III族氮化物基晶体管器件80的单元81的平面图，图6B示出了沿图6A中所指示的线C-C的截面图，以及图6C示出了III族氮化物晶体管器件80的多个单元81的平面图。
如图6A的俯视图中可以看到的，源极指22和具有p掺杂区37的漏极指24被布置在III族氮化物本体21的上表面上，并且每个都具有条状伸长形式并且在y方向上基本上彼此平行地延伸。栅极指23在平面图中具有跑道（race track）类型，并且包括两个直区段82、82'和两个弯曲区段83、83'，所述两个直区段82、82'与源极指22的相对侧相邻布置并且基本上平行于源极指22延伸，所述两个弯曲区段83、83'中的一个与源极指22的相对远端84、85中的每个相邻布置并且在两个直区段82、82'之间延伸，使得栅极指23在平面图中具有连续不间断的跑道形式。
III族氮化物晶体管单元81还包括保护二极管27，其在平面图中也具有跑道类型。保护二极管27围绕栅极指23，使得它位于栅极指23和漏极指24之间并与它们间隔开。保护二极管27和栅极电极23之间的间隔基本上是均匀的。因此，保护二极管27也包括两个直区段86、86'，它们与栅极指23的直区段相邻布置。保护二极管27的两个直区段86、86'通过两个弯曲区段87、87'连接，一个位于源极指的相对远端84、85的每个处，以形成在俯视图中具有跑道形式的连续环路。
如图6B的截面图中可以看到的，栅极指23包括凹陷的栅极结构，并且包括布置在III族氮化物本体21中的凹部中并且具有T形状截面的p型III族氮化物指25和布置在p型III族氮化物指25上的金属栅极指26。然而，在其他实施例中，保护二极管27可以具有与这里描述的实施例中的任何一个的截面布置相对应的结构。
在图6A和6B中，保护二极管27被示出为具有p型III族氮化物结构71和金属结构72，每个在平面图中具有跑道形式。金属结构72位于p型III族氮化物结构71上并在p型III族氮化物结构71和栅极指23之间的位置处延伸到III族氮化物基本体21的上表面40上。源极金属层34在两个相对方向上从源极指22延伸，使得其位于栅极指23的直区段82、82'上方并与其电绝缘并与保护二极管27的直区段86、86'接触，以便将保护二极管27的金属结构72耦合到源极指22。
图6C示出了III族氮化物晶体管80的平面图，其示出了两个晶体管单元81，具有位于公共漏极指24的相对侧上的两个源极指22。晶体管器件80可以包括多个这种布置。为每个源极指22提供具有如图6A中所示的椭圆跑道形状的一个栅极指23。栅极电极23延伸到栅极总线88中并通过其电耦合在一起，该栅极总线88与源极指22的第一远端85相邻定位并与其间隔开，并且侧向位于III族氮化物本体21的上表面40的外围边缘区90中的有源区域或单元场89的外部。栅极总线88在x方向上延伸并且基本上垂直于源极指22的长度，并且还与漏极指24的第一远端85间隔开。
每个晶体管单元81包括保护二极管27，其在平面图中具有U形状，具有分别基本上平行于栅极电极23的直区段82、82'延伸的两个直区段86、86'，以及在源极指22的第二远端85处在两个直区段86、86'之间延伸的单个弯曲区段87。保护二极管27在源极指的第一远端84处具有开口（open）端并且在平面图中具有U形状。保护二极管27包括U形p型III族氮化物结构71和在p型III族氮化物结构71上的U形金属结构72。栅极指23通过U形保护二极管27的开口侧延伸到栅极总线88中。
栅极总线88包括延伸到金属栅极指26中并与其集成的金属栅极总线91，以及延伸到保护二极管27的p型III族氮化物结构71和p型III族氮化物栅极指25中并与其集成的p型III族氮化物总线92。
漏极指24电耦合到漏极总线93，其与漏极指24和源极指22的相对远端84侧向相邻地并通过漏极金属层与其间隔开地布置。源极总线94通过源极金属层在边缘区90的外围处与栅极总线88相邻地侧向布置。图6C中未示出的源极金属层在栅极总线88之上从源极总线94延伸并电连接到保护二极管27的金属岛72和源极指22，并与栅极总线88和栅极指23电绝缘。漏极指24通过图6C中未示出的漏极金属层电连接到漏极总线93。
位于边缘区90中金属栅极总线91下方且侧向与晶体管单元81的有源区域89相邻的p型III族氮化物区92耗尽形成于下方的III族氮化物本体21中的二维电子气，使得此区域通常关断。这可以通过注入或类似于在金属栅极指26下方使用的凹部39的凹部结构来实现。与栅极凹部39侧向相邻定位的p型III族氮化物指25的区也没有耗尽下面的二维电子气，使得p型III族氮化物指25下方的该区可以被描述为通常接通的区。在栅极凹部39下方的III族氮化物本体21的区通常是关断的。
保护二极管27的弯曲区段87和开口端位于有源区域89的外部，并且也被注入和/或位于凹部中，使得这些区95提供位于源极指22的相对侧上的保护二极管27的两个直区段86、86'之间以及保护二极管27的直区段86、86'和漏极总线93之间的电隔离。保护二极管27的p型III族氮化物结构71没有耗尽下面的二维电子气，使得该区可以被描述为通常接通的区。有源区域89可以通过注入或通过使用凹部与晶体管器件80的外围区90电隔离。
图7示出了根据各种实施例的III族氮化物晶体管器件的俯视图，由此示出了两个晶体管单元。
图7A示出了晶体管器件100的两个晶体管单元70''的俯视图。晶体管单元70''具有图5C中所示的布置。漏极指24对于两个单元70''是共同的，使得两个源极指22布置在漏极指24的相对侧上，并且源极指22和漏极指24在y方向上基本上彼此平行地延伸。栅极指23与源极指22中的每个的两个相对侧侧向相邻地定位。栅极指23在平面图中具有伸长的条状形式，并具有在y方向上延伸且基本上平行于源极指22和漏极指24的长度。每个栅极指具有布置在凹部39中的伸长条状p型III族氮化物指25和布置在p型III族氮化物指25上的伸长条状金属栅极指26。两个单元70''的栅极指23通过两个栅极总线88、88'彼此电连接，由此一个栅极总线与源极指22和漏极指24的相对远端84、85侧向相邻地定位。每个栅极总线88、88'在x方向上延伸并且基本上垂直于栅极指23的长度。
晶体管器件100还包括位于栅极指23和漏极指24之间的每个单元70"中的保护二极管27。保护二极管27包括伸长的条状形状，并包括p型III族氮化物条状区101和布置在p型III族氮化物区101上的条状金属区102。保护二极管27在y方向基本上平行于栅极电极23延伸。一个保护二极管27侧向位于每个栅极电极23和公共漏极指24之间。
如图6C中所示的实施例中，栅极总线88也包括p型III族氮化物区92和在p型III族氮化物区92上的金属栅极区91。p型III族氮化物区92被注入或包括凹部，使得下面的晶体管器件100的区通常是关断的。然而，保护二极管27的p型III族氮化物区下方的晶体管器件100的区通常是接通的。p型III族氮化物漏极区37下面的晶体管器件100的区通常是接通的。p型III族栅极指25下方的晶体管器件100的III族氮化物本体21的区在凹部39下方的区中通常是关断的并且在与凹部39侧向相邻的区中通常是接通的。
在图7A中未示出的是源极金属层，其将保护二极管27的源极指22与金属层72电连接，以及漏极金属层，其电连接至漏极指22。在一些实施例中，源极金属层与漏极金属层提供接触焊盘或连接至位于金属化结构的另外的金属层中的接触焊盘，该另外的金属层位于源极金属层与漏极金属层上方。在这两种布置中，源极和漏极接触焊盘可以位于晶体管器件100的有源区域89上方。栅极焊盘电耦合到布置在边缘区90中的栅极总线88、88'。栅极焊盘也可以至少部分地布置在边缘区90中。
图7B示出了III族氮化物晶体管器件100'的俯视图，并且示出了两个单元81，其具有位于公共漏极指24的相对侧上的源极指22。每个单元81的栅极电极23和保护二极管27中的每个都具有如图6A中所示的实施例中的连续的闭合跑道设计。
在该实施例中，保护二极管27通过至少一个金属连接迹线（trace）112彼此电耦合。金属连接112可以是金属连接迹线，并且与漏极指24的远端84、85间隔开定位，并且可以具有弯曲形式。一个金属连接迹线112可以与漏极指24的两个远端84、85中的每个相邻布置。保护二极管27的两个相对的弯曲区段87、87'和连接迹线112位于不影响下面的二维电子气的公共p型区111上，使得晶体管器件100'的III族氮化物本体21的该区通常是接通的。然而，在其他实施例中，晶体管器件100'的III族氮化物本体21的该区通常是关断的。
在该实施例中，与连接迹线112以及源极指22和漏极指24的相对的远端84、85相邻并间隔开地提供栅极总线88、88'。栅极总线88、88'与栅极指23间隔开，并且每个栅极指23被相应的保护二极管27完全侧向围绕。栅极总线88、88'通过图7B中未示出的附加金属层电连接到栅极指23。同样，图7B中未示出的源极金属层电连接到源极指22和保护二极管27的金属。提供图7B中未示出的漏极金属层，其连接到漏极指24。由源极金属层和漏极金属层提供的接触焊盘可以位于晶体管器件100'的有源区域89上方。
图7C示出了III族氮化物晶体管100''和共享公共漏极指24的两个晶体管单元113的平面图。每个晶体管单元113包括布置在漏极指24的相对侧上的源极指22。每个栅极指23具有跑道形式并且侧向围绕相应的一个源极指22并与其间隔开。栅极指23通过连接迹线114彼此电耦合，连接迹线114与漏极指24的两个相对的远端84、85相邻并间隔开地定位。连接迹线114可以具有弯曲形式。栅极总线88、88'与源极指22和漏极指24的相对远端84、85相邻并间隔开地布置。
在该实施例中，提供了具有跑道形式的保护二极管27，其被定位成使得其围绕漏极指24并且使得一个直区段86、86'被定位在两个晶体管单元113的相应直区段82、82'跑道栅极指23与漏极指24之间。保护二极管27的弯曲区段87、87'与漏极指24的相对远端85、85相邻并且与其间隔开地布置。
提供p型III族氮化物层115，其在金属栅极电极26和与漏极指24的相对远端84、85侧向相邻布置的连接迹线114下方延伸。p型III族氮化物层115耗尽位于栅极电极23的凹部39下方的III族氮化物本体21的区中的二维电子气。
保护二极管27具有跑道形式并且侧向围绕漏极指24。位于保护二极管27的金属层72下方以及保护二极管27的金属和漏极指24之间的侧向位置处的p型III族氮化物结构71没有耗尽二维电子气，使得位于p型区71下方的III族氮化物本体21的区通常是接通的。如在其他实施例中，漏极指24的p型III族氮化物层37也无法耗尽二维电子气，使得位于p型III族氮化物层37下方的III族氮化物本体21的区通常是接通的。栅极总线88、88'还包括在金属栅极总线91下面的p型III族氮化物层92，其例如通过使用凹部或注入来耗尽下面的二维电子气。
根据本文所述的实施例中的任一个的具有保护二极管的III族氮化物晶体管单元可以被包括在III族氮化物晶体管器件内的不同位置处。图8示出了III族氮化物晶体管器件的各种实施例，包括一个或多个晶体管单元，该一个或多个晶体管单元具有集成到单元结构中的保护二极管。
图8A示出了III族氮化物晶体管器件120的俯视图，其包括III族氮化物本体127和被边缘区122侧向围绕的有源区域121。有源区域121包括多个基本晶体管单元123。每个基本晶体管单元123包括位于III族氮化物基本体127的上表面上并且在图8的平面图中所指示的y方向上基本上彼此平行地延伸的源极指124、栅极指125和漏极指126。栅极指125侧向地布置在源极指124和漏极指126之间。栅极指125包括布置在III族氮化物本体127上的p型III族氮化物指和布置在p型III族氮化物指上的栅极金属指，这在图8A中不可见。p型III族氮化物指可被布置在形成于上表面中的栅极凹部中，所述上表面未在图8A的俯视图中示出。这些基本晶体管单元123中的每个都提供侧向晶体管器件结构。
III族氮化物本体127可以包括衬底，该衬底包括能够支持至少一个III族氮化物层的外延生长的生长表面、布置在生长表面上的缓冲结构（buffer structure）、布置在缓冲层上的III族氮化物沟道层和布置在III族氮化物沟道层上的III族氮化物势垒层。在一些实施例中，在生长表面和缓冲层之间布置过渡层。衬底可以由不同于III族氮化物的材料形成，例如单晶硅或外延硅层、SiC或蓝宝石。
除了多个基本晶体管单元123之外，III族氮化物晶体管器件120包括至少一个单元，包括集成在单元内的保护二极管。如图8A的放大插图中可见，具有保护二极管27的晶体管单元81被示出为具有参考图6C中所示出和描述的结构。然而，可以使用根据本文描述的实施例中的任一个的保护二极管代替该结构。
如图8A的平面图中可见，III族氮化物晶体管器件120包括多个晶体管单元81，每个晶体管单元具有位于箝位区129中的保护二极管27。保护单元81基本上平行于基本晶体管单元123延伸。箝位区129与有源区域121侧向相邻地定位。
在一些实施例中，箝位区129通过隔离区130与有源区域121电隔离，隔离区130可具有可填充有电绝缘材料的沟槽和/或注入区域的形式。如果与箝位区129紧侧向相邻的有源区域121的最外基本单元123的最外指是漏极指，则可以使用该实施例。如果与箝位区129紧侧向相邻的有源区域121的最外基本单元123的最外指是源极指，则可以省略隔离区130。
保护单元81和基本晶体管单元123两者的源极指22电耦合到源极总线131，源极总线131与源极指22的第一远端132相邻并与其间隔开地定位。保护单元81和基本晶体管单元123的漏极指24电耦合到漏极总线133，漏极总线133与源极指22的相对远端132'相邻定位。保护单元81和基本晶体管单元123的栅极指23电耦合到栅极总线88，栅极总线88位于源极指22的第一远端132和源极总线131之间。由于具有保护二极管27的保护单元81和基本晶体管单元123电耦合到相同的栅极、源极和漏极总线88、131、133，所以具有保护二极管27的单元81与基本晶体管单元123和III族氮化物晶体管器件120并联电耦合并且为基本晶体管单元123和III族氮化物晶体管器件120提供保护。
晶体管器件120还具有布置在源极总线131上的源极焊盘134、布置在漏极总线133上的漏极焊盘135以及在边缘区122中与栅极总线88侧向相邻布置的栅极焊盘136。在一些实施例中，还提供了源极感测焊盘137。焊盘134、135、136、137布置在边缘区122中。
图8B示出了III族氮化物晶体管器件120'的俯视图，其也具有被边缘区122侧向围绕的有源区域121，并且其包括多个基本单元123和包括保护二极管27的至少一个单元81。在该实施例中，包括保护二极管27的保护单元81位于有源区域121中并且布置在没有保护二极管的两个基本晶体管单元123之间。在图8B中，在有源区域122中示出了包括保护二极管27的两个保护单元81。然而，III族氮化物晶体管器件120'可以包括具有保护二极管27的单个保护单元81或具有保护二极管27的多于两个的保护单元81。在保护单元81之间布置至少一个基本单元123。可以使用根据这里描述的实施例中的任何一个的保护二极管代替参考图6C描述的保护二极管81的该结构。
图8C示出了具有有源区域121的III族氮化物晶体管器件120''的平面图。在该实施例中，有源区域121中的每个单元81包括保护二极管27。可以使用根据这里描述的实施例中的任何一个的保护二极管代替参考图6C描述的保护二极管81的该结构。
图9示出了III族氮化物晶体管器件140的俯视图并且示出了被布置在有源区域122上方的III族氮化物本体127的上表面142上的金属化结构141的最外接触焊盘。有源区域122包括多个晶体管单元146和根据本文描述的实施例中的任何一个的一个或多个保护单元。金属化结构141提供了栅极焊盘143、源极焊盘144和漏极焊盘145。源极焊盘144和漏极焊盘145竖直位于晶体管单元146上方并且在III族氮化物晶体管器件140的有源区域121上。栅极焊盘143也至少部分地位于有源区域上方，朝向上表面142的一个拐角（corner）。在该实施例中，晶体管单元146的栅极指23延伸到与源极和漏极指22、24的两个相对远端84、85相邻定位的栅极总线88、88'中。
栅极总线88、88'通过附加总线147、147'彼此电耦合并且电耦合到栅极焊盘143，附加总线147、147'在栅极总线88、88'的相对侧之间在边缘区中在y方向上延伸。由于源极焊盘143位于源极指22上方，所以个体源极指22都可以通过一个或多个导电通孔148电耦合到源极焊盘143。类似地，个体漏极指24可通过一个或多个竖直导电通孔149耦合到漏极焊盘144。在该实施例中，一个、一些或所有的单元146可以包括保护二极管27。在一些实施例中，晶体管单元146可以具有参考图7A描述的晶体管单元70''的结构。
还提供了以下示例。
示例1.一种III族氮化物晶体管单元（70），包括：
III族氮化物基本体（21）；
源极指（22）、栅极指（23）和漏极指（24），基本上彼此平行地延伸并且位于III族氮化物基本体（21）上，栅极指（23）侧向地布置在源极指（22）和漏极指（24）之间并且包括布置在III族氮化物本体（21）上的p型III族氮化物指（25）和布置在p型III族氮化物指（25）上的栅极金属指（26）；
保护二极管（27），集成到III族氮化物晶体管单元（70）中，保护二极管（27）可操作以在III族氮化物晶体管单元（70）被关断时在相反方向上传导电流，
其中，保护二极管（27）电耦合在源极指（22）与漏极指（24）之间，并且位于III族氮化物本体（21）上，侧向地在栅极指（23）与漏极指（24）之间并且与栅极指（23）与漏极指（24）间隔开。
示例2.根据示例1的III族氮化物晶体管单元（70），其中，保护二极管（27）包括侧向地位于栅极指（23）和漏极指（24）之间并与它们间隔开的III族氮化物岛（71）以及布置在III族氮化物岛（71）上的金属岛（72）。
示例3.根据示例2的III族氮化物晶体管单元（70），其中，金属岛（72）通过源极金属层（34）电耦合到源极指（22），源极金属层（34）在栅极指（23）之上从源极指（22）延伸到金属岛（72），其中，源极金属层（34）与栅极指（23）电绝缘。
示例4.根据示例2或示例3的III族氮化物晶体管单元（70），其中，金属岛（72）在III族氮化物岛（71）和栅极指（23）之间的位置处延伸到III族氮化物本体（21）上。
示例5.根据示例1至4之一的III族氮化物晶体管单元（70），其中，在平面图中，栅极指（23）具有第一直区段（73）和第二直区段（74）以及弯曲区段（74）,弯曲区段（74）位于第一和第二直区段（73,74）之间并且具有基部（76），基部（76）位于比第一和第二直区段（73,74）距漏极指（24）更大的距离处。
示例6.根据示例1至5之一的III族氮化物晶体管单元（70），其中，保护二极管的金属岛（72）形成与III族氮化物岛（71）的欧姆接触或肖特基接触。
示例7.根据示例1至6之一的III族氮化物晶体管单元（70），其中，保护二极管（27）包括多个分立区段（75），多个分立区段（75）以间隔隔开并形成基本上平行于源极指（24）的行。
示例8.根据示例1或示例7的III族氮化物晶体管单元，其中，保护二极管（27）包括直接位于III族氮化物本体（21）上的肖特基金属层（72）。
示例9.根据示例2至5之一的III族氮化物晶体管单元（70），其中，保护二极管（27）是伸长的，使得III族氮化物岛（71）和金属岛（72）中的每个具有基本上平行于漏极指（24）延伸的指的形式。
示例10.根据示例3至9之一的III族氮化物晶体管单元（70），其中，源极金属层（34）和/或金属岛（72）还包括第一延伸（35，77），第一延伸（35，77）位于距III族氮化物岛（72）和基于III族氮化物本体的本体（21）的距离处并且朝向漏极指（24）延伸，第一延伸（35，77）形成场板。
示例11.根据示例10的III族氮化物晶体管单元（70），其中，源极金属层（34）和/或金属岛（72）还包括第二延伸（35，77），第二延伸（35，77）从第一延伸朝向漏极指（24）延伸并且位于距第一延伸（77，35）和III族氮化物基本体（21）的距离处。
示例12.根据示例1至11之一的III族氮化物晶体管单元（70），其中，栅极指（23）还包括在III族氮化物基本体（21）中的栅极凹部（39），并且p型III族氮化物指（26）具有T形状截面。
示例13.一种III族氮化物晶体管器件（80；100；100'；100''、120；140），包括：
有源区域（121），包括多个基本单元（123），每个基本单元（123）包括基本上彼此平行延伸并且位于III族氮化物基本体（127）上的源极指、栅极指和漏极指，栅极指侧向布置在源极指和漏极指之间并且包括布置在III族氮化物本体上的p型III族氮化物指和布置在p型III族氮化物指上的栅极金属指，以及
根据示例1至12之一的至少一个单元（70），
其中，至少一个单元（70；81）被布置在箝位区（129）中，箝位区（129）侧向与有源区域（121）相邻，或
至少一个单元（70；81）被布置在有源区域（121）中的基本单元（123）之间。
示例14.根据示例13的III族氮化物晶体管器件（80），其中，栅极指（23）包括两个直区段（82、82'）和两个弯曲区段（83、83'），形成侧向围绕源极指（22）的环路，并且保护二极管（27）具有U形状并且侧向围绕环路。
示例15.根据示例13或示例14的III族氮化物晶体管器件（80；120），还包括与源极和漏极指（22，24）的第一远端（85）侧向相邻布置的栅极总线（88，88'）和源极总线（94）以及与源极和漏极指（22，24）的相对的第二远端（84）侧向相邻布置的漏极总线（93），其中，栅极总线（88）与栅极指（23）集成。
示例16.根据示例13或示例14的III族氮化物晶体管器件（100），还包括与第一远端（85）侧向相邻布置的第一栅极总线（88）和与源极和漏极指（22、24）的第二远端（84）侧向相邻布置的第二栅极总线（88'），其中，第一和第二栅极总线（88，88'）与栅极指（23）集成，或者与栅极指（23）间隔开。
示例17.根据示例16的III族氮化物晶体管器件（100'；100''），其中，栅极指（23）包括侧向围绕源极指（22）的环路，以及
其中，
保护二极管（27）具有围绕栅极指（23）的环路的环路的形式，并且相邻的保护二极管（27）通过与漏极指（24）的第一和第二远端（84，85）相邻定位的连接（112，112'）耦合，或者
保护二极管（27）具有围绕漏极指（24）的环路的形式，并且栅极指（23）的相邻环路通过与保护二极管（87，87'）的远端相邻定位的连接（114，114'）耦合。
示例18.根据示例15至17中的任一项的III族氮化物晶体管器件（140），其中，源极焊盘（144）和漏极焊盘（145）被布置在有源区域（122）之上。
示例19.一种III族氮化物晶体管单元（20；50；60），包括：
III族氮化物基本体（21）；
源极指（22）、栅极指（23）和漏极指（24），基本上彼此平行地延伸并且位于III族氮化物基本体（21）上，栅极指（23）侧向地布置在源极指（23）和漏极指（24）之间并且包括布置在III族氮化物本体（21）上的p型III族氮化物指（25）和布置在p型III族氮化物指（25）上并且与p型III族氮化物指（25）形成欧姆接触或肖特基接触的栅极金属指（26）；
保护二极管（27），集成到III族氮化物晶体管单元（20）中，其可操作以在III族氮化物晶体管单元（20）被关断时在相反方向上传导电流，
其中，栅极指（23）包括开关区段（28）和保护区段（29），其中，保护区段（29）被布置在栅极指（23）的长度的中间，并且在栅极指（23）的保护区段（29）中，p型III族氮化物指（25）通过在p型III族氮化物指（25）和源极指（22）之间在III族氮化物基本体（21）上延伸的连接层（30）电耦合到源极指（22），其中，在保护区段（29）中，金属栅极指（26）与连接层（30）电绝缘。
示例20.根据示例19的III族氮化物晶体管单元（20；50；60），还包括两个隔离区（32，33），沿着栅极指（23）的长度间隔开并且被布置成使得保护区段（29）中的p型III族氮化物指（25）与开关区段（28）中的p型III族氮化物指（25）电绝缘。
示例21.根据示例19或示例20的III族氮化物晶体管单元（20；60），其中，金属栅极指（26）贯穿开关区段（28）和保护区段（29）上是连续的，并且在保护区段（29）中位于连接层（30）上方并且与其电绝缘。
示例22.根据示例19或示例20的III族氮化物晶体管单元（50），其中，栅极金属指（26'；26''）仅位于开关区段（28）中，并且III族氮化物指（25）贯穿开关区段（28）和保护区段（29）连续地延伸，其中，在保护区段（29）中，p型III族氮化物指（25）通过连接层（30）电耦合到源极指（22）。
示例23.根据示例19或示例20的III族氮化物晶体管单元（50），其中，III族氮化物指（25）包括两个或更多分立区段，其中，第一区段（25'）位于开关区段（28'）中，并且第二区段（25''）位于保护区段（29）中并与第一区段（25'）间隔开，其中，栅极金属指（26'）仅位于开关区段（28'）中，并且III族氮化物指（25）贯穿开关区段（28）和保护区段（29）连续地延伸，其中，在保护区段（29）中，p型III族氮化物指（25）的第二区段（25''）通过连接层（30）电耦合到源极指（22）。
示例24.根据示例22或23的III族氮化物晶体管单元（50），其中，栅极指（23）包括另外的开关区段（28''）和另外的栅极金属指（26'），其中，金属栅极指（26'）和另外的栅极指（26''）通过栅极连接层电连接。
示例25.根据示例22至24中的任何一项的III族氮化物晶体管单元（20；50；60），其中，连接层（30）形成与III族氮化物本体（21）的欧姆接触或肖特基接触。
示例26.根据示例19至21之一的III族氮化物晶体管单元（20），其中，连接层（30）形成与III族氮化物栅极指（25）的肖特基接触。
示例27.根据示例26的III族氮化物晶体管单元（20），其中，栅极金属指（26）贯穿开关区段（28）和保护区段（29）是连续的，其中，在保护区段（29）中，栅极金属指（26）与在p型III族氮化物指（25）和源极指（22）之间延伸的连接层（30）电绝缘。
示例28.根据示例19至27之一的III族氮化物晶体管单元（20），还包括布置在源极指（22）上的源极金属层（34），源极金属层（34）在栅极指（26）之上延伸并与其电绝缘，以及布置在漏极指（24）上的漏极金属层（36）。
示例29.根据示例19至28之一的III族氮化物晶体管单元（20；50；60），还包括布置在源极指（22）的侧面和连接层（30）之间的介电层（46，51）。
示例30.根据示例29的III族氮化物晶体管单元（20；50；60），其中，介电层（46）从源极指延伸到p型III族氮化物指，或者介电层（51）与p型III族氮化物指（25）间隔开。
示例31.根据示例29或示例30的III族氮化物晶体管单元（20；50；60），其中，在保护区段（29）中，p型III族氮化物指（25）通过连接层（30）电耦合到源极指（22），其中，连接层（30）在p型III族氮化物指（25）与布置在介电层（46、51）上和源极指（22）上的源极金属层（34）之间延伸（30）。
示例32.根据示例19至31之一的III族氮化物晶体管单元（20；50；60），其中，漏极指（24）还包括耦合到漏极指（24）的p型区（37）。
示例33.根据示例19至31中的任何一项的III族氮化物晶体管单元（20；50；60），其中，保护二极管（27）包括栅控二极管结构，由此栅极金属指（26）电耦合到源极指（22）并提供阳极，并且漏极指（24）提供阴极。
为了便于描述，使用诸如“之下”、“下方”、“下部”、“之上”“上部”以及诸如此类的空间相对术语来解释一个元素相对于第二元素的定位。这些术语旨在涵盖除了与图中所描绘的那些不同的取向之外的设备的不同取向。此外，诸如“第一”、“第二”以及诸如此类的术语也用于描述各种元素、区、区段等，并且也不旨在是限制性的。贯穿说明书，相同的术语指代相同的元素。
如本文中所用，术语“具有”、“含有”、“包含”、“包括”以及诸如此类是开放式术语，其指示所阐述的元素或特征的存在，但不排除附加的元素或特征。冠词“一”、 “一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。应当理解，除非另外特别指出，否则本文描述的各种实施例的特征可彼此组合。
尽管在本文中已经示出和描述了具体实施例，但是本领域普通技术人员将理解，在不偏离本发明的范围的情况下，多种替代和/或等同实现可以替代所示出和描述的具体实施例。本申请旨在覆盖本文中讨论的具体实施例的任何修改或变化。因此，本发明旨在仅由权利要求书和其等同物来限制。

Claims (15)

1.一种III族氮化物晶体管单元（70），包括：
III族氮化物基本体（21）；
源极指（22）、栅极指（23）和漏极指（24），基本上彼此平行地延伸并且位于III族氮化物基本体（21）上，栅极指（23）侧向地布置在源极指（22）和漏极指（24）之间并且包括布置在III族氮化物本体（21）上的p型III族氮化物指（25）和布置在p型III族氮化物指（25）上的栅极金属指（26）；
保护二极管（27），集成到III族氮化物晶体管单元（70）中，保护二极管（27）可操作以在III族氮化物晶体管单元（70）被关断时在相反方向上传导电流，
其中，保护二极管（27）电耦合在源极指（22）与漏极指（24）之间，并且位于III族氮化物本体（21）上，侧向地在栅极指（23）与漏极指（24）之间并且与栅极指（23）与漏极指（24）间隔开。
2.根据权利要求1所述的III族氮化物晶体管单元（70），其中，保护二极管（27）包括侧向地位于栅极指（23）和漏极指（24）之间并与它们间隔开的III族氮化物岛（71）以及布置在III族氮化物岛（71）上的金属岛（72）。
3.根据权利要求2所述的III族氮化物晶体管单元（70），其中，金属岛（72）通过源极金属层（34）电耦合到源极指（22），源极金属层（34）在栅极指（23）之上从源极指（22）延伸到金属岛（72），其中，源极金属层（34）与栅极指（23）电绝缘。
4.根据权利要求2或权利要求3所述的III族氮化物晶体管单元（70），其中，金属岛（72）在III族氮化物岛（71）和栅极指（23）之间的位置处延伸到III族氮化物本体（21）上。
5.根据权利要求1至4之一所述的III族氮化物晶体管单元（70），其中，在平面图中，栅极指（23）具有第一直区段（73）和第二直区段（74）以及弯曲区段（74）,弯曲区段（74）位于第一和第二直区段（73,74）之间并且具有基部（76），基部（76）位于比第一和第二直区段（73,74）距漏极指（24）更大的距离处。
6.根据权利要求2至5之一所述的III族氮化物晶体管单元（70），其中，保护二极管的金属岛（72）形成与III族氮化物岛（71）的欧姆接触或肖特基接触。
7.根据权利要求1至6之一所述的III族氮化物晶体管单元（70），其中，保护二极管（27）包括多个分立区段（75），多个分立区段（75）以间隔隔开并且形成基本上平行于源极指（24）的行。
8.根据权利要求1或权利要求7所述的III族氮化物晶体管单元，其中，保护二极管（27）包括直接位于III族氮化物本体（21）上的肖特基金属层（72）。
9.根据权利要求2至5之一所述的III族氮化物晶体管单元（70），其中，保护二极管（27）是伸长的，使得III族氮化物岛（71）和金属岛（72）中的每个具有基本上平行于漏极指（24）延伸的指的形式。
10.根据权利要求3至9之一所述的III族氮化物晶体管单元（70），其中，源极金属层（34）和/或金属岛（72）还包括第一延伸（35，77），第一延伸（35，77）位于距III族氮化物岛（72）和基于III族氮化物本体的本体（21）的距离处并且朝向漏极指（24）延伸，第一延伸（35，77）形成场板。
11.根据权利要求10所述的III族氮化物晶体管单元（70），其中，源极金属层（34）和/或金属岛（72）还包括第二延伸（35，77），第二延伸（35，77）从第一延伸朝向漏极指（24）延伸并且位于距第一延伸（77，35）和III族氮化物基本体（21）的距离处。
12.根据权利要求1至11之一所述的III族氮化物晶体管单元（70），其中，栅极指（23）还包括在III族氮化物基本体（21）中的栅极凹部（39），并且p型III族氮化物指（26）具有T形状截面。
13. 一种III族氮化物晶体管器件（80；100；100'；100''、120；140），包括：
有源区域（121），包括多个基本单元（123），每个基本单元（123）包括基本上彼此平行延伸并且位于III族氮化物基本体（127）上的源极指、栅极指和漏极指，栅极指侧向布置在源极指和漏极指之间并且包括布置在III族氮化物本体上的p型III族氮化物指和布置在p型III族氮化物指上的栅极金属指，以及
根据权利要求1至12之一所述的至少一个单元（70），
其中，至少一个单元（70；81）被布置在箝位区（129）中，箝位区（129）侧向与有源区域（121）相邻，或
至少一个单元（70；81）被布置在有源区域（121）中的基本单元（123）之间。
14. 根据权利要求13所述的III族氮化物晶体管器件（80），其中，栅极指（23）包括两个直区段（82、82'）和两个弯曲区段（83、83'），形成侧向围绕源极指（22）的环路，其中，
保护二极管（27）具有U形状并且侧向围绕栅极指（23）的环路，或者
保护二极管（27）具有围绕栅极指（23）的环路的环路的形式，并且相邻的保护二极管（27）通过与漏极指（24）的相对的第一和第二远端（84，85）相邻定位的连接（112，112'）耦合，或者
保护二极管（27）具有围绕漏极指（24）的环路的形式，并且栅极指（23）的相邻环路通过与保护二极管（87，87'）的相对的远端相邻定位的连接（114，114'）耦合。
15.根据权利要求13或权利要求14的III族氮化物晶体管器件（80；120），还包括：
栅极总线（88，88'）和源极总线（94），与源极和漏极指（22，24）的第一远端（85）侧向相邻布置，以及漏极总线（93），与源极和漏极指（22，24）的相对的第二远端（84）侧向相邻布置，其中，栅极总线（88）与栅极指（23）集成，或者还包括与第一远端（85）侧向相邻布置的第一栅极总线（88）和与源极和漏极指（22、24）的第二远端（84）侧向相邻布置的第二栅极总线（88'），其中，第一和第二栅极总线（88，88'）与栅极指（23）集成，或者与栅极指（23）间隔开。
CN202211032012.3A 2021-08-26 2022-08-26 半导体器件 Pending CN115939126A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21193311.4 2021-08-26
EP21193311.4A EP4141958A1 (en) 2021-08-26 2021-08-26 Semiconductor device

Publications (1)

Publication Number Publication Date
CN115939126A true CN115939126A (zh) 2023-04-07

Family

ID=77519034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211032012.3A Pending CN115939126A (zh) 2021-08-26 2022-08-26 半导体器件

Country Status (3)

Country Link
US (1) US20230068822A1 (zh)
EP (1) EP4141958A1 (zh)
CN (1) CN115939126A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
JP5346515B2 (ja) * 2008-07-24 2013-11-20 シャープ株式会社 ヘテロ接合電界効果トランジスタ
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP2016129159A (ja) * 2013-04-22 2016-07-14 シャープ株式会社 電界効果トランジスタ
JP6083548B2 (ja) * 2013-04-23 2017-02-22 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
DE102014203851B4 (de) * 2014-03-03 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス

Also Published As

Publication number Publication date
US20230068822A1 (en) 2023-03-02
EP4141958A1 (en) 2023-03-01

Similar Documents

Publication Publication Date Title
US10692861B2 (en) Method of manufacturing a semiconductor device
JP5608322B2 (ja) 双方向スイッチ
US10290566B2 (en) Electronic component
US8421123B2 (en) Semiconductor device having transistor and rectifier
US20090085064A1 (en) Heterojunction semiconductor device and method
US20050062069A1 (en) Power semiconductor device
US9356017B1 (en) Switch circuit and semiconductor device
WO2010021099A1 (ja) 電界効果トランジスタ
US9231093B2 (en) High electron mobility transistor and method of manufacturing the same
US8426895B2 (en) Semiconductor device and manufacturing method of the same
TW201234538A (en) Gallium nitride power devices using island topography
CN102484124A (zh) 氮化物半导体装置
WO2014004885A1 (en) Semiconductor devices with integrated hole collectors
US8772835B2 (en) Lateral high electron mobility transistor with Schottky junction
EP3651205A1 (en) Semiconductor device and method
US11417758B2 (en) Enhancement mode Group III nitride-based transistor device
US11810971B2 (en) Integrated design for III-Nitride devices
JP7182599B2 (ja) 半導体装置及びパワーモジュール
US11588048B2 (en) Semiconductor device with insulated gate transistor cell and rectifying junction
US8884332B2 (en) Nitride semiconductor device
US10573731B2 (en) Semiconductor transistor and method for forming the semiconductor transistor
US20230065808A1 (en) Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors
CN115939126A (zh) 半导体器件
US20240030217A1 (en) Semiconductor device and method of fabricating a semiconductor device
US20210226039A1 (en) Semiconductor device and method for fabricating a semiconductor wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication