JP2010067692A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010067692A
JP2010067692A JP2008230962A JP2008230962A JP2010067692A JP 2010067692 A JP2010067692 A JP 2010067692A JP 2008230962 A JP2008230962 A JP 2008230962A JP 2008230962 A JP2008230962 A JP 2008230962A JP 2010067692 A JP2010067692 A JP 2010067692A
Authority
JP
Japan
Prior art keywords
electrode
field plate
drain
source
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008230962A
Other languages
English (en)
Inventor
Hisao Kawasaki
久夫 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008230962A priority Critical patent/JP2010067692A/ja
Priority to US12/511,461 priority patent/US8159027B2/en
Publication of JP2010067692A publication Critical patent/JP2010067692A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】SiC基板１１と、このSiC基板１１上に形成されたAlGaN層１３と、このAlGaN層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する絶縁膜１７と、この絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８のドレイン電極１４側にゲート電極１８と一体形成され、ドレイン電極１４側端部１９１が絶縁膜１７と離間したドレイン側フィールドプレート電極１９とを具備する半導体装置。
【選択図】図１Ｂ

Description

本発明は、高周波帯で動作する半導体装置に関する。
ＧａＮなどの化合物半導体を用いた電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、優れた高周波特性を有しており、マイクロ波帯で動作する半導体装置として、広く実用化されている。
このＦＥＴは、例えば以下のような構造である。すなわち、半導体基板に形成された動作層上に、ソース電極及びドレイン電極が離間して形成されており、これらソース電極とドレイン電極との間には、これらの電極に対して平行な開口を有する絶縁膜が形成されている。この開口にはゲート電極が形成されており、ゲート電極上には、ソース電極側が短く、ドレイン電極側が長いフィールドプレート電極が形成されている（例えば、特許文献１等参照）。
上述のＦＥＴは、ゲート電極上のドレイン電極側に長いフィールドプレート電極が形成されている。従って、ゲート電極のドレイン側端部での電界集中を緩和することができるため、耐圧性に優れたFETを実現することができる。ここで、フィールドプレート電極は、上述のようにゲート電極のドレイン側端部での電界集中を緩和することができる一方で、フィールドプレート電極とドレイン電極との間隔が狭くなるため、これらの電極間に発生する浮遊容量が増大し、発振や利得低下といった現象が生じやすくなるため、FETの性能が劣化する。従って、フィールドプレート電極の寸法を精度よく形成することは、極めて重要である。
このように、精度よくフィールドプレート電極を形成する方法として、以下の方法が知られている。すなわち、半導体装置のゲート電極及びゲートフィールドプレート電極の形成において、オーバーハング状の開口を有するレジスト層を用いて金属蒸着することで一体形成する方法である（例えば、特許文献２等参照）。
このように、オーバーハング状の開口を有するレジスト層を用いて金属蒸着することで、開口部に蒸着される金属と、レジスト層上に蒸着される金属とを離間して蒸着することができるため、レジスト層の除去とともにこの上に蒸着された不要の金属も除去することができる。従って、精度よくフィールドプレート電極を形成することが可能である。
しかし、このようにオーバーハング形状の開口を有するレジスト層を用いて金属蒸着する場合、フィールドプレート電極の端部とレジスト層の開口の側壁との間に隙間があるため、蒸着金属の開口に対する斜め入射成分及び、開口部に蒸着された金属が、上述の隙間に流れることによって、フィールドプレート電極の端部に薄い裾引き部が形成されてしまう。従って、従来は、精度よくフィールドプレート電極を形成することは困難であり、これによる装置の性能の劣化が問題であった。
特開２００７−２２７８８５号公報 特開平１０−１３５２３９号公報
本発明の課題は、装置の性能の劣化を抑制することができる半導体装置を提供することにある。
本発明による半導体装置は、半導体基板と、この半導体基板上に形成された動作層と、この動作層上にそれぞれ離間して形成されたソース電極及びドレイン電極と、これらのソース電極、ドレイン電極間に形成され、ソース電極及びドレイン電極に対して平行な開口を有する絶縁膜と、この絶縁膜の開口に形成されたゲート電極と、このゲート電極のドレイン電極側にゲート電極と一体形成され、ドレイン電極側端部が絶縁膜と離間したドレイン側フィールドプレート電極と、を具備することを特徴とするものである。
また、本発明による半導体装置の製造方法は、半導体基板上に動作層を形成し、この動作層上にそれぞれ離間してソース電極及びドレイン電極を形成し、これらのソース電極、ドレイン電極間に、ソース電極及びドレイン電極に対して平行な第１の開口を有する絶縁膜を形成し、この第１の開口上に、第１の開口より大きくかつ、開口部がテーパ状の第２の開口が形成された第１のレジスト層を絶縁膜上に形成し、この第２の開口上に、第２の開口より大きくかつ、開口部がオーバーハング状の第３の開口が形成された第２のレジスト層を第１のレジスト層上に形成し、この第３の開口を有する第２のレジスト層上から金属を蒸着することでゲート電極、ドレイン側フィールドプレート電極及びソース側フィールドプレート電極を一体形成し、金属蒸着後、第１のレジスト層及び第２のレジスト層を除去することを特徴とする方法である。
本発明によれば、装置の性能の劣化を抑制することができる半導体装置を提供することができる。
以下に、本発明の実施形態について図１〜図８を参照して説明する。
図１Ａは、本実施形態に係る半導体装置を示す上面図であり、図１Ｂは、図１Ａの破線Ａ−Ａ´に沿った構造断面図である。
図１Ｂに示すように、本実施形態に示す半導体装置は、ＳｉＣ基板１１上にＧａＮバッファ層１２が形成され、このＧａＮバッファ層１２上には動作層であるＡｌＧａＮ層１３が形成されている。このＡｌＧａＮ層１３上には、このＡｌＧａＮ層１３とそれぞれオーミック接合されるドレイン電極１４、ソース電極１５が互いに離間して形成されており、これらドレイン電極１４及びソース電極１５は、例えばＴｉ/Ａｌ/Ｎｉ/Ａｕで形成されている。また、図１Ａに示すように、ＡｌＧａＮ層１３上において、ドレイン電極１４及びソース電極１５の周囲には、絶縁膜１７が形成されている。この絶縁膜１７は、図１Ｂに示すように、ドレイン電極１４及びソース電極１５間において、これらの電極１４、１５に対して平行な開口部１６を有しており、この開口部１６には、ゲート電極１８が形成されている。このゲート電極１８は、例えばＮｉ/Ａｕで形成されており、ＡｌＧａＮ層１３との接触箇所においては、ショットキー接合している。
ここで、本実施形態に係る半導体装置は、図１Ｂに示すように、ゲート電極１８の側部からドレイン電極１４側にかけて、絶縁膜１７上に、ドレイン側フィールドプレート電極１９が形成されている。このドレイン側フィールドプレート電極１９は、ドレイン電極１４側の端部１９１が、絶縁膜１７と離間して形成されている。このとき、絶縁膜１７の表面とドレイン側フィールドプレート電極１９のドレイン電極１４側の端部１９１とで形成される角度θ１は、例えば６０°である。同様に、ゲート電極１８の側部からソース電極１５側にかけて、絶縁膜１７上に、ソース側フィールドプレート電極２０が形成されている。このソース側フィールドプレート電極２０は、ソース電極１５側の端部２０１が、絶縁膜１７と離間して形成されている。このとき、絶縁膜１７の表面とソース側フィールドプレート電極２０のソース電極１５側の端部２０１とで形成される角度θ２は、例えば６０°である。
これらのフィールドプレート電極１９、２０及びゲート電極１８は、一体形成されたものであり、このようなゲート電極１８及び、フィールドプレート電極１９、２０の表面は、表面保護膜２１で覆われている。なお、本実施形態において、ドレイン側フィールドプレート電極１９とソース側フィールドプレート電極２０とは等しい長さで形成されているが、ソース側フィールドプレート電極２０は、ドレイン側フィールドプレート電極１９より短く形成されてもよい。
次に、本実施形態に係る半導体装置の製造方法について、図２〜図８を参照して説明する。
初めに、図２に示すように、ＳｉＣ基板１１上にＧａＮバッファ層１２を形成し、このＧａＮバッファ層１２上にＡｌＧａＮ層１３を形成する。
次に、図３に示すように、AlGaN層１３上に、それぞれドレイン電極１４及びソース電極１５を形成する。これらの電極１４、１５は、AlGaN層１３上にドレイン電極１４及びソース電極１５形成用の開口を有するレジスト層を積層し、このレジスト層上からＴｉ、Ａｌ、Ｎｉ、Ａｕをこの順で蒸着し、蒸着後レジスト層を除去することで形成される。
次に、図４に示すように、ドレイン電極１４とソース電極１５との間に、これらの電極１４、１５に対して平行な開口部１６を有する絶縁膜１７を形成する。
次に、図５に示すように、絶縁膜１７及びドレイン電極１４、ソース電極１５上に、下方から上方にかけて開口面積が大きくなるようなテーパ状の第１の開口２２１を有する第１のレジスト層２２を形成する。このとき、テーパ状の第１の開口２２１は、絶縁膜１７の開口部１６の上部に形成されている。
次に、図６に示すように、第１のレジスト層２２上に、オーバーハング状の第２の開口２３１を有する第２のレジスト層２３を形成する。この第２のレジスト層２３は、開口面積の大きなレジスト層上に、これより開口面積の小さなレジスト層を積層することで形成される。このように形成された第２のレジスト層２３が有するオーバーハング状の第２の開口２３１は、テーパ状の第１の開口２２１の上部に形成されている。
次に、図７に示すように、第２のレジスト層２３上からＮｉ、Ａｕをこの順で蒸着することで、ゲート電極１８、ドレイン側フィールドプレート電極１９及びソース側フィールドプレート電極２０を、一体形成する。このとき、オーバーハング状の第２の開口２３１に対する金属の斜め入射成分及び、蒸着された金属が流れることにより、図７に示すように、ドレイン側フィールドプレート電極１９のドレイン電極１４側端部１９１及び、ソース側フィールドプレート電極２０のソース電極１５側端部２０１に、裾引き部２４が形成される。
最後に、図８に示すように、第１のレジスト層２２及び第２のレジスト層２３を除去する。このとき、図７に示した裾引き部２４は、第１のレジスト層２２上に形成されているため、第１のレジスト層２２及び第２のレジスト層２３の除去と共に除去される。
以上のように、ゲート電極１８、ドレイン側フィールドプレート電極１９及びソース側フィールドプレート電極２０を一体形成した後、これらの表面を覆うように表面保護膜２１を形成し、図１に示す本実施形態の半導体装置を形成することができる。
以上に説明したように、本実施形態の半導体装置においては、ドレイン側フィールドプレート電極１９及びソース側フィールドプレート電極２０のそれぞれの端部１９１、２０１は、第１、第２のレジスト層２２、２３を用いて絶縁膜１７と離間するように形成されている。このとき、フィールドプレート電極として機能する箇所は、絶縁膜１７と接触する箇所のみであり、絶縁膜１７と離間した端部１９１、２０１は、フィールドプレート電極としての機能を果たさない。従って、フィールドプレート電極１９、２０の寸法を精度よく形成することが可能である。
また、フィールドプレート電極１９、２０の端部１９１、２０１においては裾引き部２４が形成されることがないため、ドレイン側フィールドプレート電極１９の端部１９１とドレイン電極１４との距離及び、ソース側フィールドプレート電極２０の端部２０１とソース電極１５との距離が、それぞれ短くなることを抑制することができる。従って、ドレイン側フィールドプレート電極１９の端部１９１とドレイン電極１４との間及び、ソース側フィールドプレート電極２０の端部２０１とソース電極１５との間のそれぞれの浮遊容量が大きくなることを抑制することができる。
以上より、装置の性能の劣化を抑制することができる半導体装置を提供することができる。
以上に、本発明の実施形態を示した。しかし、実施形態はこれに限るものではなく、本発明の趣旨を逸脱しない範囲で自由に変形することができる。
例えば、ドレイン側フィールドプレート電極１９及びソース側フィールドプレート電極２０のそれぞれの端部１９１、２０１と、絶縁膜１７の表面とで形成される角度θ１、θ２は、本実施形態においては６０°であったが、この角度θ１、θ２は、０°より大きく、９０°以下であればよい。しかし、この角度θ１、θ２を大きくするほど、ドレイン側フィールドプレート電極１９の端部１９１とドレイン電極１４の距離及び、ソース側フィールドプレート電極２０の端部２０１とソース電極１５の距離を長くすることができるため、角度θ１、θ２は大きい方が望ましい。
また、上述の実施形態においては、SiC基板上に形成されたGaN系のFETについて説明したが、FETが形成されるものであれば、全てにおいて適用可能である。
本実施形態の半導体装置の構成を示す上面図である。 図１Ａの破線Ａ−Ａ´に沿った構造断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。 本実施形態の半導体装置の製造工程を説明する断面図である。
符号の説明
１１・・・SiC基板、１２・・・GaNバッファ層、１３・・・AlGaN層、１４・・・ドレイン電極、１５・・・ソース電極、１６・・・開口部、１７・・・絶縁膜、１８・・・ゲート電極、１９・・・ドレイン側フィールドプレート電極、１９１・・・ドレイン側フィールドプレート電極の端部、２０・・・ソース側フィールドプレート電極、２０１・・・ソース側フィールドプレート電極の端部、２１・・・表面保護膜、２２・・・第１のレジスト層、２２１・・・テーパ状の第１の開口、２３・・・第２のレジスト層、２３１・・・オーバーハング状の第２の開口、２４・・・裾引き部。

Claims (9)

  1. 半導体基板と、
    この半導体基板上に形成された動作層と、
    この動作層上にそれぞれ離間して形成されたソース電極及びドレイン電極と、
    これらのソース電極、ドレイン電極間に形成され、前記ソース電極及び前記ドレイン電極に対して平行な開口を有する絶縁膜と、
    この絶縁膜の前記開口に形成されたゲート電極と、
    このゲート電極の前記ドレイン電極側に前記ゲート電極と一体形成され、前記ドレイン電極側端部が前記絶縁膜と離間したドレイン側フィールドプレート電極と
    を具備することを特徴とする半導体装置。
  2. 前記ゲート電極の前記ソース電極側に前記ゲート電極と一体形成され、前記ソース電極側端部が前記絶縁膜と離間したソース側フィールドプレート電極
    をさらに具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記ドレイン電極側フィールドプレート電極の前記絶縁膜と離間した端部と前記絶縁膜とで形成される角度及び、前記ソース電極側フィールドプレート電極の前記絶縁膜と離間した端部と前記絶縁膜とで形成される角度は、
    ０°より大きくかつ、９０°以下であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ドレイン側フィールドプレート電極の長さは、前記ソース側フィールドプレート電極の長さより長いことを特徴とする請求項３に記載の半導体装置。
  5. 前記ドレイン側フィールドプレート電極の表面及び前記ソース側フィールドプレート電極の表面は、表面保護層で覆われていることを特徴とする請求項１乃至請求項４に記載の半導体装置。
  6. 半導体基板上に動作層を形成し、
    この動作層上にそれぞれ離間してソース電極及びドレイン電極を形成し、
    これらのソース電極、ドレイン電極間に、前記ソース電極及び前記ドレイン電極に対して平行な第１の開口を有する絶縁膜を形成し、
    この第１の開口上に、前記第１の開口より大きくかつ、開口部がテーパ状の第２の開口が形成された第１のレジスト層を前記絶縁膜上に形成し、
    この第２の開口上に、前記第２の開口より大きくかつ、開口部がオーバーハング状の第３の開口が形成された第２のレジスト層を前記第１のレジスト層上に形成し、
    この第３の開口を有する第２のレジスト層上から金属を蒸着することでゲート電極、ドレイン側フィールドプレート電極及びソース側フィールドプレート電極を一体形成し、
    前記金属蒸着後、第１のレジスト層及び第２のレジスト層を除去する
    ことを特徴とする半導体装置の製造方法。
  7. 前記ドレイン側フィールドプレート電極及びソース側フィールドプレート電極のそれぞれの端部は、これらの端部と前記絶縁膜とで形成される角度が０°より大きくかつ、９０°以下になるように形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記ドレイン側フィールドプレート電極は、前記ソース側フィールドプレート電極よりも長く形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記ドレイン側フィールドプレート電極の表面及び前記ソース側フィールドプレート電極の表面に、表面保護層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2008230962A 2008-09-09 2008-09-09 半導体装置及び半導体装置の製造方法 Pending JP2010067692A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008230962A JP2010067692A (ja) 2008-09-09 2008-09-09 半導体装置及び半導体装置の製造方法
US12/511,461 US8159027B2 (en) 2008-09-09 2009-07-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008230962A JP2010067692A (ja) 2008-09-09 2008-09-09 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010067692A true JP2010067692A (ja) 2010-03-25

Family

ID=41798460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008230962A Pending JP2010067692A (ja) 2008-09-09 2008-09-09 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8159027B2 (ja)
JP (1) JP2010067692A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003231A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体装置及びその製造方法
CN110120347A (zh) * 2018-02-05 2019-08-13 住友电气工业株式会社 形成场效应晶体管的方法
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1401747B1 (it) * 2010-08-02 2013-08-02 Selex Sistemi Integrati Spa Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile
JP2013089673A (ja) * 2011-10-14 2013-05-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US10177061B2 (en) 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
JPH10135239A (ja) * 1996-10-29 1998-05-22 Denso Corp 半導体装置の製造方法
JP2001274377A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置の製造方法
JP2003203930A (ja) * 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
JP2005085961A (ja) * 2003-09-08 2005-03-31 Suntek Compound Semiconductor Co 電界効果型トランジスタのゲート構造の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW327241B (en) * 1997-07-24 1998-02-21 United Semiconductor Corp The method for lowing down gate boundary capacitor
US5955759A (en) * 1997-12-11 1999-09-21 International Business Machines Corporation Reduced parasitic resistance and capacitance field effect transistor
US7749911B2 (en) * 2004-11-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved T-shaped gate structure
JP5162823B2 (ja) * 2005-12-08 2013-03-13 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP5320689B2 (ja) * 2007-05-10 2013-10-23 三菱電機株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
JPH10135239A (ja) * 1996-10-29 1998-05-22 Denso Corp 半導体装置の製造方法
JP2001274377A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置の製造方法
JP2003203930A (ja) * 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
JP2005085961A (ja) * 2003-09-08 2005-03-31 Suntek Compound Semiconductor Co 電界効果型トランジスタのゲート構造の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003231A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体装置及びその製造方法
CN110120347A (zh) * 2018-02-05 2019-08-13 住友电气工业株式会社 形成场效应晶体管的方法
CN110120347B (zh) * 2018-02-05 2023-11-17 住友电气工业株式会社 形成场效应晶体管的方法
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100059800A1 (en) 2010-03-11
US8159027B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
TWI487102B (zh) 化合物半導體裝置
JP5388514B2 (ja) 半導体装置及び半導体装置の製造方法
JP6024579B2 (ja) Ｈｅｍｔを備えた半導体装置
JP5537555B2 (ja) 半導体装置
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
US9508809B2 (en) III-N device with extended source and drain
JP5134378B2 (ja) 電界効果トランジスタ
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
JP5712516B2 (ja) 半導体装置
JP6393758B2 (ja) 低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス
JP2007165446A (ja) 半導体素子のオーミックコンタクト構造
JP2010067692A (ja) 半導体装置及び半導体装置の製造方法
JP2011114269A (ja) 半導体装置
US8722474B2 (en) Semiconductor device including stepped gate electrode and fabrication method thereof
JP2018157100A (ja) 窒化物半導体装置
WO2014003047A1 (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
JP5649357B2 (ja) 半導体装置及び製造方法
JP2014078561A (ja) 窒化物半導体ショットキバリアダイオード
US20150144961A1 (en) High frequency device and method of manufacturing the same
CN110556422B (zh) 半导体器件及制造方法
JP2009246227A (ja) 半導体装置
JP2013125918A (ja) 半導体装置
JP2017098307A (ja) 半導体装置及びその製造方法
JP2016195195A (ja) 半導体装置
JP2012004573A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110809