JP5649357B2 - 半導体装置及び製造方法 - Google Patents
半導体装置及び製造方法 Download PDFInfo
- Publication number
- JP5649357B2 JP5649357B2 JP2010171715A JP2010171715A JP5649357B2 JP 5649357 B2 JP5649357 B2 JP 5649357B2 JP 2010171715 A JP2010171715 A JP 2010171715A JP 2010171715 A JP2010171715 A JP 2010171715A JP 5649357 B2 JP5649357 B2 JP 5649357B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- semiconductor layer
- substrate
- semiconductor device
- receiving pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
最初に、比較例に係る半導体装置について説明する。
12 半導体層
20 オーミック電極(ソース電極)
30 ビアホール
32 第1ビアホール
34 第2ビアホール
40 金属層
50 ゲート電極
60 ドレイン電極
Claims (8)
- 基板と、
前記基板上に形成された半導体層と、
前記半導体層上に形成されたビア受けパッドと、
前記ビア受けパッド上に形成されたソース又はドレイン電極を構成するオーミック電極と、を備え、
前記基板及び前記半導体層には、前記基板及び前記半導体層を貫通するビアホールが形成され、
前記ビアホールは、少なくとも前記半導体層を貫通する第1ビアホールと、前記第1ビアホール下の前記基板に形成された、前記第1ビアホールより開口断面積が大きい第2ビアホールと、を含み、
前記オーミック電極は、前記第1ビアホールの上に設けられ、
前記ビア受けパッドは、前記オーミック電極の下側における、前記第1ビアホールの開口部の内側および前記半導体層上に設けられていることを特徴とする半導体装置。 - 前記半導体層と前記オーミック電極との接触領域の外周端は、前記基板の厚み方向からみた場合に、前記第2ビアホールの内側に位置することを特徴とする請求項1に記載の半導体装置。
- 前記半導体層と前記オーミック電極との接触領域の外周端は、前記基板の厚み方向からみた場合に、前記第2ビアホールの外側に位置することを特徴とする請求項1に記載の半導体装置。
- 前記第2ビアホールは、前記基板を貫通し、前記半導体層の下面に達することを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記第1ビアホールは前記半導体層を貫通し、前記基板の一部に達し、
前記第2ビアホールは前記基板を貫通せず、前記半導体層の下面に達しないことを特徴とする請求項1〜3のいずれかに記載の半導体装置。 - 前記ビア受けパッドと前記半導体層との接触領域の外周端は、前記基板の厚み方向からみた場合に、前記第2ビアホールの内側に位置することを特徴とする請求項1に記載の半導体装置。
- 前記基板はSiC基板を含み、前記半導体層は窒化物半導体層を含むことを特徴とする請求項1〜6のいずれかに記載の半導体装置。
- 基板の上面に半導体層が設けられた半導体装置の製造方法であって、
前記半導体層の上側をエッチングし、前記半導体層を貫通する第1ビアホールを形成する工程と、
前記半導体層上および前記第1ビアホールの開口部の内側にビア受けパッドを形成する工程と、
前記第1ビアホール上および前記ビア受けパッド上にソース又はドレイン電極を構成するオーミック電極を形成する工程と、
前記基板をエッチングし、前記基板の下面から前記第1ビアホールに達し、かつ前記第1ビアホールより開口断面積の大きい第2ビアホールを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171715A JP5649357B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171715A JP5649357B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033690A JP2012033690A (ja) | 2012-02-16 |
JP5649357B2 true JP5649357B2 (ja) | 2015-01-07 |
Family
ID=45846761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171715A Active JP5649357B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5649357B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013183060A (ja) | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
CN107068611A (zh) * | 2016-12-23 | 2017-08-18 | 苏州能讯高能半导体有限公司 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
US10224285B2 (en) * | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
JP7070848B2 (ja) * | 2018-07-26 | 2022-05-18 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP7215800B2 (ja) | 2019-02-19 | 2023-01-31 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法および半導体装置 |
JP7467954B2 (ja) | 2020-02-04 | 2024-04-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5091445B2 (ja) * | 2006-09-15 | 2012-12-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5100185B2 (ja) * | 2007-04-02 | 2012-12-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5347342B2 (ja) * | 2008-06-10 | 2013-11-20 | 富士通株式会社 | 半導体装置の製造方法 |
-
2010
- 2010-07-30 JP JP2010171715A patent/JP5649357B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012033690A (ja) | 2012-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5625314B2 (ja) | 半導体装置 | |
JP5649357B2 (ja) | 半導体装置及び製造方法 | |
JP6024579B2 (ja) | Hemtを備えた半導体装置 | |
JP5537555B2 (ja) | 半導体装置 | |
JP5134378B2 (ja) | 電界効果トランジスタ | |
JP2008311355A (ja) | 窒化物半導体素子 | |
JP5386829B2 (ja) | 半導体装置 | |
US9508809B2 (en) | III-N device with extended source and drain | |
JP6220188B2 (ja) | 半導体装置 | |
JP2010147347A (ja) | 化合物半導体装置及びその製造方法 | |
US10903323B2 (en) | Semiconductor device | |
JP5388514B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018037497A (ja) | 半導体装置 | |
JP6874928B2 (ja) | 半導体装置 | |
JP2008084942A (ja) | Mis型fetのゲート絶縁層 | |
JP2012028441A (ja) | 半導体装置 | |
US10446661B2 (en) | Semiconductor device comprising slanted slope electrode contact windows | |
JP2017208379A (ja) | 窒化物半導体装置 | |
JP6003213B2 (ja) | 半導体装置の製造方法 | |
JP5700502B2 (ja) | 半導体装置及び製造方法 | |
JP2019040961A (ja) | 窒化物半導体装置 | |
JP2012004573A (ja) | 電界効果トランジスタ | |
JP5596636B2 (ja) | 電界効果トランジスタ | |
JP5765143B2 (ja) | 高電子移動度トランジスタとその製造方法 | |
JP2019207991A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5649357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |