CN104051523A - 一种低欧姆接触电阻的半导体器件及其制作方法 - Google Patents

一种低欧姆接触电阻的半导体器件及其制作方法 Download PDF

Info

Publication number
CN104051523A
CN104051523A CN201410318075.4A CN201410318075A CN104051523A CN 104051523 A CN104051523 A CN 104051523A CN 201410318075 A CN201410318075 A CN 201410318075A CN 104051523 A CN104051523 A CN 104051523A
Authority
CN
China
Prior art keywords
nitride
layer
grid
transition zone
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410318075.4A
Other languages
English (en)
Inventor
裴轶
刘沙沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201410318075.4A priority Critical patent/CN104051523A/zh
Publication of CN104051523A publication Critical patent/CN104051523A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种低欧姆接触电阻的半导体器件及其制作方法,半导体器件从下到上依次包括:衬底层;氮化物成核层;氮极性面的氮化物缓冲层;氮化物势垒层;氮化物沟道层;氮化物过渡层;氮化物帽层;氮化物过渡层和氮化物帽层的中部被刻蚀贯穿形成栅极凹槽;源极和漏极,在源极和漏极之间位于栅极凹槽内的栅极,栅极与氮化物过渡层及氮化物帽层分离。本发明半导体器件中源、漏金属电极通过氮化物帽层以及氮化物过渡层与沟道层中的二维电子气相连,在利用氮极性面氮化物材料以及氮化物帽层等优势的基础上,引入一层氮化物过渡层,使得源、漏金属电极与沟道层中二维电子气之间的势垒几乎为零,接触电阻非常低,可广泛应用于氮化镓器件。

Description

一种低欧姆接触电阻的半导体器件及其制作方法
技术领域
本发明涉及半导体电子技术领域,特别是涉及一种低欧姆接触电阻的半导体器件及其制作方法。
背景技术
第三代半导体氮化镓的介质击穿电场高达3MV/cm,远远高于第一代半导体硅(Si)和第二代半导体砷化镓(GaAs),因此氮化镓电子器件能承受很高的电压。同时,氮化镓可以与铝镓氮形成异质结结构。在异质结的界面附近,可以形成具有很高电子浓度和电子迁移率的二维电子气(2DEG)沟道。在此异质结基础上制成的氮化镓高电子迁移率晶体管(HEMT)可以同时具有高频率和高电流密度的特性,并具有很低的导通电阻。这些特性使氮化镓HEMT特别适用于制造高频的大功率射频器件和高耐压大电流的开关器件。
氮化镓HEMT的射频输出和小信号性能优异,然而其小信号性能受器件中寄生电阻的限制,且随着器件尺寸(如栅长)的缩小越来越严重。大的源漏极欧姆接触电阻引起的寄生延迟成为限制氮化镓晶体管截止频率fT和最大振荡频率fmax的重要因素。尤其对于亚微米氮化镓HEMT来说,为了提高氮化镓HEMT器件的小信号性能以及器件的截止频率,需要源漏极的欧姆接触电阻尽可能低。
参图1a所示,常规的氮化镓HEMT是在氮化镓的镓面上制作的,源、漏金属电极通过宽禁带的铝镓氮势垒层与异质结沟道中的二维电子气相连,由于铝镓氮的势垒较高,导致接触电阻较大,而且很难进一步降低,严重限制了器件的性能。为了获得低的欧姆接触电阻,可以从降低金属电极和沟道二维电子气之间的势垒来考虑。
氮极性面氮化镓上制作的HEMT器件,源、漏金属电极通过相对窄禁带的氮化镓沟道层与二维电子气相连,有利于制作低阻欧姆接触。在此基础上,在氮化镓沟道层和源、漏金属电极之间加入氮化物帽层,达到进一步降低欧姆接触电阻的目的。但是上述结构仍然存在一个问题:氮化镓沟道层和氮化物帽层之间的接触势垒仍然较高,为了进一步降低接触电阻,非常有必要在氮化镓沟道层和氮化物帽层间加入一层过渡层,以达到降低接触势垒,获得低接触电阻的目的。
因此,针对上述技术问题,有必要提供一种低欧姆接触电阻的半导体器件及其制作方法,以改善器件的欧姆接触电阻,提高器件的小信号性能。
发明内容
有鉴于此,为了解决所述现有技术中的问题,本发明半导体器件及其制作方法提出了在氮极性面的氮化物材料上,利用氮化物过渡层和氮化物帽层实现低阻欧姆接触的结构设计。
为了实现上述目的,本发明实施例提供的技术方案如下:
一种低欧姆接触电阻的半导体器件,所述半导体器件从下到上依次包括:
衬底层;
位于衬底层上的氮化物成核层;
位于成核层上的氮极性面的氮化物缓冲层;
位于所述氮化物缓冲层上的氮化物势垒层;
位于所述氮化物势垒层上的氮化物沟道层;
位于所述氮化物沟道层上的氮化物过渡层;
位于所述氮化物过渡层上的氮化物帽层;
所述氮化物过渡层和所述氮化物帽层的中部被刻蚀贯穿形成栅极凹槽;
位于所述氮化物帽层上的源极和漏极,在源极和漏极之间位于所述栅极凹槽内的栅极,所述栅极与氮化物过渡层及氮化物帽层分离,所述栅极为肖特基结构或金属-介质层-半导体结构。
作为本发明的进一步改进,所述源极与所述漏极通过氮化物帽层以及氮化物过渡层与氮化物沟道层中的二维电子气相连。
作为本发明的进一步改进,所述栅极凹槽底部包括氮化物帽层,栅极位于栅极凹槽底部的氮化物帽层上。
作为本发明的进一步改进,所述氮化物势垒层及氮化物沟道层两端全部或部分被刻蚀形成台阶,所述氮化物过渡层位于台阶上。
作为本发明的进一步改进,所述氮极性面的氮化物缓冲层为氮化镓、铝镓氮中的一种或两种的组合。
作为本发明的进一步改进,所述氮化物势垒层是铝镓氮、铟铝氮、铝铟镓氮、氮化铝中一种或包含所述材料的多层多种材料的组合。
作为本发明的进一步改进,所述氮化物沟道层为氮化镓或包含氮化镓的单层或多层多种材料的组合。
作为本发明的进一步改进,所述所述栅极为金属-介质层-半导体结构时,介质层为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含所述材料的多层多种材料的组合。
作为本发明的进一步改进,所述氮化物帽层为氮化铟、氮化镓、铟镓氮中的一种或包含所述材料的多层多种材料的组合。
作为本发明的进一步改进,所述氮化物过渡层是铟组分变化的铟镓氮过渡层,所述铟镓氮过渡层中铟组分的原子百分比在远离所述沟道层的方向上逐渐增加。
作为本发明的进一步改进,所述氮化物过渡层是具有超晶格结构的氮化镓/铟镓氮,超晶格结构的氮化镓/铟镓氮每层的厚度范围为0.1-10nm。
相应地,一种低欧姆接触电阻的半导体器件的制作方法,所述制作方法包括以下步骤:
提供衬底层;
在所述衬底层上形成氮化物成核层;
在所述氮化物成核层上形成氮极性面的氮化物缓冲层;
在所述氮化物缓冲层上形成氮化物势垒层;
在所述氮化物势垒层上形成氮化物沟道层;
在所述氮化物沟道层上形成氮化物过渡层;
在所述氮化物过渡层上形成氮化物帽层;
将所述氮化物过渡层和所述氮化物帽层的中部刻蚀,形成贯穿的栅极凹槽;
在所述氮化物帽层上形成源极和漏极,在源极和漏极之间位于所述栅极凹槽内形成栅极,所述栅极与氮化物过渡层和氮化物帽层分离,所述栅极为肖特基结构或金属-介质层-半导体结构。
与传统的镓面氮化镓HEMT器件不同,本发明的半导体器件是在氮极性面的氮化物上制作实现的,同时采用氮化物帽层,并在氮化物帽层和氮化物沟道层之间加入氮化物过渡层,是一种低欧姆接触电阻的器件结构。
首先,氮极性面的氮化物上制作的HEMT器件,其源、漏金属电极通过禁带宽度更窄的氮化物沟道层与沟道中的二维电子气相连,形成的接触电阻可以更低;其次,采用氮化物帽层,进一步降低了接触电阻。但是上述结构仍然存在一个问题:氮化物帽层与氮化镓沟道层直接接触时势垒较大,不利于电子的流动。最后,为了消除氮化物沟道层和氮化物帽层直接接触时形成的高势垒,在氮化物沟道层和氮化物帽层之间增加一层氮化物过渡层。氮化物过渡层的加入,使得氮化物帽层、氮化物过渡层以及氮化物沟道层之间的势垒高度接近零,非常有利于低欧姆接触电阻的形成。
本发明的核心思想是结合氮极性面氮化物材料以及氮化物帽层的优点,在结构中加入一层氮化物过渡层,使得金属电极和二维电子气间的势垒几乎为零,从而实现了低接触电阻的结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,附图中:
图1a为常规的镓面氮化镓HEMT器件的剖面结构示意图;
图1b为常规的镓面氮化镓HEMT器件的能带图;
图2a为本发明第一种实施方式中具有低阻欧姆接触结构的氮化镓器件剖面示意图(肖特基栅);
图2b为本发明第一种实施方式中具有低阻欧姆接触结构的氮化镓器件(肖特基栅)的一种变形。
图2c为本发明第一种实施方式中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(MIS栅)。
图2d为本发明第一种实施方式中低阻欧姆接触结构的能带图;
图2e为本发明第一种实施方式中低阻欧姆接触结构的电子浓度示意图;
图3为本发明第二实施方式中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(以MIS栅为例)。
图4为本发明第三实施方式中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(以MIS栅为例)。
图5a为本发明第四实施方式中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(肖特基栅)。
图5b为本发明第四实施例中中具有低阻欧姆接触结构的氮化镓器件(肖特基栅)的一种变形。
图5c为本发明第四种实施方式中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(MIS栅结构)。
图5d为本发明第四种实施方式中低阻欧姆接触结构的能带图;
图6为本发明第五实施方式中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(以MIS栅为例)。
图7为本发明第六实施方式中具有低阻欧姆接触结构的氮化镓HEMT器件剖面结构示意图(以MIS栅为例)。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
图1a是常规的镓面氮化镓HEMT器件的剖面图。图1b是常规的镓面氮化镓HEMT器件的能带图,从图1a、1b中可以看出,在金属电极和二维电子气之间存在相当高的势垒,不利于低接触电阻的欧姆接触的形成。
图2a为本发明第一实施例中具有肖特基栅的氮化镓器件剖面结构示意图。器件由下至上依次是:衬底1,衬底上的氮化物成核层2,氮化物成核层上的氮极性面(N-polar)的氮化物缓冲层3,氮化物缓冲层上的氮化物势垒层4,氮化物势垒层上的氮化镓沟道层5,氮化镓沟道层上的铟镓氮过渡层6-1,铟镓氮过渡层上的氮化物帽层7,贯穿铟镓氮过渡层6-1和氮化物帽层7的栅极凹槽,氮化物帽层7上的源极8和漏极9,在源极8和漏极9之间位于栅极凹槽内的栅极10,栅极10与氮化物过渡层6-1及氮化物帽层7为分离结构,栅极10为肖特基结构。其中,铟镓氮过渡层6-1及氮化物帽层7是优化掺杂的。
优选地,在上述氮化镓器件中,氮极性面的氮化物缓冲层3包括氮化镓,氮化物势垒层4包括铝镓氮,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化铟。本实施例中的过渡层6-1为铟组分变化的铟镓氮过渡层,其中的铟组分的原子百分比在远离氮化镓沟道层5的方向上逐渐增加。
本发明第一实施例中具有肖特基栅的氮化镓器件,是在氮极性面(N-polar)氮化物层上制作实现的。衬底1可以是硅片、蓝宝石片、碳化硅片中的一种。首先在衬底1上生长氮化物成核层2,在氮化物成核层上生长N-polar的氮化物缓冲层3,在氮化物缓冲层3上形成氮化物势垒层4,在氮化物势垒层4上形成氮化镓沟道层5,在氮化镓沟道层5上形成铟镓氮过渡层6-1,在铟镓氮过渡层6-1上形成氮化物帽层7,贯穿铟镓氮过渡层6-1和氮化物帽层7形成栅极凹槽,在氮化物帽层7上形成源极8和漏极9,在源极8和漏极9之间的栅极凹槽内形成栅极10,栅极10为肖特基结构。其中,铟镓氮过渡层6-1及氮化物帽层7是优化掺杂的。
本发明第一种实施方式中肖特基栅氮化镓器件(图2a)的一种变形如图2b。与图2a中的肖特基栅氮化镓器件相比,在氮化物沟道层5与栅极10之间存在一层氮化物帽层11。氮化物帽层11优选为铝镓氮,铝镓氮帽层在不影响欧姆电极接触的前提下,提高了沟道中二维电子气的限域性以及肖特基栅的势垒高度。
图2c为本发明第一实施例中MIS栅结构的氮化镓器件剖面结构示意图,与肖特基栅的氮化镓器件(图2a)相比,MIS栅结构的氮化镓器件在栅极10和氮化镓沟道层5之间存在一层介质层12,其中,MIS结构栅极中的介质层12可以为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含上述材料的多层多种材料的组合。
图2d为本发明第一实施例中低阻欧姆接触结构的能带图,从左到右依次为铝镓氮势垒层4、氮化镓沟道层5、铟镓氮过渡层6-1和氮化铟层7。从图2d中可以看出,从氮化铟层到铟镓氮过渡层,再到氮化镓沟道层中的二维电子气之间几乎没有明显的势垒,电子从金属/氮化铟界面,通过铟镓氮过渡层,最终与氮化镓层中的二维电子气连接,几乎没有阻碍,也意味着该结构的欧姆接触电阻可以做的非常低,是性能优异的低欧姆接触结构。
图2e为本发明第一种实施方式中低阻欧姆接触结构的电子浓度示意图。
图3为本发明第二实施例中具有低阻欧姆接触电阻的氮化镓器件剖面示意图(MIS栅),是本发明第一种实施方式的一种变形。本发明第二实施例中的氮化镓器件的栅极是肖特基结构(未图示)或MIS结构(图3)。肖特基栅氮化镓器件由下至上依次是:衬底1,衬底上的氮化物成核层2,氮化物成核层上的N-polar氮化物缓冲层3,氮化物缓冲层3上的氮化物势垒层4,氮化物势垒层4上的氮化镓沟道层5,氮化镓沟道层5的两端被刻蚀,露出之下的氮化物势垒层4,形成台阶,台阶上形成有铟镓氮过渡层6-1和氮化物帽层7,在氮化物帽层7上形成源极8和漏极9,在源极8和漏极9之间的氮化镓沟道层5上形成栅极10,栅极10与氮化物过渡层6-1及氮化物帽层7分离,其中,铟镓氮过渡层6-1及上述氮化物帽层7是优化掺杂的。
本发明第二实施例中肖特基栅氮化镓器件的一种变形是在氮化物沟道层5与栅极10之间加入一层氮化物帽层。氮化物帽层优选为铝镓氮,铝镓氮帽层在不影响欧姆电极接触的前提下,提高了沟道中二维电子气的限域性以及肖特基栅的势垒高度。
本发明第二实施例中MIS结构栅氮化镓器件,在栅极10和氮化镓沟道层5之间存在一层介质层12(图3),介质层12为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含上述材料的多层多种材料的组合。
优选地,在上述器件中,氮极性面的氮化物层3包括为氮化镓,氮化物势垒层4包括铝镓氮层,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化铟层。本实施例中的过渡层6-1为铟组分变化的铟镓氮过渡层,其中的铟组分的原子百分比在远离氮化镓沟道层的方向上逐渐增加。
图4为本发明第三实施例中具有低接触电阻的氮化镓器件剖面结构示意图(MIS栅结构),是本发明第一种实施方式的一种变形。本发明第三实施例中氮化镓器件的栅极是肖特基结构(未图示)或MIS结构(图4)。肖特基栅氮化镓器件由下至上依次是:衬底1,衬底上的氮化物成核层2,氮化物成核层上的N-polar氮化物缓冲层3,氮化物缓冲层3上的氮化物势垒层4,氮化物势垒层4上的氮化镓沟道层5,氮化物势垒层4和氮化镓沟道层5的两端被刻蚀贯穿,露出之下的N-polar氮化物缓冲层3,形成台阶,台阶上的铟镓氮过渡层6-1和氮化物帽层7,在氮化物帽层7上形成源极8和漏极9,在源极8和漏极9之间的氮化镓沟道层5上形成栅极10,栅极10与氮化物过渡层6-1及氮化物帽层7分离,其中,铟镓氮过渡层6-1及上述氮化物帽层7是优化掺杂的。
本发明第三实施例中肖特基栅氮化镓器件的一种变形是在氮化物沟道层5与栅极10之间加入一层氮化物帽层,氮化物帽层优选为铝镓氮,铝镓氮帽层在不影响欧姆电极接触的前提下,提高了沟道中二维电子气的限域性以及肖特基栅的势垒高度。
本发明第三实施例中MIS结构栅氮化镓器件,在栅极10和氮化镓沟道层5之间存在一层介质层12(图4),介质层12为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含上述材料的多层多种材料的组合。
优选地,在上述氮化镓器件中,氮极性面的氮化物层3包括为氮化镓,氮化物势垒层4包括铝镓氮层,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化铟层。本实施例中的过渡层6-1为铟组分变化的铟镓氮过渡层,其中的铟组分的原子百分比在远离氮化镓沟道层的方向上逐渐增加。
图5(a)为本发明第四实施例中具有肖特基栅结构的氮化镓HEMT器件剖面结构示意图。器件由下至上依次是:衬底1,衬底上的氮化物成核层2,成核层上的N-polar氮化物缓冲层3,氮化物缓冲层3上的氮化物势垒层4,氮化物势垒层4上的氮化镓沟道层5,氮化镓沟道层上具有超晶格结构的氮化物过渡层6-2,过渡层6-2上的氮化物帽层7,贯穿氮化物过渡层6-2和氮化物帽层7的栅极凹槽,氮化物帽层7上的源极8和漏极9,在源极8和漏极9之间位于栅极凹槽内的栅极10,栅极10与氮化物过渡层6-2及氮化物帽层7分离,上述栅极10为肖特基栅,其中,铟镓氮过渡层6-2及氮化物帽层7是优化掺杂的。
优选地,在上述HEMT器件中,氮极性面的氮化物层3包括为氮化镓,氮化物势垒层4包括铝镓氮,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化镓层。本实施例中的过渡层6-2为具有超晶格结构的GaN/InGaN,超晶格结构的GaN/InGaN的每层厚度范围为0.1~10nm。使用超晶格结构的GaN/InGaN不仅能获得低欧姆接触电阻,同时也避免了直接生长厚的InGaN层的困难。
本发明第四实施例中的氮化镓HEMT器件,是在氮极性面(N-polar)氮化物层上制作实现的。衬底1可以是硅片、蓝宝石片、碳化硅片中的一种。首先在衬底1上生长氮化物成核层2,在氮化物成核层上生长N-polar的氮化物缓冲层3,在氮化物缓冲层3上形成氮化物势垒层4,在势垒层4上形成氮化镓沟道层5,在沟道层5上形成超晶格结构的氮化物过渡层6-2,在氮化物过渡层上形成的氮化物帽层7,贯穿氮化物过渡层6-2和氮化物帽层7形成栅极凹槽,在氮化物帽层7上形成源极8和漏极9,在源极8和漏极9之间的栅极凹槽内形成栅极10,栅极10与氮化物过渡层6-2及氮化物帽层7分离,上述栅极10为肖特基栅。其中,超晶格结构的氮化物过渡层6-2及氮化物帽层7是优化掺杂的。
优选地,在上述HEMT器件中,氮极性面的氮化物层3包括氮化镓层,氮化物势垒层4包括铝镓氮,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化镓层。本实施例中的过渡层6-2为具有超晶格结构的GaN/InGaN,超晶格结构的GaN/InGaN的每层厚度范围为0.1~10nm。使用超晶格结构的GaN/InGaN不仅能获得低欧姆接触电阻,同时也避免了直接生长厚的InGaN层的困难。
本发明第四种实施方式中肖特基栅氮化镓器件的一种变形如图5b。与图5a中的肖特基栅氮化镓器件相比,在氮化物沟道层5与栅极10之间存在一层氮化物帽层11。氮化物帽层11优选为铝镓氮,铝镓氮帽层在不影响欧姆电极接触的前提下,提高了沟道中二维电子气的限域性以及肖特基栅的势垒高度。
图5c为本发明第四实施例中MIS栅结构的氮化镓器件剖面结构示意图,与肖特基栅的氮化镓器件相比(图5a),MIS栅结构的氮化镓器件在栅极10和氮化镓沟道层5之间存在一层介质层12,上述MIS结构栅极中的上述介质层12为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含上述材料的多层多种材料的组合。
图5d为本发明第四实施例中低接触电阻的氮化镓器件的能带图,从左到右依次为铝镓氮势垒层、氮化镓沟道层、超晶格结构过渡层和氮化镓帽层。从图5d中可以看出,从氮化镓帽层到超晶格结构的过渡层,再到氮化镓沟道层中的二维电子气之间几乎没有明显的势垒,也意味着该结构的欧姆接触电阻可以做的非常低,是性能优异的低欧姆接触结构。
图6为本发明第五实施例中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图(MIS结构栅),是本发明第四实施例的一种变形。本发明第五实施例中氮化镓器件的栅极是肖特基结构(未图示)或MIS结构(图6)。肖特基栅氮化镓器件由下至上依次是:衬底1,衬底1上的氮化物成核层2,成核层2上的N-polar氮化物缓冲层3,氮化物缓冲层3上的氮化物势垒层4,氮化物势垒层4上的氮化镓沟道层5,氮化镓沟道层5的两端被刻蚀,露出之下的氮化物势垒层4,形成台阶,台阶上的超晶格结构的氮化物过渡层6-2和氮化物帽层7,在氮化物帽层7上形成源极8和漏极9,在源极8和漏极9之间的氮化镓沟道层5上形成栅极10,栅极10与氮化物过渡层6-2及氮化物帽层7分离,其中,超晶格结构的氮化物过渡层6-1及氮化物帽层7是优化掺杂的。
本发明第五实施例中肖特基栅氮化镓器件的一种变形是在氮化物沟道层5与栅极10之间加入一层氮化物帽层,上述氮化物帽层优选为铝镓氮。
本发明第五实施例中MIS结构栅氮化镓器件,在栅极10和氮化镓沟道层5之间存在一层介质层12(图6),介质层12为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含上述材料的多层多种材料的组合。
优选地,在上述HEMT器件中,氮极性面的氮化物层3包括为氮化镓,氮化物势垒层4包括铝镓氮层,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化镓层。本实施例中的过渡层6-2为具有超晶格结构的GaN/InGaN,超晶格结构的GaN/InGaN的每层厚度范围为0.1~10nm。使用超晶格结构的GaN/InGaN不仅能获得低欧姆接触电阻,同时也避免了直接生长厚的InGaN层的困难。
图7为本发明第六实施例中具有低阻欧姆接触结构的氮化镓器件剖面结构示意图,是本发明第四实施例的一种变形。本发明第六实施例中氮化镓器件的栅极是肖特基结构(未图示)或MIS结构(图7)。肖特基栅氮化镓器件由下至上依次是:衬底1,衬底上的氮化物成核层2,氮化物成核层上的N-polar氮化物缓冲层3,氮化物缓冲层3上的氮化物势垒层4,氮化物势垒层4上的氮化镓沟道层5,氮化物势垒层4和氮化镓沟道层5的两端被刻蚀贯穿,露出之下的N-polar氮化物缓冲层3,形成台阶,台阶上的超晶格结构的氮化物过渡层6-2和氮化物帽层7,在氮化物帽层7上形成源极8和漏极9,在源极8和漏极9之间的氮化镓沟道层5上形成栅极10,栅极10与氮化物过渡层6-2及氮化物帽层7分离。超晶格结构的氮化物过渡层6-2及上述氮化物帽层7是优化掺杂的。
本发明第六实施例中肖特基栅氮化镓器件的一种变形是在氮化物沟道层5与栅极10之间加入一层氮化物帽层,氮化物帽层优选为铝镓氮。
本发明第五实施例中MIS结构栅氮化镓器件,在栅极10和氮化镓沟道层5之间存在一层介质层12(图7),介质层12为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含上述材料的多层多种材料的组合。
优选地,在上述HEMT器件中,氮极性面的氮化物缓冲层3包括为氮化镓,氮化物势垒层4包括铝镓氮层,氮化物沟道层5包括氮化镓,氮化物帽层7包括氮化镓层。本实施例中的过渡层6-2为具有超晶格结构的GaN/InGaN,超晶格结构的GaN/InGaN的每层厚度范围为0.1~10nm。使用超晶格结构的GaN/InGaN不仅能获得低欧姆接触电阻,同时也避免了直接生长厚的InGaN层的困难。
由以上技术方案可以看出,本发明具有以下有益效果:
首先,氮化镓氮面上制作的HEMT器件,其源、漏金属电极通过禁带宽度更窄的氮化镓沟道层与沟道中的二维电子气相连,形成的接触电阻可以更低;
其次,采用的氮化铟材料由于表面有一层浓度很高的电子积累层,与金属可以形成非常理想的欧姆接触;
最后,为了消除氮化镓层和氮化铟层直接接触时形成的高势垒,在氮化镓层和氮化铟层之间增加一层氮化物过渡层。氮化物过渡层的加入,使得氮化铟层、氮化物过渡层以及氮化镓沟道层之间的势垒高度接近零,非常有利于低欧姆接触电阻的形成。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (12)

1.一种低欧姆接触电阻的半导体器件,其特征在于,所述半导体器件从下到上依次包括:
衬底层;
位于衬底层上的氮化物成核层;
位于成核层上的氮极性面的氮化物缓冲层;
位于所述氮化物缓冲层上的氮化物势垒层;
位于所述氮化物势垒层上的氮化物沟道层;
位于所述氮化物沟道层上的氮化物过渡层;
位于所述氮化物过渡层上的氮化物帽层;
所述氮化物过渡层和所述氮化物帽层的中部被刻蚀贯穿形成栅极凹槽;
位于所述氮化物帽层上的源极和漏极,在源极和漏极之间位于所述栅极凹槽内的栅极,所述栅极与氮化物过渡层及氮化物帽层分离,所述栅极为肖特基结构或金属-介质层-半导体结构。
2.根据权利要求1所述的半导体器件,其特征在于,所述源极与漏极通过氮化物帽层以及氮化物过渡层与氮化物沟道层中的二维电子气相连。
3.根据权利要求1所述的半导体器件,其特征在于,所述栅极凹槽底部包括氮化物帽层,栅极位于栅极凹槽底部的氮化物帽层上。
4.根据权利要求1所述的半导体器件,其特征在于,所述氮化物势垒层及氮化物沟道层两端全部或部分被刻蚀形成台阶,所述氮化物过渡层位于台阶上。
5.根据权利要求1所述的半导体器件,其特征在于,所述氮极性面的氮化物缓冲层为氮化镓、铝镓氮中的一种或两种的组合。
6.根据权利要求1所述的半导体器件,其特征在于,所述氮化物势垒层是铝镓氮、铟铝氮、铝铟镓氮、氮化铝中一种或包含所述材料的多层多种材料的组合。
7.根据权利要求1所述的半导体器件,其特征在于,所述氮化物沟道层为氮化镓或包含氮化镓的单层或多层多种材料的组合。
8.根据权利要求1所述的半导体器件,其特征在于,所述栅极为金属-介质层-半导体结构时,介质层为二氧化硅、氮化硅、氮化铝、氧化铝、二氧化铪中的一种或包含所述材料的多层多种材料的组合。
9.根据权利要求1所述的半导体器件,其特征在于,所述氮化物帽层为氮化铟、氮化镓、铟镓氮中的一种或包含所述材料的多层多种材料的组合。
10.根据权利要求9所述的半导体器件,其特征在于,所述氮化物过渡层是铟组分变化的铟镓氮过渡层,所述铟镓氮过渡层中铟组分的原子百分比在远离所述沟道层的方向上逐渐增加。
11.根据权利要求9所述的半导体器件,其特征在于,所述氮化物过渡层是具有超晶格结构的氮化镓/铟镓氮,超晶格结构的氮化镓/铟镓氮每层的厚度范围为0.1-10nm。
12.一种如权利要求1~11中任一项所述的低欧姆接触电阻的半导体器件的制作方法,其特征在于,所述制作方法包括以下步骤:
提供衬底层;
在所述衬底层上形成氮化物成核层;
在所述氮化物成核层上形成氮极性面的氮化物缓冲层;
在所述氮化物缓冲层上形成氮化物势垒层;
在所述氮化物势垒层上形成氮化物沟道层;
在所述氮化物沟道层上形成氮化物过渡层;
在所述氮化物过渡层上形成氮化物帽层;
将所述氮化物过渡层和所述氮化物帽层的中部刻蚀,形成贯穿的栅极凹槽;
在所述氮化物帽层上形成源极和漏极,在源极和漏极之间位于所述栅极凹槽内形成栅极,所述栅极与氮化物过渡层和氮化物帽层分离,所述栅极为肖特基结构或金属-介质层-半导体结构。
CN201410318075.4A 2014-07-04 2014-07-04 一种低欧姆接触电阻的半导体器件及其制作方法 Pending CN104051523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410318075.4A CN104051523A (zh) 2014-07-04 2014-07-04 一种低欧姆接触电阻的半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410318075.4A CN104051523A (zh) 2014-07-04 2014-07-04 一种低欧姆接触电阻的半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN104051523A true CN104051523A (zh) 2014-09-17

Family

ID=51504144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410318075.4A Pending CN104051523A (zh) 2014-07-04 2014-07-04 一种低欧姆接触电阻的半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN104051523A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600108A (zh) * 2014-12-31 2015-05-06 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法
CN105895526A (zh) * 2016-04-26 2016-08-24 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN107316852A (zh) * 2017-08-08 2017-11-03 苏州能讯高能半导体有限公司 一种半导体器件的散热结构及半导体器件
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
JP2018032765A (ja) * 2016-08-25 2018-03-01 富士通株式会社 化合物半導体装置、及び化合物半導体装置の製造方法
CN108649065A (zh) * 2018-05-31 2018-10-12 江苏能华微电子科技发展有限公司 一种常关型氮化镓hemt器件及其制备方法
CN109148575A (zh) * 2018-10-22 2019-01-04 派恩杰半导体(杭州)有限公司 一种含有混合漏电极的氮化镓hemt器件
CN110010562A (zh) * 2015-02-12 2019-07-12 英飞凌科技奥地利有限公司 半导体器件
CN110085665A (zh) * 2019-05-06 2019-08-02 林和 新型多维多功能超晶格超大规模集成电路
CN112687738A (zh) * 2020-12-24 2021-04-20 晶能光电(江西)有限公司 N极性AlGaN/GaN HEMT器件及其生长方法
CN113257912A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
WO2022151202A1 (zh) * 2021-01-14 2022-07-21 华为技术有限公司 半导体结构及其制备方法、电子设备
CN117423741A (zh) * 2023-12-19 2024-01-19 英诺赛科(苏州)半导体有限公司 一种半导体器件及半导体器件的制作方法
WO2024036486A1 (en) * 2022-08-16 2024-02-22 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600108B (zh) * 2014-12-31 2017-11-07 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法
CN104600108A (zh) * 2014-12-31 2015-05-06 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法
CN110010562B (zh) * 2015-02-12 2023-09-15 英飞凌科技奥地利有限公司 半导体器件
CN110010562A (zh) * 2015-02-12 2019-07-12 英飞凌科技奥地利有限公司 半导体器件
CN105895526B (zh) * 2016-04-26 2019-02-01 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN105895526A (zh) * 2016-04-26 2016-08-24 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
US10062775B2 (en) 2016-04-26 2018-08-28 Institute of Microelectronics, Chinese Academy of Sciences GaN-based power electronic device and method for manufacturing the same
JP2018032765A (ja) * 2016-08-25 2018-03-01 富士通株式会社 化合物半導体装置、及び化合物半導体装置の製造方法
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN107316852A (zh) * 2017-08-08 2017-11-03 苏州能讯高能半导体有限公司 一种半导体器件的散热结构及半导体器件
CN107316852B (zh) * 2017-08-08 2019-09-27 苏州能讯高能半导体有限公司 一种半导体器件的散热结构及半导体器件
CN108649065A (zh) * 2018-05-31 2018-10-12 江苏能华微电子科技发展有限公司 一种常关型氮化镓hemt器件及其制备方法
CN109148575A (zh) * 2018-10-22 2019-01-04 派恩杰半导体(杭州)有限公司 一种含有混合漏电极的氮化镓hemt器件
CN109148575B (zh) * 2018-10-22 2023-12-08 派恩杰半导体(杭州)有限公司 一种含有混合漏电极的氮化镓hemt器件
CN110085665A (zh) * 2019-05-06 2019-08-02 林和 新型多维多功能超晶格超大规模集成电路
CN110085665B (zh) * 2019-05-06 2021-10-22 林和 超晶格超大规模集成电路
CN113257912A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
CN113257912B (zh) * 2020-02-12 2024-04-26 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
CN112687738A (zh) * 2020-12-24 2021-04-20 晶能光电(江西)有限公司 N极性AlGaN/GaN HEMT器件及其生长方法
WO2022151202A1 (zh) * 2021-01-14 2022-07-21 华为技术有限公司 半导体结构及其制备方法、电子设备
WO2024036486A1 (en) * 2022-08-16 2024-02-22 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN117423741A (zh) * 2023-12-19 2024-01-19 英诺赛科(苏州)半导体有限公司 一种半导体器件及半导体器件的制作方法
CN117423741B (zh) * 2023-12-19 2024-03-01 英诺赛科(苏州)半导体有限公司 一种半导体器件及半导体器件的制作方法

Similar Documents

Publication Publication Date Title
CN104051523A (zh) 一种低欧姆接触电阻的半导体器件及其制作方法
CN110047910B (zh) 一种高耐压能力的异质结半导体器件
US10672896B2 (en) GaN-based bidirectional switch device
US9614069B1 (en) III-Nitride semiconductors with recess regions and methods of manufacture
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
CN104051520A (zh) 高电子迁移率的半导体器件及其方法
WO2017014082A1 (en) Semiconductor device and method for fabricating semiconductor device
JP7368535B2 (ja) 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法
JP2008211089A (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
CN104022151A (zh) 半导体器件及其制造方法
WO2023236523A1 (zh) 一种增强型N沟道和P沟道GaN器件集成结构
CN103441144A (zh) Hemt器件及其制造方法
CN102738228A (zh) 栅边缘凹槽型源场板结构高电子迁移率晶体管
CN102194819A (zh) 一种基于MOS控制的增强型GaN异质结场效应晶体管
CN102315262B (zh) 半导体器件及其制造方法
CN105206673A (zh) 半导体器件的蜂窝布局
CN105206655A (zh) 半导体器件的蜂窝布局
CN210897283U (zh) 一种半导体器件
CN111916450A (zh) 级联电路及级联器件
CN201829506U (zh) 半导体器件
WO2019242101A1 (zh) 氧化镓垂直结构半导体电子器件及其制作方法
CN113707708B (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN102315261B (zh) 半导体器件及其制造方法
US20230044911A1 (en) Integrated Circuit Structure of Group III Nitride Semiconductor, Manufacturing Method Thereof, and Use Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917