CN104600107B - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN104600107B
CN104600107B CN201410599936.0A CN201410599936A CN104600107B CN 104600107 B CN104600107 B CN 104600107B CN 201410599936 A CN201410599936 A CN 201410599936A CN 104600107 B CN104600107 B CN 104600107B
Authority
CN
China
Prior art keywords
grid
electronic device
layer
ion
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410599936.0A
Other languages
English (en)
Other versions
CN104600107A (zh
Inventor
O.赫伯伦
C.奥斯特迈尔
G.普雷希特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104600107A publication Critical patent/CN104600107A/zh
Application granted granted Critical
Publication of CN104600107B publication Critical patent/CN104600107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

电子器件。在实施例中，电子器件包括具有表面的半导体层、在表面上的栅极和第一电流电极、以及在栅极和第一电流电极之间延伸并包括具有预先确定的电荷分布的带电离子的介电层。

Description

电子器件
背景技术
迄今为止，一般已经用硅（Si）半导体材料来制造用在功率电子应用中的晶体管。用于功率应用的公共晶体管器件包括Si CoolMOSTM、Si功率MOSFET和Si绝缘栅双极晶体管（IGBT）。例如III-V化合物半导体（诸如GaAs）的化合物半导体在一些应用中也是有用的。最近，碳化硅（SiC）功率器件已经被考虑。例如氮化镓（GaN）器件的III-N族半导体器件现在作为有吸引力的候选物出现以携带大电流，支持高电压并提供非常低的接通电阻和快开关时间。
发明内容
在实施例中，电子器件包括具有表面的半导体层、在表面上的栅极和第一电流电极、以及在栅极和第一电流电极之间延伸并包括具有预先确定的电荷分布的带电离子的介电层。
在实施例中，电子器件包括具有表面的半导体材料层、在表面上的阳极和阴极、以及在阳极和阴极之间延伸并包括具有预先确定的电荷分布的带电离子的介电层。
附图说明
附图的元件不一定相对于彼此按比例。相同的参考数字指示对应的相同部分。各种所示实施例的特征可组合，除非它们排斥彼此。实施例在附图中被描绘并在接下来的描述中被详述。
图1图示根据实施例的电子器件的示意性横截面视图。
图2图示根据实施例的电子器件的示意性横截面视图。
图3图示根据实施例的电子器件的示意性横截面视图。
图4图示预先确定的电荷分布的示意性横截面视图。
图5图示预先确定的电荷分布的示意性横截面视图。
图6图示预先确定的电荷分布的示意性横截面视图。
图7图示预先确定的电荷分布的示意性横截面视图。
图8图示预先确定的电荷分布的示意性横截面视图。
图9图示预先确定的电荷分布的示意性横截面视图。
图10图示预先确定的电荷分布的示意性横截面视图。
图11图示根据实施例的电子器件的示意性横截面视图。
图12图示根据实施例的电子器件的示意性横截面视图。
具体实施方式
在下面的详细描述中，参考形成其一部分的附图，且其中通过例证示出本发明可被实践的特定实施例。在这个方面中，参考正被描述的一个或多个图的方位来使用方向术语（例如“顶部”、“底部”、“前面”、“后面”、“最前部”、“尾部”等）。因为实施例的部件可被定位于多个不同的方位中，所以方向术语用于说明的目的且决不是限制性的。将理解的是，在不脱离本发明的范围的情况下，其它实施例可被利用，且结构或逻辑改变可被做出。其中下面的详细描述不应在限制的意义上被理解，且本发明的范围由所附权利要求限定。
下面将解释很多实施例。在这种情况下，相同的结构特征由图中的相同或相似的参考符号标识。在本描述的上下文中，“横向”或“横向方向”应被理解为意指通常平行于半导体材料或半导体载体的横向长度延伸的方向或长度。横向方向因此通常平行于这些表面或侧面延伸。与其相反，术语“垂直”或“垂直方向”被理解为意指通常垂直于这些表面或侧面且因而垂直于横向方向延伸的方向。垂直方向因此在半导体材料或半导体载体的厚度方向上延伸。
如在这个说明书中采用的，术语“耦合的”和/或“电耦合的”并不打算意指元件必须直接耦合在一起，插入元件可被提供在“耦合的”或“电耦合的”元件之间。
如在这个说明书中采用的，在例如“被定位于……上”或“被布置在……上”的短语中的术语“在……上”并不意味着意指元件必须彼此直接接触，插入元件可被提供在元件之间。
耗尽模式器件（例如高电压耗尽模式晶体管）具有负阈值电压，这意味着它可在零栅极电压下传导电流。这些器件在正常情况下是接通的。而且增强模式器件（例如低电压增强模式晶体管）具有正阈值电压，这意味着它在零栅极电压下不能传导电流且在正常情况下是断开的。
如在本文使用的，“高电压器件”（例如高电压耗尽模式晶体管）是为高电压开关应用优化的电子器件。也就是说，当晶体管断开时，它能够阻塞高电压（例如大约300 V或更高、大约600 V或更高或者大约1200 V或更高），且当晶体管接通时，它对于其中它被使用的应用具有足够低的接通电阻（RON），即，它在相当大的电流穿过器件时经历足够低的传导损耗。高电压器件可至少能够阻塞等于高电压供电的电压或在它所用于的电路中的最大电压。高电压器件可能能够阻塞300 V、600 V、1200 V或应用所需的其它适当的阻塞电压。
如在本文使用的，“低电压器件”（例如低电压增强模式晶体管）是能够阻塞例如在0 V和Vlow之间的低电压但不能够阻塞高于Vlow的电压的电子器件。Vlow可以是大约10 V、大约20 V、大约30 V、大约40 V或在大约5 V和50 V之间，例如在大约10 V和30 V之间。
如在本文使用的，短语“III族氮化物”指的是包括氮（N）和至少一种III族元素（其包括铝（Al）、镓（Ga）、铟（In）和硼（B）且包括但不限于任何其合金）的化合物半导体，例如诸如氮化铝镓（AlxGa(1-x)N）、氮化铟镓（InyGa(1-y)N）、氮化铝铟镓（AlxInyGa(1-x-y)N）。氮化铝镓指的是由化学式AlxGa(1-x)N描述的合金，其中x > 1。
图1图示电子器件20，其包括具有表面22的半导体层21、在表面22上的栅极23和第一电流电极24、以及在栅极23和第一电流电极24之间延伸并包括具有预先确定的电荷分布27的带电离子26的介电层25。
第一电流电极可以是例如漏极电极或源极电极。
带电离子26可在气相沉积期间通过注入或通过并入被有意引入到介电层25中，并可具有在介电层25内的密度和三维分配，以便产生预先确定的电荷分布27，其形成在栅极23和第一电流电极24之间的电场分配。例如，在栅极23和第一电流电极24之间的电场分配可以是更均匀的。在实施例中，带电离子26通过损伤注入在介电层25中形成。
在实施例中，带电离子26包括带负电的离子，例如氟、氯、溴和碘中的一个或多个。带电离子26可包括带正电的离子，例如锂、钠、钾、铍、镁和钙中的一个或多个。带负电的离子在介电层25包括适当的材料（例如SiOx）的实施例中也可包括铝。带电离子可包括带负电的离子和带正电的离子，每一种类型的带电离子具有不同的预先确定的电荷分布。
介电层25可包括氮化硅、氧化硅和氮氧化硅中的至少一个。在一些实施例中，介电层25包括绝缘层和在绝缘层上的钝化层。带电离子可被布置在绝缘层和钝化层中的一个或两者中。
预先确定的电荷分布27可具有不同的形式。预先确定的电荷分布27可包括布置在介电层35内的不同垂直位置处的离子，并具有三维形式。预先确定的电荷分布27还可包括在从栅极23到第一电流电极24的方向上变化的电荷密度。
在实施例中，预先确定的电荷分布是倾斜的分布，并可从栅极23到第一电流电极24增加。带电离子离半导体层21的表面22的距离在从栅极23到第一电流电极24的方向上增加。
预先确定的电荷分布也可具有预先确定的电荷密度梯度，其可在从栅极23到第一电流电极24的方向上降低。预先确定的电荷密度梯度可从栅极到第一电流电极逐渐降低或可在从栅极到第一电流电极的方向上逐步降低。
在一些实施例中，第一电流电极是漏极电极，且电子器件包括可以是源极电极的第二电流电极。根据上面描述的实施例之一的具有预先确定的电荷分布27的带电离子26可只被定位于在栅极23和漏极24之间延伸的介电层25中。
在一些实施例中，电子器件包括第二电流电极和在栅极和第二电流电极之间延伸的另外的介电层。另外的介电层包括具有预先确定的电荷分布的带电离子。栅极可被定位于第一电流电极和第二电流电极之间，且具有预先确定的电荷分布的带电离子可被布置在栅极和第一电流电极之间延伸的介电层中以及在栅极和第二电流电极之间延伸的另外的介电层中。在另外的介电层中的带电离子的预先确定的分布可以与在另外的介电层中的带电离子的预先确定的分布镜像对称。
电子器件20可以是晶体管，例如高电子迁移率晶体管（HEMT）。半导体层可以是化合物半导体（例如III -V族半导体），或可包括III族-氮化物半导体（例如氮化镓半导体或氮化铝镓半导体）。
晶体管可以是高电压器件（例如高电压HEMT）或低电压器件。晶体管可以是在正常情况下接通的耗尽模式晶体管或在正常情况下断开的增强模式晶体管。
在实施例中，电子器件包括具有表面的半导体材料层以及在表面上的阳极和阴极。电子器件还包括在阳极和阴极之间延伸的介电层，其包括具有预先确定的电荷分布的带电离子。带电离子可包括带负电的离子，例如氟、氯、溴和碘。半导体材料层可包括III族氮化物半导体。电子器件可以是肖特基势垒二极管。
图2图示高电子迁移率晶体管且特别是基于氮化镓的高电子迁移率晶体管（HEMT）30的形式的电子器件的示意性横截面视图。
基于氮化镓的HEMT 30包括衬底31、布置在衬底31上的氮化镓层32和定位于氮化镓层32上的氮化铝镓层33。基于氮化镓的HEMT 30还包括布置在氮化铝镓层33的上表面41上的源极34、栅极35和漏极36。栅极35被横向布置在源极34和漏极36之间。基于氮化镓的HEMT 30还包括介电层37，其在源极34和栅极35之间以及在栅极35和漏极36之间延伸，并被定位于在源极34和栅极35之间以及在栅极35和漏极36之间的区中的氮化铝镓层33上。在栅极35和漏极36之间延伸的介电层37的区中，介电层37还包括具有预先确定的电荷分布的带电离子38。
氮化镓层32可被描述为沟道层，且氮化铝镓层33可被描述为势垒层。可在氮化镓层32和氮化镓层32内的氮化铝镓层33之间的界面40处通过自发极化或压电极化来形成二维气体39。栅极35可以是肖特基栅极，且源极34和漏极36可具有与氮化铝镓层33的欧姆接触。
带电离子38可通过注入被引入在栅极35和漏极36之间延伸的介电层37中。这些带电离子被诱捕在介电层37内且不是移动的。
如在本文使用的，预先确定的电荷分布包括带电离子的三维形式，例如它们在介电层37内的位置以及在介电层内的电荷密度。带电离子可包括带负电的离子，例如氟、氯、溴和碘中的一个或多个。带负电的离子也可通过将铝引入适当的介电材料（例如SiOx）中来形成。带负电的离子可被包括在介电层中以形成在栅极和漏极之间的电场分配。例如，带负电的离子可用于提供在栅极和漏极之间的更均匀的电场分配。
介电层37可包括氧化硅。衬底31可包括蓝宝石或碳化硅以及布置在蓝宝石或碳化硅之间的另外的缓冲层和氮化镓层32。缓冲层可用于克服在氮化镓层和衬底31之间的晶格失配。
图3图示根据实施例的基于氮化镓的HEMT 50。基于氮化镓的HEMT 50包括可以是蓝宝石或碳化硅的衬底51、定位于衬底51上的缓冲层52、定位于缓冲层52上的沟道层53和定位于沟道层53上的势垒层54以及定位于势垒层54上的氮化镓盖层55。沟道层53包括氮化镓，且势垒层54包括氮化铝镓。特别是，氮化镓盖层55可用作保护层以保护位于下面的氮化铝镓势垒层54。
基于氮化镓的HEMT 50还包括从最外面的表面穿过氮化镓盖层55和氮化铝镓势垒层54延伸到氮化镓盖层53的源极56。漏极57也穿过氮化镓盖层55和氮化铝镓势垒层54延伸到沟道层53。在这个实施例中，源极56和漏极57与沟道层53的氮化镓直接接触，其中在氮化镓盖层55和叠加的氮化铝镓势垒层54之间的界面59处通过自发极化或压电极化形成二维气体58。
基于氮化镓的HEMT 50还包括栅极60，其包括栅极电介质61。栅极电介质61被定位于氮化镓盖层55上，且栅极60被定位于栅极电介质61上，使得具有栅极电介质61的栅极60被横向定位于源极56和漏极57之间。栅极电介质61可包括氧化物。基于氮化镓的HEMT 50包括介电层62，其包括定位于氮化镓盖层55上并在源极56和栅极60之间和在栅极60和漏极57之间延伸的绝缘层63。介电层62还包括布置在绝缘层上的钝化层64，其也覆盖绝缘层63并在源极56和栅极60之间和在栅极60和漏极57之间延伸。
基于氮化镓的HEMT 50还包括被定位于在栅极60和漏极57之间延伸的介电层62的部分中的绝缘层63和钝化层64两者中的带电离子65。带电离子65具有预先确定的电荷分布（其具有三维形式和电荷密度），使得预先确定的电荷分布形成在栅极60和漏极57之间的电场分配。例如，在栅极60和漏极57之间的电场分配的形成可导致更均匀的电场分配。
在包括氧化硅的介电层内的带负电的离子可通过并入例如Al来生成，其中可实现大约5e12/cm²的电荷浓度。在介电层的二氧化硅基质内的Al浓度可以在1e17/cm³到几个1e20/cm³的范围内。
在栅极和漏极之间延伸的介电层中的带负电的离子的布置可用于实现在栅极边缘处的电场中的减小。如果在GaN界面处的电场低，则这可帮助避免动态RDSON效应。此外，在介电层中的电场的减小可帮助提高可靠性，例如从寿命要求方面来说的可靠性标准。
诱捕在介电层中的带负电的离子也可用在栅极旁边的位置中，以供应附加的场板或可代替附加的场板。使用这种技术，电荷可被带到非常靠近支持二维电子气的沟道层的区，其中可实现对在介电层和沟道层中的电场再分布的最高影响。
包括在图1到3所示的电子器件中的带电离子26、38和65可包括带正电的离子或带负电的离子或者带正电的离子和带负电的离子的混合。带电离子具有在介电层内的三维形式和电荷密度，其提供用于形成在电子器件的相应的栅极和漏极之间的电场分配的预先确定的电荷分布。预先确定的电荷分布可具有不同的形式。可能的预先确定的电荷分布的示例在图4到11中图示。
在图4到11的每一个图中，图示了包括布置在半导体层74的表面73上的栅极71和漏极72的晶体管器件70的一部分。介电层75被定位于表面73上并在栅极71和漏极72之间延伸。半导体层74一般是布置在衬底76上的多个半导体层之一。在另外的实施例中，漏极72可由源极代替。
在图4所示的实施例中，带电离子77是带负电的离子，并由“-”指示。带负电的离子被布置在与半导体层74的上表面73平行的单层78中。带负电的离子的层可从栅极71延伸到漏极72，或可具有例如通过介电层75的一部分在离栅极71和漏极72的有区别的距离处间隔开的横向宽度。
图5图示在栅极71和漏极72之间的带电离子79的另外的布置。在这个实施例中，介电层75包括在图5中由“+”指示的带正电的离子。带正电的离子被布置在单层80中，单层80通常基本上平行于半导体层74的上表面73并从栅极71延伸到漏极72。
为了正电荷的生成，一般可使用嵌入氧化硅、氮化硅或氮氧化硅中的Na、K或其它碱和碱土金属。带电离子可被诱捕在氧化物中的深陷阱中，导致在室温或升高的温度下并在器件操作之下的载流子的高能势垒。
图6图示在介电层75内的带电离子81的另外的布置。在这个布置中，带电离子81是带负电的离子并在图6中用“-”指示。在这个实施例中，带电离子具有倾斜的并在从栅极71朝着漏极72的方向上增加的预先确定的电荷分布82。在半导体层74的表面73之上的带电离子81的高度在从栅极71朝着漏极72的方向上增加以形成倾斜的预先确定的电荷分布82。
电荷分布可以是倾斜的，使得预先确定的电荷分布82以线性方式从栅极71到漏极72增加。然而，从栅极71到漏极72的斜率的形式也可具有其它形式，例如曲线增加或指数增加。倾斜的电荷分布可使得能够实现提高的电场均匀化。
图7图示包括带负电的离子85的另外的预先确定的电荷分布84，带负电的离子85具有以逐步方式从的栅极71到漏极72增加的在介电层75内的预先确定的电荷分布。可通过在不同深度处在介电层75的分立部分内注入离子来产生预先确定的电荷分布84的逐步形式。在图7所示的示例中，在预先确定的电荷分布中提供三个阶段86。然而，阶梯式预先确定的电荷分布不限于这个确切形式，并可包括两个或多个三个的阶段。
图8图示包括由“-”指示的带负电的离子和由“+”指示的带正电的离子的另外的预先确定的电荷分布87。在这个特别的实施例中，带负电的离子的第一区88被布置成相邻于栅极71，且相邻于漏极72和带正电的离子的区90的带负电的离子的第二区89被布置在带负电的离子的两个区88、89之间。在这个实施例中，带负电的离子的两个区88、89和带正电的离子的区90被布置在公共层91中。
如果在栅极和漏极区之间的钝化层中使用带正电的离子，则这可导致位于包括带正电的离子的这个区之下的二维电子气增加（电荷中性），且得到的RON将相应地降低。这的一个效应可以是允许器件结构的收缩。
可通过使用包括带正电的离子和带负电的离子的交替区来修整电场。例如，电场可在电场通过在介电层中的带正电的离子的布置而较不关键的区中增加，从而导致较低的RON。带负电的离子可在具有高电场的区（例如相邻于栅极和相邻于漏极）处并入在介电层中，以降低例如在栅极和漏极边缘处的对应的电场。这个组合可用于例如在RON*A和器件可靠性方面提供修整的器件。
图9图示包括具有电荷密度的带电离子的另外的预先确定的电荷分布91。带电离子的电荷密度在从栅极71到漏极72的方向上降低，如在图9中由线92示意性图示的。在图9所示的实施例中，电荷密度以线性方式从栅极71到漏极72降低。
图10图示包括具有电荷密度的带电离子的另外的预先确定的电荷分布93。带电离子的电荷密度在从栅极71到漏极72的方向上降低，如在图10中由线94示意性图示的。在图10所示的实施例中，电荷密度以阶梯式方式从栅极71到漏极72降低。
图11图示高电子迁移率晶体管且特别是基于氮化镓的高电子迁移率晶体管（HEMT）100的形式的电子器件的示意性横截面视图。
基于氮化镓的HEMT 100包括衬底101、布置在衬底101上的氮化镓层102和定位于氮化镓层102上的氮化铝镓层103。基于氮化镓的HEMT 100还包括布置在氮化铝镓层103的上表面111上的源极104、栅极105和漏极106。栅极105被横向布置在源极104和漏极106之间。基于氮化镓的HEMT 100还包括在栅极105和漏极106之间延伸的第一区中和在源极104和栅极105之间延伸的第二区中的介电层107。介电层107被定位于在源极104和栅极105之间和在栅极105和漏极106之间的区中的氮化铝镓层103上。介电层107还包括具有预先确定的电荷分布的带电离子108。带电离子108在介电层107中不仅被布置在栅极105和漏极106之间延伸的第一区中而且被布置在栅极105和源极104之间延伸的第二区中。带电离子108被诱捕在介电层107内，且是不移动的。
如在本文使用的，预先确定的电荷分布包括带电离子108的三维形式，例如它们在介电层107内的位置以及在介电层107内的电荷密度。在介电层107内的带电离子108的位置可在从栅极105朝着源极104的方向上增加，并可在从栅极105朝着漏极106的方向上增加。在介电层107内的带电离子108的电荷密度可在从栅极105朝着源极104的方向上降低，并可在从栅极105朝着漏极106的方向上降低。
氮化镓层102可被描述为沟道层，且氮化铝镓层103可被描述为势垒层。可在氮化镓层102和氮化镓层102内的氮化铝镓层103之间的界面110处通过自发极化或压电极化形成二维气体109。源极104和漏极106可具有与氮化铝镓层103的欧姆接触。栅极105包括被定位于栅极105和氮化铝镓层103之间的栅极电介质112。带电离子108也可被定位于栅极电介质112中。
在两个电极（例如栅极和漏极或栅极和源极）之间延伸并包括具有预先确定的电荷分布的带电离子的介电层的使用也可用于其它类型的电子器件，且不限于晶体管器件或高电子迁移率晶体管器件。
图12图示包括二极管，特别是肖特基势垒二极管121的电子器件120。电子器件120包括具有表面123的半导体材料层122、布置在表面123上的阳极124和阴极125。介电层126在阳极124和阴极125之间延伸。介电层126包括具有预先确定的电荷分布108的带电离子127。
带电离子127可以是带负电的离子，例如氟、氯、溴和碘中的一个或多个。半导体材料层122可包括III族氮化物半导体，例如基于氮化镓的半导体。带电离子127的预先确定的电荷分布128可具有在图4到11中所示的形式中的任何一个。介电层可以是氮化硅、氧化硅和氮氧化硅中的一个或多个。介电层126不限于单层，而是可包括两个或更多的层，例如绝缘层和定位在绝缘层上的钝化层。
空间相对术语（例如“在…下”、“在…之下”、“下部”、“在…之上”、“上部”等）用于容易描述以解释一个元件相对于第二元件的定位。除了与在图中描绘的方位不同的方位以外，这些术语还意在包括器件的不同方位。
此外，例如“第一”、“第二”等的术语也用于描述各种元件、区、区段等，并且也并不意在为限制性的。相同的术语指代遍及描述的相同的元件。
如在本文使用的，术语“具有”、“包含”、“包括”、“含有”等是指示所陈述的元件或特征的存在的开放式术语，但不排除附加的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另外清楚地指示。
将理解的是，本文描述的各种实施例的特征可彼此组合，除非另有明确规定。
虽然在本文已经图示和描述了特定实施例，但本领域中的普通技术人员将认识到，多种替换和/或等效实现可代替所示和所述的特定实施例，而不脱离本发明的范围。本申请意在涵盖在本文讨论的特定实施例的任何改编或变化。因此，意图是本发明仅由权利要求及其等效形式限制。

Claims (15)

1.一种高电子迁移率晶体管（HEMT）的电子器件，包括：
具有表面的半导体层，其中所述半导体层包括氮化镓层，在所述氮化镓层上方的氮化铝镓层，以及在所述氮化铝镓层上的氮化镓盖层；
在所述表面上的栅极和第一电流电极，其中所述栅极被横向布置在HEMT的源极和漏极之间；以及
介电层，位于半导体层的所述表面上并且在所述栅极和所述第一电流电极之间横向延伸并包括具有预先确定的电荷分布的带电离子，所述预先确定的电荷分布对所述栅极和所述第一电流电极之间的电场分配进行整形以便使得所述栅极和所述第一电流电极之间的电场分配更均匀，
其中所述介电层包括：在源极和栅极之间位于所述氮化铝镓层上的第一区；在栅极和漏极之间位于所述氮化铝镓层上的第二区；在氮化镓盖层上的绝缘层，在源极和栅极之间并且在栅极和漏极之间延伸；以及，布置在所述绝缘层上的钝化层，在源极和栅极之间并且在栅极和漏极之间延伸，
其中所述带电离子设置在所述介电层的在栅极和漏极之间延伸的至少第二区中。
2.如权利要求1所述的电子器件，其中所述带电离子包括带负电的离子。
3.如权利要求2所述的电子器件，其中所述带负电的离子包括氟（F）、氯（Cl）、溴（Br）、碘（I）、铝（Al）中的至少一个。
4.如权利要求1所述的电子器件，其中所述带电离子包括带正电的离子。
5.如权利要求4所述的电子器件，其中所述带正电的离子包括锂（Li）、纳（Na）、钾（K）、铍（Be）、镁（Mg）、钙（Ca）中的至少一个。
6.如权利要求1所述的电子器件，其中所述带电离子包括带负电的离子和带正电的离子。
7.如权利要求1所述的电子器件，其中所述介电层包括氮化硅、氧化硅、氮氧化硅中的至少一个。
8.如权利要求1所述的电子器件，其中所述带电离子被布置在所述绝缘层和所述钝化层中的至少一个中。
9.如权利要求1所述的电子器件，其中所述预先确定的电荷分布是倾斜的分布。
10.如权利要求1所述的电子器件，其中所述预先确定的电荷分布具有预先确定的电荷密度梯度。
11.如权利要求10所述的电子器件，其中所述电荷密度梯度在从所述栅极到所述第一电流电极的方向上降低。
12.如权利要求10所述的电子器件，其中所述电荷密度梯度在从所述栅极到所述第一电流电极的方向上逐步降低。
13.如权利要求1所述的电子器件，其中所述第一电流电极是由所述源极和所述漏极组成的组中的一个。
14.如权利要求1所述的电子器件，还包括第二电流电极和在所述栅极和所述第二电流电极之间延伸的另外的介电层，所述另外的介电层包括具有预先确定的电荷分布的带电离子。
15.如权利要求1所述的电子器件，其中所述半导体层包括由化合物半导体、III-V族半导体和III族氮化物半导体组成的组中的一个。
CN201410599936.0A 2013-10-31 2014-10-31 电子器件 Active CN104600107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/068640 2013-10-31
US14/068,640 US9590048B2 (en) 2013-10-31 2013-10-31 Electronic device

Publications (2)

Publication Number Publication Date
CN104600107A CN104600107A (zh) 2015-05-06
CN104600107B true CN104600107B (zh) 2017-11-21

Family

ID=52811863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410599936.0A Active CN104600107B (zh) 2013-10-31 2014-10-31 电子器件

Country Status (3)

Country Link
US (1) US9590048B2 (zh)
CN (1) CN104600107B (zh)
DE (1) DE102014115117B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
JP6023825B2 (ja) * 2015-01-14 2016-11-09 株式会社豊田中央研究所 半導体装置
US11862691B2 (en) * 2019-11-01 2024-01-02 Raytheon Company Field effect transistor having field plate
JP2021089977A (ja) * 2019-12-04 2021-06-10 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
CN111192926B (zh) * 2020-01-07 2021-09-03 中国电子科技集团公司第十三研究所 氧化镓肖特基二极管及其制备方法
CN111180398B (zh) * 2020-01-07 2022-08-05 中国电子科技集团公司第十三研究所 一种氧化镓场效应晶体管及其制备方法
JP7443788B2 (ja) * 2020-01-24 2024-03-06 富士通株式会社 半導体装置
CN111987151A (zh) * 2020-09-21 2020-11-24 电子科技大学 一种具有高场转移结构的异质结肖特基势垒二极管
CN112599586B (zh) * 2020-11-24 2022-11-29 上海工程技术大学 一种高可靠性氮化镓基功率器件及制备方法
KR20220138756A (ko) * 2021-04-06 2022-10-13 삼성전자주식회사 파워 소자 및 그 제조방법
CN113809155A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种带有终端结构的GaN基射频器件及其制作方法
CN116487425A (zh) * 2022-01-14 2023-07-25 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7566917B2 (en) 2004-09-28 2009-07-28 Sharp Kabushiki Kaisha Electronic device and heterojunction FET
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2006344634A (ja) * 2005-06-07 2006-12-21 Renesas Technology Corp Ｃｍｏｓ型半導体装置の製造方法および、ｃｍｏｓ型半導体装置
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US7598576B2 (en) 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8114717B2 (en) * 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5192683B2 (ja) * 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP2008172055A (ja) 2007-01-12 2008-07-24 Sharp Corp 窒化物半導体装置及びそれを用いた電力変換装置
US8294137B2 (en) * 2009-01-02 2012-10-23 Faquir Chand Jain Twin-drain spatial wavefunction switched field-effect transistors
JP5533661B2 (ja) * 2008-10-29 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
WO2011163318A2 (en) * 2010-06-23 2011-12-29 Cornell University Gated iii-v semiconductor structure and method
US20120019284A1 (en) 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
US8614478B2 (en) 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
US9379195B2 (en) * 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US8680536B2 (en) * 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US9000484B2 (en) * 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
US9190510B2 (en) * 2012-09-30 2015-11-17 Sensor Electronic Technology, Inc. Semiconductor device with breakdown preventing layer
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9704959B2 (en) * 2013-05-21 2017-07-11 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage

Also Published As

Publication number Publication date
DE102014115117B4 (de) 2023-01-12
CN104600107A (zh) 2015-05-06
US9590048B2 (en) 2017-03-07
DE102014115117A1 (de) 2015-04-30
US20150115326A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
CN104600107B (zh) 电子器件
US9837520B2 (en) Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure
TWI813243B (zh) 包含漸變空乏層的三族氮化物裝置
US8426895B2 (en) Semiconductor device and manufacturing method of the same
TWI640095B (zh) 增強型ｉｉｉ族氮化物元件
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
US20170110598A1 (en) Field effect diode and method of manufacturing the same
KR101946009B1 (ko) 고전자이동도 트랜지스터 및 그 구동방법
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
WO2015143158A1 (en) Vertical nitride semiconductor device
JP2015179786A (ja) 半導体装置
US10153276B2 (en) Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
US20170103978A1 (en) Switch Circuit, Semiconductor Device and Method
US10256294B2 (en) Vertical gallium nitride power field-effect transistor with a field plate structure
CN105895680A (zh) 半导体器件
US9553155B2 (en) Semiconductor device and method
WO2015200885A9 (en) Structures for nitride vertical transistors
US9281413B2 (en) Enhancement mode device
US9570597B2 (en) High electron mobility transistor
KR102241012B1 (ko) 다이오드 내장형 반도체 소자
US20240120417A1 (en) Negative charge extraction structure for edge termination
US9054171B2 (en) HEMT semiconductor device
KR101559111B1 (ko) 양방향 스위칭 소자 및 그 제조 방법
CN103730518A (zh) 一种具有良好电流导通能力和高耐压的半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant