JP4975618B2 - ショットキー接合を有するデバイス - Google Patents
ショットキー接合を有するデバイス Download PDFInfo
- Publication number
- JP4975618B2 JP4975618B2 JP2007519217A JP2007519217A JP4975618B2 JP 4975618 B2 JP4975618 B2 JP 4975618B2 JP 2007519217 A JP2007519217 A JP 2007519217A JP 2007519217 A JP2007519217 A JP 2007519217A JP 4975618 B2 JP4975618 B2 JP 4975618B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- schottky
- conductivity type
- regions
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002019 doping agent Substances 0.000 claims 2
- 239000012535 impurity Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 19
- 229910021332 silicide Inorganic materials 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この出願は半導体装置及びプロセス一般に関し、特にショットキー素子を有する半導体装置、及びショットキー素子を半導体基板に設けるプロセスに関する。
従来のショットキーダイオードでは通常、逆バイアス電圧が大きくなるとリーク電流が急激に大きくなる。電界がショットキー領域において高くなる結果、ショットキー領域がブレークダウンして、素子が破壊される可能性がある。従って、リーク電流が小さく、かつブレークダウン電圧が高い素子、及びリーク電流を小さくし、及びブレークダウン電圧を高くする方法が有用となる。
表面の電界集中を抑制することにより素子のショットキー領域を高電界からシールドする横型ＲＥＳＵＲＦ（ｒｅｄｕｃｅｄ ｓｕｒｆａｃｅ ｆｉｅｌｄ：表面電界緩和）ショットキー素子を開示する。この明細書のショットキー素子については、図１〜１３を参照することにより一層深く理解することができる。
図１は、本明細書の特定の実施形態による、バルク基板１０の位置５に設けられるショットキー素子の断面図を示している。本明細書において、図２〜１２は、図１のショットキー素子を形成するための特定の処理フローを開示している。
図２は、上側層２１を含むバルク基板１０を示している。一の実施形態では、バルク基板１０はシリコンなどのＰ型単結晶半導体基板である。しかしながら、バルク基板１０は他の形態、例えばシリコンオンインシュレータ、シリコンオンサファイア、砒化ガリウムなどであってもよい。一の実施形態では、バルク基板１０には、約１Ｅ１５〜１Ｅ１９／ｃｍ３の範囲のＰ型不純物濃度を有するシリコンを使用し、層２１は基板の不純物ドープ部分であり、バルク材料の導電型とは逆の導電型を有する。例えば、層２１はＮ型層とすることができ、このＮ型層は約１Ｅ１８〜３Ｅ１９／ｃｍ３の範囲、通常は１〜２×１Ｅ１９／ｃｍ３の範囲の不純物濃度を有する。
一の実施形態では、層２１は、完成した半導体装置にＮ型埋め込み層（ＮＢＬ）を形成するために設けられるものであり、アンチモンなどのＮ型元素を、公知の不純物イオン注入法を使用してイオン注入することにより形成することができる。
別の実施形態では、分離層２１は必要ではない。例えば、１Ｅ１８〜３Ｅ１９／ｃｍ３または１〜２×１Ｅ１９／ｃｍ３の範囲のＮ型不純物濃度を有するバルク基板を、固有の不純物濃度を有する上側層２１を設けることなく使用することができる。従って、別の実施形態では、層２１は単に、バルク基板１０の上側部分を表わすに過ぎない。
図３は、エピタキシャル層１２を形成した後の位置５を示している。通常、エピタキシャル層１２は、バルク基板１０の材料と同様の半導体材料を含む。議論を進めるために、エピタキシャル層１２は層２１を覆うエピタキシャルシリコン層とすることができる。形成直後のエピタキシャル層１２は層２１とは逆の導電型を有する、すなわちＰ型エピタキシャル層について本記述において説明する。種々の実施形態では、層１２は２〜４ミクロン、２．５〜３．５ミクロン、または３．２５ミクロン〜３．７５ミクロンの範囲の厚さを有する。層１２の代表的なＰ型不純物濃度は２〜５Ｅ１５／ｃｍ３の範囲である。一の実施形態では、エピタキシャルを形成した後に不純物元素をイオン注入することにより、不純物含有エピタキシャル層１２を形成する。別の実施形態では、不純物元素はエピタキシャル成長中に導入される。図２，３の特定の実施形態はバルク基板を覆うエピタキシャル層を開示しているが、エピタキシャル層は本開示のショットキー素子を形成するためには用いる必要がないことが分かるであろう。例えば、層１０を未処理バルク基板とすることができ、層２１及び１２をバルク基板の不純物ドープ部分とすることができる。
図４は、マスク層１０１を形成した後の位置５を示している。マスク層１０１は開口１２１（一部のみを示している）を有し、この開口によって、エピタキシャル層１２の導電型とは逆の導電型を有するように形成される一つ以上のウェル領域の位置を画定する。領域１１はエピタキシャル層１２と同じ導電型の不純物領域であるが、エピタキシャル層よりも高い不純物濃度を有する領域である。例えば、領域１１は１〜５Ｅ１６／ｃｍ３の範囲、または２〜３Ｅ１６／ｃｍ３の範囲の不純物濃度を有することができる。図１に示すように、領域１１の下側部分のみが最終のショットキー素子に残ることになる。一の実施形態では、層１１は、ボロンのようなＰ型元素をイオン注入することにより形成される。
図５は、Ｎ型領域２２を形成した後の位置５を示し、Ｎ型領域２２は図１のショットキー素子のドリフト領域を含む。領域２２は通常、領域１１と同じマスク層１０１を使用して形成される。領域２２は逆導電型を有する領域の内部に形成される。例えば、領域２２がＮ型領域である場合、領域２２は、領域１１及び１２を合わせた領域であるＰ型領域の内部に、かつＰ型領域に隣接して形成される。Ｎウェル２２の不純物濃度は約２〜４Ｅ１６／ｃｍ３であり、かつＮウェル２２は、領域１１を形成した後にリンをイオン注入することにより形成することができる。複数のウェル領域を同時に、同じ半導体装置に説明したプロセスを使用して形成することができることが分かるであろう。特定の実施形態では、領域２２と同様のウェルは論理素子を収容することになる。ショットキー領域は領域２２に設けられて、高耐圧性能を逆バイアス状態の間に維持し、そして順方向バイアス時に低いオン抵抗特性を持つが、これについてはここで更に詳細に議論する。
図６は、誘電体領域３１，３２を領域１２，２２の内部にそれぞれ形成した後の位置５を示している。通常、誘電体領域３１，３２は、適切ないずれかのシャロートレンチ分離プロセスを使用して形成される酸化膜領域である。別の実施形態では、誘電体領域３１，３２は領域１２及び２２の上に形成することができる。
図７は、領域１２と同じ導電型の領域１３を形成した後の位置５を示している。例えば、領域１３は公知のマスク法を使用して形成されるＰ型領域とすることができる。特定の実施形態では、Ｐ型領域１３はＰ型ボディと呼ぶこととし、そして不純物濃度が約１〜５Ｅ１７／ｃｍ３の領域１２よりも高い不純物濃度を有し、更にボロンのようなＰ型元素をイオン注入することにより形成することができる。図示の領域１３は領域２２に直接隣接するように示されているが、領域１２の一部分を領域１３と２２との間に部分的に設けることができる、または領域１２の一部分を領域１３と２２との間の全体に渡って設けることができる。
図８は、不純物領域２４を形成した後の位置５を示している。シンカー（ｓｉｎｋｅｒ）とも呼ばれる不純物領域２４は、層２１と同じ導電型（極性）を有するので、埋め込み層２１に電気的に接続される。領域２４の不純物濃度は通常、埋め込み層２１の不純物濃度よりも高く、１Ｅ１７〜１Ｅ１９／ｃｍ３の範囲である。一の実施形態では、領域２４はリンなどのＮ型元素をイオン注入することにより形成される。図９は、不純物領域１４及び２３を形成した後の位置５を示している。不純物領域２３は、同じ導電型の不純物がドープされた領域２４及び２２を接続する接続部（ｔｉｅｓ）と呼ばれるコンタクトを構成する。不純物領域１４は領域１３への接続部を構成し、この場合、領域１３及び１４は同じ導電型である。領域１４及び２３の代表的な不純物濃度は約５Ｅ１９〜１Ｅ２０／ｃｍ３の範囲である。
図１は導電層４１を形成した後の位置５を示しており、導電層４１の一部分は、当該部分が適切な仕事関数差を、当該部分と下地領域２２との間に有することによりショットキー領域２５を構成するという意味において、領域２２のショットキーコンタクトとなる。一の実施形態では、導電層４１は、コバルト金属を堆積させ、そしてアニールすることにより形成されるシリサイド４１である。端子５３はシリサイド４１に接続される形で示される。「端子（ｔｅｒｍｉｎａｌ）」という用語は導電性要素、または導電性要素の内、図１のショットキー素子の一部分に接続される部分を指すために使用される。端子は通常、ショットキー素子の内、当該端子のコンタクト先となる領域よりも高い導電率を有する。例えば、金属により、または高不純物濃度ポリシリコンにより形成されるコンタクトビアまたは導電配線が通常、端子を構成する。一の実施形態では、シリサイド４１は、導電構造の内、ショットキー素子のアノードを構成する部分であり、端子５２は、導電構造の内、ウェル接続部２３に接続され、かつショットキーカソードを構成する部分である。
ここで、図１は接続手段４５も示しており、この接続手段は金属配線のような導電性接続手段であり、領域２２の接続部２３を領域２４の接続部２３に接続することに注目されたい。端子５１，５２は接続手段４５の一部分と見なす、または接続手段４５とは別の構造と見なすことができる。別の実施形態では、接続手段４５はアノード５１と領域２４への接続部２３との間の接続手段に置き換えることができるが、これについてはここで更に議論する。
シリサイド４１は逆導電型の第１領域及び第２領域にコンタクトする。一の実施形態では、第１領域は、領域１１，１２，１３，１４により構成されるＰ型領域であり、第２領域は、領域２２，２３により構成されるＮ型領域である。ショットキー素子の端子５２は領域２２に、接続領域２３を通して電気的に接続される。Ｐ型領域１１の少なくとも一部分は領域２２の直ぐ下に位置し、そしてシリサイド４１とＰ型領域１２，１３，１４を通して電気的にコンタクトする。
図１０はショットキー素子の特定の実施形態の３次元表示を示している。ここで、シリサイド４１は図を明瞭にするために示しておらず、通常、分離領域３１と３２との間の交互配列構造の上に設けられ、そして端子５３とコンタクトする（図１に示すように）ことに注目されたい。更に詳細には、図１０は、ショットキー素子の平面図を眺める場合に、領域１３及び２２により構成される交互配列構造を示している。例えば、共通境界位置１３１は領域２２の交互配列構造、及び領域１３の交互配列構造によって共有されるので、ショットキー素子の上側表面にほぼ直交する平面境界を構成する。ここで、共通境界１３１は領域１３及び２２によって、領域１２及び２２の深さ全体に沿って共有される訳ではなく、かつｐ型領域１２の一部分が領域２２との境界となるので、領域１３及び２２が分離されることに注目されたい。
領域２２の交互配列構造も共通境界１３２を領域１３と一緒に共有して、ショットキー素子の上側表面と、かつ共通エッジ１３１から始まる平面境界とほぼ直交するほぼ平坦な平面境界を構成する。ここで、領域１１，１２，及び１３は、同じ導電型を有する領域を構成し、かつほぼ平坦な平面境界が領域２２の交互配列構造と下地領域１１との間に形成されることに注目されたい。この境界は共通エッジ１３１及び１３２から始まる平面境界にほぼ直交する。一の実施形態では、領域１３のＰ型交互配列構造は埋め込み層１１にまで延在する。別の実施形態では、領域１３のＰ型交互配列構造は領域２２の内部で停止する。本明細書において使用するように、ほぼ直交する平面は、互いに対して９０度の角度、８５〜９５度の角度、及び８０〜１００度の角度をなす平面を含む。
図１１は本開示の別の実施形態の３次元図を示している。詳細には、図１１は図１０において説明したものと同様のショットキー素子を示している。しかしながら、領域１３及び２２から成る交互配列構造を設けるのではなく、交互配列構造とはならない領域１３及び２２に類似する非交互配列領域（ｎｏｎ−ｉｎｔｅｒｌｅａｖｅｄ ｒｅｇｉｏｎｓ）６３及び７２が示される。
動作状態では、順バイアスされると、図１の開示のショットキー素子にはアノード５３からカソード５２に電流が流れる。しかしながら、シリサイド４１下のＮ型領域２２に形成されるショットキー領域２５は逆バイアス状態の間、逆方向に流れる電流を小さくするように作用する。逆バイアス状態の間、図１のショットキー素子には空乏層が形成され、この空乏層は領域２２に複数の方向から延びる。第１に、領域２２は左から右に向かって、すなわち図１に示す領域１３から空乏化する。第２に、領域２２は、領域１３及び２２が交互配列される場合には、図１が描かれる紙面に向かって、そして紙面から出て行く方向に空乏化する。これらの第１及び第２の空乏化は、これらの空乏化によって領域２２が、領域２２とシリサイド４１との間の境界にほぼ平行な平面に平行な方向に空乏化するという意味で、単一のＲＥＳＵＲＦ（ｓｉｎｇｌｅ−ＲＥＳＵＲＦ：単一の表面電界緩和）効果が生じる。最後に、カソード５２は埋め込み層２１に領域２４を通して電気的に接続されるので、逆バイアスされている間に領域１１が空乏化し、これによって逆バイアス中の領域２２の空乏化が、領域２２とシリサイド４１との間の境界によって形成される平面にほぼ直交する第２平面において進む。下方からの空乏化も生じる場合、この現象は２重ＲＥＳＵＲＦ（ｄｏｕｂｌｅ−ＲＥＳＵＲＦ：２重表面電界緩和）効果と呼ぶことができる。
左から右に向かって領域２２に逆バイアス中に生じる空乏層は、逆バイアス電圧が大きくなるにつれて、シリサイド４１下のショットキー領域の前面を通過して分離領域３２にまで延びる。空乏層がショットキー領域の前面を通過して延びることによって、逆バイアス電圧が大きくなるにつれて、ショットキー領域に観察される電界がほぼ安定するので、ショットキー領域を流れる逆方向リーク電流が小さくなる。この安定化によって、図１のショットキー素子は従来の素子よりも、逆バイアス状態で大きいリーク電流による影響を受けるということが非常に少なくなる。
別の実施形態では、ショットキー素子のカソード５２ではなく、アノード５３を領域２４の接続部２３に接続することができる。この構造では、逆バイアス電圧によって領域１１が空乏化するということがない、または層２２の底面から空乏化が進むという２重ＲＥＳＵＲＦ効果が生じることがない。
図１２は本開示の別の実施形態の断面図を示している。詳細には、図１２のショットキー素子は図１のショットキー素子と同様であり、類似の領域には同じ番号を付けている。しかしながら、同じ導電型を有する個別の層１１及び１３を設けるのではなく、領域２１１を１つだけ設ける。誘電体層２０２はシリサイド４１を形成する前に設けられ、かつ接続領域２３をショットキー領域２２５から分離するように作用する。Ｎ型領域２２２はエピタキシャル層１２の内部に配置され、かつＰ型領域２１１の上に設けられる。ここで、Ｎ型領域２２２を、前の実施形態のＮ型領域２２よりも非常に薄い構造として示して、Ｎ型領域の厚さが実施形態ごとに変わり得ることを強調していることに留意されたい。シリサイド４１が形成されると、ショットキー領域がＮ型領域２１１に形成されることになる。図１２の素子の動作は図１に関して説明したものと同様であり、空乏化が横方向に生じてショットキー領域を高電圧逆バイアス状態の間に保護する。
図１３は本開示の別の実施形態の断面図を示している。詳細には、図１３のショットキー素子は図１２のショットキー素子と同様である。図１２及び図１３の類似領域には同じ番号を付けている。図１３のショットキー素子は図１２のショットキー素子とは、誘電体スペーサ２０４が領域３１とシリサイド４１との間のＰ型領域２１１の上に配置される点が異なる。このようにして、ショットキー領域２２５の長さは、誘電体スペーサ２０２と２０４との間の距離となる。導電接続手段２４６はシリサイド４１を接続領域１４に接続する。
図１４は本開示の別の実施形態の断面図を示している。詳細には、図１４のショットキー素子は図１０のショットキー素子と同様である。図１４及び図１０の類似領域には同じ番号を付けている。図１４のショットキー素子は図１０のショットキー素子とは、誘電体スペーサ２３３が領域１３及び２２の内部の基板１０の上に配置される点が異なる。このようにして、ショットキー領域２２５の長さは、誘電体スペーサ２３３と２３２との間の距離となる。導電接続手段２４７はシリサイド４１を接続領域１４に接続する。
本明細書における方法及び装置によって柔軟な実施形態が可能になる。或る特定の例を使用して説明を行なっているが、この技術分野の当業者であれば、これらの例は単なる例示であり、多数の変形例が存在することが分かるであろう。例えば、方法を本明細書における示唆に従って用いる際の使用に適するものとなり得る種々のタイプの堆積法及び不純物導入法、及び素子を現時点において利用することができる。また、本開示の或る実施形態を当該実施形態の或る変形例とともに、本明細書において示し、そして説明してきたが、この技術分野の当業者であれば、開示の示唆を取り入れた他の多くの種々の実施形態を容易に構成することができることに留意されたい。効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法が、更にはいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。従って、本開示は本明細書に示される特定の形態に制限されるものではなく、このような代替物、変形例、及び均等物を、これらが本開示の技術思想及び技術範囲に合理的に対応するとして包括するものである。
Claims (4)
- 導電層に接続された第１端子と、前記導電層の第１の部分はショットキー接合であることと、
前記ショットキー接合の下にある第１導電型の第１領域と、前記第１領域の第１の部分は前記ショットキー接合の直下にあることと、
前記第１領域の下にあり、第２導電型である第２領域と、前記第２領域の第１の部分は前記第１領域の第１の部分の直下にあることと、前記第２導電型は前記第１導電型と反対のものであることと、
前記第２領域の下にあり、前記第１導電型である第３領域と、前記第３領域の第１の部分は前記第２領域の直下にあることと、
前記第１領域の上方にあり前記第１領域及び前記第３領域に電気接続されている第２端子と、
前記第１領域と水平方向にて隣接し、第２導電型である第４領域と、前記第４領域は前記第１端子に電気接続されていることと、前記第４領域の第１の部分は前記第２領域と水平方向にて隣接していることと、前記第２領域は前記第４領域の接続領域を介して前記導電層に電気接続されていることと、前記第４領域の接続領域は前記第４領域のうちの他の部分よりも高いドーパント濃度を有していることと、
前記第４領域が、前記第１領域に向かって分枝して延びる部分をさらに有することで前記第１領域と前記第４領域が互いに交互に配列されるために、前記第１領域は第１の交互配列構造からなり、前記第４領域は第２の交互配列構造からなることとからなる、デバイス。 - 前記第１領域と第２領域は、第１の方向を指向する第１の界面をなし、前記第１領域と第４領域は、第２の方向を指向する第２の界面をなし、前記第１の方向と第２の方向はほぼ直交している、請求項１に記載のデバイス。
- 前記第１領域と第４領域は第３の方向を指向する第３の界面をなし、前記第３の方向と第１の方向はほぼ直交し、前記第３の方向と第２の方向はほぼ直交している、請求項２に記載のデバイス。
- 導電層に接続されている第１端子と、前記導電層の第１の部分はショットキー接合であることと、
前記ショットキー接合の下にある第１導電型の第１領域と、前記第１領域の第１の部分は前記ショットキー接合の直下にあることと、
前記第１領域の前記第１の部分の直下にあり、第２導電型である第２領域と、前記第２導電型は前記第１導電型と反対のものであることと、
前記第２領域の直下にあり、前記第１導電型である第３領域と、
前記第１領域の上方にあり前記第１領域及び前記第３領域に電気接続されている第２端子と、
前記第１領域と水平方向にて隣接し、第２導電型である第４領域と、前記第４領域は前記第１端子に電気接続されていることと、前記第４領域の第１の部分は前記第２領域と水平方向にて隣接していることと、前記第２領域は前記第４領域の接続領域を介して前記導電層に電気接続されていることと、前記第４領域の接続領域は前記第４領域のうちの他の部分よりも高いドーパント濃度を有していることと、
前記第４領域が、前記第１領域に向かって分枝して延びる部分をさらに有することで前記第１領域と前記第４領域が互いに交互に配列されるために、前記第１領域は第１の交互配列構造からなり、前記第４領域は第２の交互配列構造からなることとからなる、デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/881,678 | 2004-06-30 | ||
| US10/881,678 US7355260B2 (en) | 2004-06-30 | 2004-06-30 | Schottky device and method of forming |
| PCT/US2005/017704 WO2006007143A2 (en) | 2004-06-30 | 2005-05-19 | Schottky device and method of forming |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008505487A JP2008505487A (ja) | 2008-02-21 |
| JP2008505487A5 JP2008505487A5 (ja) | 2008-07-10 |
| JP4975618B2 true JP4975618B2 (ja) | 2012-07-11 |
Family
ID=35512975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007519217A Active JP4975618B2 (ja) | 2004-06-30 | 2005-05-19 | ショットキー接合を有するデバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7355260B2 (ja) |
| JP (1) | JP4975618B2 (ja) |
| KR (1) | KR20070026690A (ja) |
| CN (1) | CN100576569C (ja) |
| TW (1) | TWI358835B (ja) |
| WO (1) | WO2006007143A2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704143B1 (en) | 2000-10-23 | 2004-03-09 | Adc Telecommunications, Inc. | Method and apparatus for adjusting an optical element to achieve a precise length |
| US7550804B2 (en) | 2006-03-27 | 2009-06-23 | Freescale Semiconductor, Inc. | Semiconductor device and method for forming the same |
| US7777257B2 (en) * | 2007-02-14 | 2010-08-17 | Freescale Semiconductor, Inc. | Bipolar Schottky diode and method |
| US8168466B2 (en) * | 2007-06-01 | 2012-05-01 | Semiconductor Components Industries, Llc | Schottky diode and method therefor |
| US7781859B2 (en) * | 2008-03-24 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diode structures having deep wells for improving breakdown voltages |
| US8324705B2 (en) * | 2008-05-27 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diodes having low-voltage and high-concentration rings |
| US7915704B2 (en) * | 2009-01-26 | 2011-03-29 | Freescale Semiconductor, Inc. | Schottky diode |
| US7972913B2 (en) * | 2009-05-28 | 2011-07-05 | Freescale Semiconductor, Inc. | Method for forming a Schottky diode |
| CN102347373B (zh) * | 2010-08-03 | 2013-04-17 | 旺宏电子股份有限公司 | 肖特基二极管 |
| US8878329B2 (en) * | 2010-09-17 | 2014-11-04 | United Microelectronics Corp. | High voltage device having Schottky diode |
| CN102842596B (zh) * | 2011-06-22 | 2015-05-20 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| JP6087520B2 (ja) * | 2011-07-13 | 2017-03-01 | キヤノン株式会社 | ダイオード素子及び検出素子 |
| US8592274B2 (en) * | 2012-03-27 | 2013-11-26 | Alpha And Omega Semiconductor Incorporated | LDMOS with accumulation enhancement implant |
| EP3460856B1 (en) * | 2017-09-26 | 2020-12-02 | ams AG | Schottky barrier diode with improved schottky contact for high voltages |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050062B2 (ja) * | 1982-03-19 | 1985-11-06 | 三菱電機株式会社 | 半導体集積回路装置 |
| JPS5936264U (ja) * | 1982-07-27 | 1984-03-07 | サンケン電気株式会社 | シヨツトキバリア半導体装置 |
| JPS61296760A (ja) * | 1985-06-26 | 1986-12-27 | Hitachi Ltd | 半導体装置 |
| US4989058A (en) | 1985-11-27 | 1991-01-29 | North American Philips Corp. | Fast switching lateral insulated gate transistors |
| US5614755A (en) | 1993-04-30 | 1997-03-25 | Texas Instruments Incorporated | High voltage Shottky diode |
| US5483087A (en) | 1994-07-08 | 1996-01-09 | International Rectifier Corporation | Bidirectional thyristor with MOS turn-off capability with a single gate |
| US5818084A (en) | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
| US6784489B1 (en) * | 1997-03-28 | 2004-08-31 | Stmicroelectronics, Inc. | Method of operating a vertical DMOS transistor with schottky diode body structure |
| JP2001185740A (ja) * | 1999-12-24 | 2001-07-06 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US6617642B1 (en) * | 2000-02-23 | 2003-09-09 | Tripath Technology, Inc. | Field effect transistor structure for driving inductive loads |
| US6552406B1 (en) | 2000-10-03 | 2003-04-22 | International Business Machines Corporation | SiGe transistor, varactor and p-i-n velocity saturated ballasting element for BiCMOS peripheral circuits and ESD networks |
| JP4097417B2 (ja) | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4277496B2 (ja) * | 2001-11-21 | 2009-06-10 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
-
2004
- 2004-06-30 US US10/881,678 patent/US7355260B2/en active Active
-
2005
- 2005-05-19 CN CN200580021992A patent/CN100576569C/zh not_active Expired - Fee Related
- 2005-05-19 WO PCT/US2005/017704 patent/WO2006007143A2/en active Application Filing
- 2005-05-19 KR KR1020067027790A patent/KR20070026690A/ko not_active Application Discontinuation
- 2005-05-19 JP JP2007519217A patent/JP4975618B2/ja active Active
- 2005-06-15 TW TW094119834A patent/TWI358835B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN100576569C (zh) | 2009-12-30 |
| TWI358835B (en) | 2012-02-21 |
| CN1977389A (zh) | 2007-06-06 |
| JP2008505487A (ja) | 2008-02-21 |
| WO2006007143A3 (en) | 2006-04-06 |
| KR20070026690A (ko) | 2007-03-08 |
| TW200614520A (en) | 2006-05-01 |
| US7355260B2 (en) | 2008-04-08 |
| US20060001057A1 (en) | 2006-01-05 |
| WO2006007143A2 (en) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975618B2 (ja) | ショットキー接合を有するデバイス | |
| US7282386B2 (en) | Schottky device and method of forming | |
| US10002952B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US20130029466A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN115699328A (zh) | 具有分段沟槽和屏蔽件的沟槽功率器件 | |
| JP2013084905A (ja) | 縦型半導体素子を備えた半導体装置 | |
| JP2004319732A (ja) | 半導体装置 | |
| CN104752492B (zh) | 用于制造半导体器件的方法和半导体器件 | |
| US7649222B2 (en) | Semiconductor device | |
| US12002890B2 (en) | Semiconductor protection device | |
| JP2024501237A (ja) | 絶縁トレンチゲート電極を有するパワー半導体デバイスおよびパワー半導体デバイスを製造する方法 | |
| US11677019B2 (en) | IGBT device with narrow mesa and manufacture thereof | |
| JP7327672B2 (ja) | 半導体装置 | |
| CN114402438A (zh) | 半导体设备以及用于制造半导体设备的方法 | |
| JP2019016765A (ja) | 半導体装置 | |
| WO2019116481A1 (ja) | ワイドギャップ半導体装置 | |
| JP5021862B2 (ja) | ゲートとエミッタとの間の静電気防止のためのダイオードを含むｍｏｓ型半導体素子 | |
| WO2022264697A1 (ja) | 半導体装置 | |
| US11502192B2 (en) | Monolithic charge coupled field effect rectifier embedded in a charge coupled field effect transistor | |
| US20230387194A1 (en) | Field effect transistor and method of manufacturing the same | |
| KR20220157838A (ko) | 반도체 보호 소자 | |
| TWI575570B (zh) | 半導體裝置及其製造方法 | |
| KR100277680B1 (ko) | 개선된 엘아이지비티 전력소자 | |
| JP2015153988A (ja) | 半導体装置 | |
| KR101279216B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |