CN106783581A - 半导体晶圆的加工方法、应用及肖特基二极管的制备方法 - Google Patents

半导体晶圆的加工方法、应用及肖特基二极管的制备方法 Download PDF

Info

Publication number
CN106783581A
CN106783581A CN201710045216.3A CN201710045216A CN106783581A CN 106783581 A CN106783581 A CN 106783581A CN 201710045216 A CN201710045216 A CN 201710045216A CN 106783581 A CN106783581 A CN 106783581A
Authority
CN
China
Prior art keywords
wafer
machining locus
layer
schottky diode
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710045216.3A
Other languages
English (en)
Other versions
CN106783581B (zh
Inventor
王品东
陈明钰
杨硕
王斌
田振兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JILIN MAGIC SEMICONDUCTOR Co Ltd
Original Assignee
JILIN MAGIC SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JILIN MAGIC SEMICONDUCTOR Co Ltd filed Critical JILIN MAGIC SEMICONDUCTOR Co Ltd
Priority to CN201710045216.3A priority Critical patent/CN106783581B/zh
Publication of CN106783581A publication Critical patent/CN106783581A/zh
Application granted granted Critical
Publication of CN106783581B publication Critical patent/CN106783581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体晶圆的加工方法、应用及肖特基二极管的制备方法，涉及半导体器件制造技术领域，该半导体晶圆的加工方法，是在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。该方法解决了现有技术的晶圆在进行背面刻蚀时正面图形发生二次腐造成的成品率低的技术问题，从而避免了晶圆正面的二次腐蚀。

Description

半导体晶圆的加工方法、应用及肖特基二极管的制备方法
技术领域
本发明涉及半导体器件制造技术领域，尤其是涉及一种半导体晶圆的加工方法、应用及肖特基二极管的制备方法。
背景技术
肖特基二极管(Schottky Barrier Diode，缩写成SBD)不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体(接触)二极管或表面势垒二极管，它是一种热载流子二极管。是近年来问世的低功耗、大电流、超高速半导体器件。其反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安。这些优良特性是快恢复整流管所无法比拟的。
肖特基二极管是通过金属与半导体接触而构成，半导体通常为硅(Si)或砷化镓(GaAs)。由于电子比空穴迁移率大，为获得良好的频率特性，故选用N型半导体材料作为基片。为了减小SBD的结电容，提高反向击穿电压，同时又不使串联电阻过大，通常是在N衬底上外延一层高阻N薄膜。N型外延片经过清洁处理及热氧化。随后用光刻技术开出窗口，并在真空系统中进行蒸发或溅射以淀积金属。金属图形由另一步光刻确定。
目前，采用的较为普遍的光刻方式是划片槽会延伸至晶圆的边缘，在后续的背面的刻蚀过程中，刻蚀液会顺着划片槽对正面图形进行二次腐蚀，从而影响正面二极管芯片的性能，进而影响成品率。
发明内容
本发明的第一目的在于提供一种半导体晶圆的加工方法，以解决现有技术的晶圆在进行背面刻蚀时正面图形发生二次腐造成的成品率低的技术问题。
本发明的第二目的在于提供一种肖特基二极管的制备方法，以解决现有技术肖特基二极管成品率低及质量下降的问题。
本发明的第三目的在于提供一种半导体晶圆的加工方法在制备肖特基三极管中的应用。
为了实现本发明的上述目的，特采用以下技术方案：
一种半导体晶圆的加工方法，在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。
进一步的，所述加工轨迹边缘和所述晶圆边缘之间的最大距离为0.3－3mm。
进一步的，所述加工轨迹边缘和所述晶圆边缘之间的最大距离为0.5－1mm。
一种肖特基二极管的制备方法，该方法包括上述半导体晶圆的加工方法。
进一步的，上述肖特基二极管的制备方法，具体包括以下步骤：
1)在衬底表面生长外延层，在所述外延层上生长保护层；
2)在所述保护层上预设刻蚀区，通过刻蚀去除所述预设刻蚀区的保护层后沉积金属层并退火处理以形成肖特基接触硅化物；
3)再利用与所述预设刻蚀区相匹配的光刻版和所述晶圆的加工方法在晶圆上形成用于切割所述晶圆的加工轨迹；
4)将具有加工轨迹的晶圆正面覆膜后进行晶圆背面的腐蚀处理。
进一步的，所述步骤3)具体包括以下步骤：在沉积金属层并经退火处理后的晶圆表面涂覆光刻胶，用与所述预设刻蚀区相匹配的光刻版进行光刻、显影、刻蚀形成加工轨迹；
所述光刻版的图形区域尺寸小于所述晶圆的表面尺寸。
进一步的，所述步骤2)中还包括有去除加工轨迹边缘至晶圆边缘之间区域的保护层的步骤。
进一步的，所述衬底为N型硅片。
进一步的，所述外延层为N型外延层。
进一步的，所述保护层为二氧化硅层。
进一步的，所述金属层中用的金属为银、铝、金、钛或钴。
上述半导体晶圆的加工方法在制备肖特基三极管中的应用。
与已有技术相比，本发明具有如下有益效果：
本发明采用的加工方法中，在晶圆的加工表面上通过预处理工艺形成加工轨迹，并且加工轨迹未到晶圆的边缘，因此在晶圆的边缘形成没有布设加工轨迹的区域。由于加工表面上的加工轨迹并未达到晶圆的边缘，在处理晶圆背面的过程中，例如背面刻蚀时，腐蚀液不会进入晶圆的加工表面，从而避免了晶圆加工表面的二次腐蚀。另外，由于在该预处理方法中处于边缘的没有加工轨迹的区域不被腐蚀从而还可以避免由于边缘区域与加工区域腐蚀速率不同造成的金属残留的问题，进而避免残留金属在后续生产工艺过程中对二极管的损伤。
利用本发明提供的肖特基二极管的制备方法制备二极管时，可将二极管的成品合格率提高1％以上，并节约后续检验人员的人工成本，每月可提高100万的经济效益。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明刻蚀后的肖特基二极管晶圆的结构示意图。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
本发明的一个方面提供了一种半导体晶圆的加工方法，在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。如图1所示。
本发明采用的加工方法中，在晶圆的加工表面上通过预处理工艺形成加工轨迹，并且加工轨迹未到晶圆的边缘，因此在晶圆的边缘形成没有布设加工轨迹的区域。由于加工表面上的加工轨迹并未达到晶圆的边缘，在处理晶圆背面的过程中，例如背面刻蚀时，腐蚀液不会进入晶圆的加工表面，从而避免了晶圆加工表面的二次腐蚀。另外，由于在该预处理方法中处于边缘的没有加工轨迹的区域不被腐蚀从而还可以避免由于边缘区域与加工区域腐蚀速率不同造成的金属残留的问题，进而避免残留金属在后续生产工艺过程中对二极管的损伤。
在制备二极管的工艺过程中，上述预处理工艺为光刻工艺，且上述加工出来的加工轨迹为划片槽。
本发明的优选实施方式中，所述加工轨迹边缘和所述晶圆边缘之间的最大距离为0.3－3mm。
本发明的优选实施方式中，所述加工轨迹边缘和所述晶圆边缘之间的最大距离为0.5－1mm。
当制备的半导体器件的芯粒尺寸较大时，加工轨迹未及晶圆边缘的尺寸可宜为0.3－3mm，这样可提高整个晶圆的利用率并且还能防止二次腐蚀。
本发明的优选实施方式中，所述加工轨迹和所述晶圆边缘之间的最大距离还可不大于两个半导体芯粒的尺寸；所述半导体芯粒为所述晶圆加工出的芯粒。
本发明的优选实施方式中，所述加工轨迹和所述晶圆边缘之间的最大距离不大于一个半导体芯粒的尺寸。
当制备的半导体器件的芯粒尺寸较小时，加工轨迹未及晶圆边缘的尺寸可不大于一个芯粒的尺寸，这样可提高整个晶圆的利用率并且还能防止二次腐蚀。上述尺寸可进一步提高晶圆的利用率。
加工轨迹和晶圆边缘之间区域为隔离区。
本发明另一个方面提供了一种肖特基二极管的制备方法，该方法包括上述半导体晶圆的加工方法。
在本发明的优选实施方式中，上述方法包括以下步骤：
1)在衬底表面生长外延层，在所述外延层上生长保护层；
2)在所述保护层上预设刻蚀区，通过刻蚀去除所述预设刻蚀区的保护层后沉积金属层并退火处理以形成肖特基接触硅化物；
3)再利用与所述预设刻蚀区相匹配的光刻版和上述晶圆的加工方法在晶圆上形成用于切割所述晶圆的加工轨迹；
4)将具有加工轨迹的晶圆正面覆膜后进行晶圆背面的腐蚀处理。
上述预留刻蚀区为肖特基二极管芯粒的加工区域。
本发明的优选实施方式中，在沉积金属层并经退火处理后的晶圆表面涂覆光刻胶，用与所述预设刻蚀区相匹配的光刻版进行光刻、显影、刻蚀形成加工轨迹；
所述光刻版的图形区域尺寸小于所述晶圆的表面尺寸。
上述加工轨迹即为划片槽。
光刻版的图形区域尺寸小于晶圆的表面尺寸，用光刻胶覆盖晶圆的隔离区，从而可以保护加工轨迹和晶圆边缘之间的区域不被腐蚀。
上述光刻版的光刻图形与晶圆上的肖特基二极管芯粒区的相匹配，加工出的划片槽之间即为肖特基二极管的芯粒区。
利用本发明提供的肖特基二极管的制备方法制备二极管时，可将二极管的成品合格率提高1％，并节约后续检验人员的人工成本，每月可提高100万的经济效益。
本发明的优选实施方式中，上述步骤2)中还包括有去除加工轨迹边缘至晶圆边缘之间区域的保护层的步骤。
由于金属层与保护层粘结性较差，因此在沉积金属层前要将隔离区表面的保护层去除干净，加大金属层和衬底间的粘结性，避免在后续处理工艺过程中出现掉金属的现象。
在本发明的优选实施方式中，所述晶圆为N型硅片。
在本发明的优选实施方式中，所述外延层为N型外延层。
在本发明的优选实施方式中，所述保护层为二氧化硅层。
在本发明的优选实施方式中，所述金属层中用的金属为银、铝、金、钛或钴。
本发明的第三个方面提供了上述半导体晶圆的加工方法在制备肖特基三极管中的应用。
下面将结合实施例1-7和对比例1对本发明做进一步详细的说明。
实施例1
实施例1中的半导体晶圆上的芯粒的尺寸为0.5mm。
其中，该半导体晶圆的加工方法，是在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。
上述预处理工艺为光刻工艺，加工轨迹为划片槽，即在晶圆表面涂覆光刻胶，用光刻版进行光刻、显影、刻蚀形成划片槽，不同划片槽之间的区域为半导体芯粒区。该光刻工艺中光刻版的图形区域尺寸小于晶圆的表面尺寸。
刻蚀后晶圆的边缘留有隔离区，隔离区未被刻蚀。隔离区的尺寸为0.3mm，不大于一个半导体芯粒的尺寸。
实施例2
实施例2中的半导体晶圆上的芯粒的尺寸为3mm。
其中，该半导体晶圆的加工方法，是在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。
上述预处理工艺为光刻工艺，加工轨迹为划片槽，即在晶圆表面涂覆光刻胶，用光刻版进行光刻、显影、刻蚀形成划片槽，不同划片槽之间的区域为半导体芯粒区。该光刻工艺中光刻版的图形区域尺寸小于晶圆的表面尺寸。
刻蚀后晶圆的边缘留有隔离区，隔离区未被刻蚀。隔离区的尺寸为1mm。
实施例3
实施例3中的半导体晶圆上的芯粒的尺寸为6mm。
其中，该半导体晶圆的加工方法，是在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。
上述预处理工艺为光刻工艺，加工轨迹为划片槽，即在晶圆表面涂覆光刻胶，用光刻版进行光刻、显影、刻蚀形成划片槽，不同划片槽之间的区域为半导体芯粒区。该光刻工艺中光刻版的图形区域尺寸小于晶圆的表面尺寸。
刻蚀后晶圆的边缘留有隔离区，隔离区未被刻蚀。隔离区的尺寸为2mm。
实施例4
实施例4提供了一种肖特基二极管，其制备方法包括以下步骤：
1)在N型硅片衬底表面生长N型外延层，并沉积二氧化硅保护层；
2)在保护层上预设刻蚀区，通过刻蚀去除预设刻蚀区的保护层后沉积金属层并退火处理以形成肖特基接触硅化物；
去除保护层时要同时将隔离区的保护层去除；
3)在沉积金属层并经退火处理后的晶圆表面涂覆光刻胶，用实施例1中的光刻工艺进行光刻、显影、刻蚀形成加工轨迹，即划片槽；
上述光刻版的图形区域尺寸小于晶圆的表面尺寸；加工出的划片槽之间的区域为肖特基二极管的芯粒区；
4)将具有加工轨迹的晶圆正面覆膜后进行晶圆背面的腐蚀处理；
5)背面沉淀阴极金属层，并引出正负极。
实施例5
实施例5提供了一种肖特基二极管，其制备方法包括以下步骤：
1)在N型硅片衬底表面生长N型外延层，并沉积二氧化硅保护层；
2)在保护层上预设刻蚀区，通过刻蚀去除预设刻蚀区的保护层后沉积金属层并退火处理以形成肖特基接触硅化物；
去除保护层时要同时将隔离区的保护层去除；
3)在沉积金属层并经退火处理后的晶圆表面涂覆光刻胶，用实施例2中的光刻工艺进行光刻、显影、刻蚀形成加工轨迹，即划片槽；
上述光刻版的图形区域尺寸小于晶圆的表面尺寸；加工出的划片槽之间的区域为肖特基二极管的芯粒区；
4)将具有加工轨迹的晶圆正面覆膜后进行晶圆背面的腐蚀处理；
5)背面沉淀阴极金属层，并引出正负极。
实施例6
实施例6提供了一种肖特基二极管，其制备方法包括以下步骤：
1)在N型硅片衬底表面生长N型外延层，并沉积二氧化硅保护层；
2)在保护层上预设刻蚀区，通过刻蚀去除预设刻蚀区的保护层后沉积金属层并退火处理以形成肖特基接触硅化物；
去除保护层时要同时将隔离区的保护层去除；
3)在沉积金属层并经退火处理后的晶圆表面涂覆光刻胶，用实施例3中的光刻工艺进行光刻、显影、刻蚀形成加工轨迹，即划片槽；
上述光刻版的图形区域尺寸小于晶圆的表面尺寸；加工出的划片槽之间的区域为肖特基二极管的芯粒区；
4)将具有加工轨迹的晶圆正面覆膜后进行晶圆背面的腐蚀处理；
5)背面沉淀阴极金属层，并引出正负极。
对比例1
目前的生产流程工艺，具体步骤包括：
1)在N型硅片衬底表面生长N型外延层，并沉积二氧化硅保护层；
2)在保护层上预设刻蚀区，通过刻蚀去除预设刻蚀区的保护层后；
3)沉积银金属层；
4)退火处理，形成肖特基接触硅化物；
5)光刻时将划片槽刻蚀到晶圆的边缘；
6)正面覆膜，背面刻蚀以去除背面的损伤层；
7)背面沉淀阴极金属层，并引出正负极。
实际生产试验：分别用实施例4－6和对比例1提供的制备方法制备肖特基二极管，用同一条生产线做投产测试。每种实施例和对比例投产10万片，测试最终二极管的成品率，列于表1。
表1各实施例和对比例成品率对比
检测项 实施例4 实施例5 实施例6 对比例1
成品率 95％ 95.50％ 95.40％ 93.20％
由表1可知，利用本发明提供的制备方法制备的肖特基二极管的成品率比常规方法提高了1％以上，每个月可提高100万的收益，经济效果显著。
实施例7
实施例7提供了一种利用实施例1所提供的光刻方法制备的肖特基三极管。
本发明提高的光刻方法还能用于制备肖特基三极管等半导体器件。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，在不背离本发明的精神和范围的情况下可以作出许多其它的更改和修改。因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些变化和修改。

Claims (10)

1.一种半导体晶圆的加工方法，其特征在于，在所述晶圆的待加工表面进行预处理形成加工轨迹；所述加工轨迹未及所述晶圆的边缘。
2.根据权利要求1所述的半导体晶圆的加工方法，其特征在于，所述加工轨迹边缘和所述晶圆边缘之间的最大距离为0.3－3mm。
3.根据权利要求2所述的半导体晶圆的加工方法，其特征在于，所述加工轨迹边缘和所述晶圆边缘之间的最大距离为0.5－1mm。
4.一种肖特基二极管的制备方法，其特征在于，该方法包括权利要求1－3任一项所述的半导体晶圆的加工方法。
5.根据权利要求4所述的肖特基二极管的制备方法，其特征在于，包括以下步骤：
1)在一半导体衬底表面生长外延层，在所述外延层上生长保护层；
2)在所述保护层上预设刻蚀区，通过刻蚀去除所述预设刻蚀区的保护层后沉积金属层并退火处理以形成肖特基接触硅化物；
3)再利用与所述预设刻蚀区相匹配的光刻版和权利要求1－3任一项所述半导体晶圆的加工方法在晶圆上形成用于切割所述晶圆的加工轨迹；
4)将具有加工轨迹的晶圆正面覆膜后进行晶圆背面的腐蚀处理。
6.根据权利要求5所述的肖特基二级管的制备方法，其特征在于，所述步骤3)具体包括以下步骤：
在沉积金属层并经退火处理后的晶圆表面涂覆光刻胶，用与所述预设刻蚀区相匹配的光刻版进行光刻、显影、刻蚀形成加工轨迹；
所述光刻版的图形区域尺寸小于所述晶圆的表面尺寸。
7.根据权利要求5所述的肖特基二极管的制备方法，其特征在于，所述步骤2)中还包括有去除加工轨迹边缘至晶圆边缘之间区域的保护层的步骤。
8.根据权利要求4－7任一项所述的肖特基二极管的制备方法，其特征在于，所述晶圆为N型硅片；
优选地，所述外延层为N型外延层；
优选地，所述保护层为二氧化硅层。
9.根据权利要求8所述的肖特基二极管的制备方法，其特征在于，所述金属层中用的金属为银、铝、金、钛或钴。
10.权利要求1－3任一项所述的半导体晶圆的加工方法在制备肖特基三极管中的应用。
CN201710045216.3A 2017-01-20 2017-01-20 半导体晶圆的加工方法、应用及肖特基二极管的制备方法 Active CN106783581B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710045216.3A CN106783581B (zh) 2017-01-20 2017-01-20 半导体晶圆的加工方法、应用及肖特基二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710045216.3A CN106783581B (zh) 2017-01-20 2017-01-20 半导体晶圆的加工方法、应用及肖特基二极管的制备方法

Publications (2)

Publication Number Publication Date
CN106783581A true CN106783581A (zh) 2017-05-31
CN106783581B CN106783581B (zh) 2020-07-07

Family

ID=58945316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710045216.3A Active CN106783581B (zh) 2017-01-20 2017-01-20 半导体晶圆的加工方法、应用及肖特基二极管的制备方法

Country Status (1)

Country Link
CN (1) CN106783581B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740380A (zh) * 2008-11-25 2010-06-16 上海华虹Nec电子有限公司 一种肖特基二极管的制备方法
CN102040185A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 承载晶圆的制作方法和承载晶圆
US20130164893A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Fabrication of floating guard rings using selective regrowth
CN103187250A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 多次外延生长方法
US20150380291A1 (en) * 2013-05-24 2015-12-31 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
CN103579375B (zh) * 2013-11-18 2016-08-17 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740380A (zh) * 2008-11-25 2010-06-16 上海华虹Nec电子有限公司 一种肖特基二极管的制备方法
CN102040185A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 承载晶圆的制作方法和承载晶圆
US20130164893A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Fabrication of floating guard rings using selective regrowth
CN103187250A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 多次外延生长方法
US20150380291A1 (en) * 2013-05-24 2015-12-31 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
CN103579375B (zh) * 2013-11-18 2016-08-17 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法

Also Published As

Publication number Publication date
CN106783581B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
US9328427B2 (en) Edgeless pulse plating and metal cleaning methods for solar cells
US8901010B2 (en) Methods for improving solar cell lifetime and efficiency
CN103229275B (zh) 碳化硅半导体装置及其制造方法
JP2011060939A (ja) 半導体装置の製造方法
CN106876262A (zh) 一种制作高效玻璃钝化芯片工艺
CN108183153A (zh) Led芯片的制备方法
CN106783581A (zh) 半导体晶圆的加工方法、应用及肖特基二极管的制备方法
CN105762076B (zh) 一种扩散型高压大电流肖特基芯片的生产工艺
US10355091B2 (en) Semiconductor device and method for manufacturing the same
US8956954B2 (en) Method of processing wafers for saving material and protecting environment
Lin et al. Contact engineering of GaN-on-silicon power devices for breakdown voltage enhancement
CN103985767A (zh) 一种肖特基势垒器件及其制作方法
Lange et al. Contact and Bulk Resistivity Screening for Advanced Crystalline Silicon Solar Cell Concepts by an Economical and Reliable Transfer Length Measurement Method Based on Laser Micro‐Patterning
CN104882407A (zh) 一种半导体器件的制造方法
CN103943528A (zh) 用于ndc薄膜的离线监控方法
US10141235B2 (en) Semiconductor device and method for manufacturing the same
Song et al. Laser recrystallization for efficient multi-crystalline silicon solar cell
Acero et al. Effect of the blistering of ALD Al 2 O 3 films on the silicon surface in Al-Al 2 O 3-Si structures
CN105470162A (zh) 一种侦测接触孔缺陷的方法
Sejil et al. Optimization of VLS growth process for 4H-SiC P/N junctions
JP2014063785A (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
GB2584372A (en) Method of reducing semiconductor substrate surface unevenness
CN203367292U (zh) 一种低电压二极管
JP7501392B2 (ja) シリコン単結晶のｄｌｔｓ評価方法
CN102466577A (zh) 物理检测样品制取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant