CN203367292U - 一种低电压二极管 - Google Patents

Abstract

本实用新型涉及一种低电压二极管。该低电压二极管依次包括第一电极层；第一电极层上的硅衬底；硅衬底上第一导电类型的外延层；所述外延层中与第一导电类型相反的第二导电类型的高浓度掺杂区；所述外延层上具有暴露所述掺杂区的开口的绝缘层；位于所述掺杂区和部分绝缘层上的夹层保护层；位于所述夹层保护层上的第二电极层，其特征在于，所述夹层保护层和所述第二电极层具有完全相同的外边界。根据本实用新型制作的低电压二极管，不仅产品合格率得到显著提高，而且由于制作工艺简化，生产效能获得相应提升。

Description

一种低电压二极管

技术领域

本实用新型涉及低电压二极管器件。更具体地，本实用新型涉及一种优化工艺的低电压二极管及其制造方法。 

背景技术

目前低电压二极管芯片生产工艺中，普遍采用固定电阻率的硅基片，如：P⁺、P⁺⁺、N⁺或N⁺⁺衬底硅基片。生产工艺的主要步骤包括，在选定衬底硅基片上生长特定厚度、电阻率及掺杂类型的外延层，例如：在P⁺⁺衬底硅基片上生长10μm的P⁺外延层；在所述外延层中掺杂一定剂量的相反导电型的杂质以形成PN结势垒；以及在引线孔上覆盖金属电极层形成欧姆接触作为引出电极。这样的工艺主要存在两点不足，其一，常规工艺低电压二极管的PN结扩散深度较浅，其抗静电性能及泄放浪涌电流能力较弱，限制了低电压二极管的适用范围。其二，如前所述，低电压二极管的结扩散深度较浅，形成在外延层一侧的金属电极层在形成欧姆接触时易造成PN结结面损伤，损伤严重时甚至可导致芯片的早期失效。以常用的金属铝作为金属电极材料为例，在外延层上形成铝金属层后，为保证金属铝与掺杂外延层形成良好的欧姆接触，需要对得到的结构进行退火以使铝与硅共融。因为硅在铝中有一定的溶解度，退火过程容易引起铝向硅中“楔进”引发铝尖楔现象。在二极管的结扩散深度较浅的情况下，所形成的铝尖楔有可能刺穿PN结结面，导致二极管齐纳击穿漏电流偏大，影响成品率，并有可能导致可靠性下降。为了弥补以上两点不足，本领域技术人员采用在外延层上生长例如Ti-W，Ni-Cr金属阻挡层的方法保护浅PN结或采用在外延层上LPCVD生长多晶硅的工艺方法增加结深，这样通过在外延层和金属电极层之间增加夹层保护层来防止由于外延层一侧的金属电极层形成欧姆接触时损伤PN结结面带来的漏电和击穿不良等影响。夹层保护层的引入很好地解决了上述导致器件性能下降的问题，但却使得二极管制作工艺流程复杂化，图4A-4S为现有技术制备具有夹层保护层的低电压二极管的方法流程示意图。 

在该方法中，为了形成夹层保护层6，增加了一次薄膜生长，图形化及选择性去除薄膜的工艺步骤，如图4G-4K所示。尤其是为了选择性去除部分夹层 保护层6，不得不采用旋涂光刻胶10（图4H），对旋涂的光刻胶层软烘、曝光、显影、硬烘得到光刻胶图形（图4I）、以图形化光刻胶为掩膜对夹层保护层进行湿法腐蚀/干法刻蚀（图4J）和干法剥胶（图4K）等工艺步骤得到图形化的夹层保护层。多个工艺步骤的引入增加了产品中形成缺陷的可能性，而缺陷一旦发生，则增加了芯片报废的可能性。此外，工艺步骤的增加无疑增加了生产的成本，降低了效率，浪费了资源。进一步，在采用上述工艺得到的二极管中，夹层保护层和其上的电极层以不同的光刻工艺形成，二者的外边界很难完全一致，见图4P。这种缺陷可能会导致二极管的性能不良。 

因此，需要一种既能提高低电压二极管性能又易于大规模生产的低电压二极管制作方法。 

实用新型内容

本实用新型的目的在于，提供一种二极管的制造方法，该方法包括以下步骤： 

在第一导电类型的外延层上形成具有开口的绝缘层； 

以所述绝缘层作为掩膜，在所述外延层中形成第二导电类型的高浓度掺杂区以与所述外延层形成PN结，所述第二导电类型与所述第一导电类型相反； 

在所得到结构的表面上淀积夹层保护层； 

在所述夹层保护层上淀积金属层； 

刻蚀所述金属层得到所述二极管的一电极层； 

选择具有高选择比的刻蚀剂，以所述电极层作为掩膜对所述夹层保护层进行选择性刻蚀，以使刻蚀得到的所述夹层保护层具有与所述电极层相同的外边界。 

优选地，在所得到的结构的所述电极层的对侧上形成对向电极层。 

优选地，在以电极层作为掩膜对夹层保护层进行选择性刻蚀的步骤后，该方法进一步包括，对所得到的结构进行合金化处理，以形成欧姆接触。 

优选地，所述淀积夹层保护层的步骤为通过蒸发或溅射淀积阻挡金属层的步骤。 

优选地，所述金属层为铝层，所述夹层保护层为镍铬阻挡金属层。 

优选地，所述选择性刻蚀的刻蚀剂为浓硝酸和硝酸铈氨的混合溶液。 

优选地，所述淀积夹层保护层的步骤进一步包括： 

通过低压化学气相淀积淀积多晶硅层； 

通过离子注入或扩散在所述多晶硅层中掺杂第二导电类型的杂质。 

优选地，所述选择性刻蚀的刻蚀剂为SF₆和He的混合气体。 

优选地，所述对夹层保护层进行选择性刻蚀的步骤进一步包括控制刻蚀终点以防止对得到的结构过刻蚀。 

优选地，所述形成具有开口的绝缘层的步骤进一步包括在绝缘层上形成刻蚀阻挡层的步骤。 

根据本实用新型的另一方面，提供一种二极管，该二极管依次包括： 

第一电极层； 

第一电极层上的硅衬底； 

硅衬底上第一导电类型的外延层； 

所述外延层中与第一导电类型相反的第二导电类型的高浓度掺杂区； 

所述外延层上具有暴露所述掺杂区的开口的绝缘层； 

位于所述掺杂区和部分绝缘层上的夹层保护层； 

位于所述夹层保护层上的第二电极层， 

其特征在于， 

所述夹层保护层和所述第二电极层具有完全相同的外边界。 

优选地，所述第二电极层由选自铝、银、钛银、钛镍银、钛镍金或铝钛镍金的材料制成。 

优选地，所述夹层保护层由选自铬、钛钨、镍铬合金或多晶硅的材料制成。 

优选地，所述第二电极层为铝层，所述夹层保护层为镍铬层或第二导电类型的掺杂多晶硅层。 

本实用新型涉及一种低电压二极管及其制造方法。该新的制造方法是在常规制造工艺的基础上进行的有益改进，即在不增加光刻次数的前提下增加了对器件性能有显著提升的夹层保护层。该新工艺利用正面金属电极层作为掩膜对其下方的夹层保护层进行刻蚀，这种自对准方法简化了工艺，进而获得图形边界完全重合的夹层保护层和金属电极。根据本实用新型制作的低电压二极管，不仅产品合格率得到显著提高，而且由于制作工艺简化，生产效能获得相应提升。 

根据本实用新型得到的低电压二极管具备以下优点： 

其一，结构方面，在现有制造方法中，为形成希望形状的夹层保护层和其上的电极层，需要在图形化夹层保护层和电极层的过程中分别形成光刻掩膜进 行光刻。因为两次光刻掩膜图形很难完全重合，必然导致在得到的二极管中存在所述电极层和夹层保护层的外边界不重合的缺陷，见图4G～图4S。根据本实用新型的低电压二极管中，因为对夹层保护层的图形化是以其上的图形化的电极层为掩膜进行自对准刻蚀形成的，因而夹层保护层具有与其上的电极层相同的外边界。一方面，该夹层保护层可有效地防止其上的电极层在形成欧姆接触时对PN结结面造成损伤，大大减小了齐纳管击穿漏电流，提高了成品率。另一方面该夹层保护层显著增强了低电压二极管的抗静电能力，并在一定程度上增强了浅结二极管泄放浪涌电流的能力，增加了产品的性能及适用范围。 

其二，根据本实用新型的方法，通过采用选择性刻蚀对夹层保护层进行图形化，大幅降低了形成夹层保护层的工艺难度。现有二极管制造方法中，用于形成夹层保护层的步骤中的光刻、干法刻蚀、湿法腐蚀、干法剥胶工艺均属于容易在成品中引入缺陷或直接导致废品，这是二极管工艺中的难点工艺或瓶颈工艺。使用本实用新型的工艺方法，通过减少一次光刻步骤，可显著减少这些工艺步骤带来的产品质量不稳定及由此造成的浪费，提高了产品的成品率和产品质量稳定性。 

其三，与现有二极管制造方法相比，本实用新型通过采用选择性刻蚀对夹层保护层进行图形化，可减少一次光刻，这意味着它不仅提高了制作效能，而且节约了所述夹层保护层光刻工艺中所需的各种光刻原材料的消耗及光刻版制备的成本，根据本实用新型的方法显著降低了二极管的制作成本。 

其四，实践证明，二极管结构中各层结构的表面愈平坦，形成的电极层的质量就愈好。根据本实用新型的方法方法可提高夹层保护层表面的平坦化质量，进而提高其上电极层的质量。以夹层保护层为多晶硅层的低电压二极管为例，在现有加工工艺中，形成电极层之前需要对多晶硅层进行光刻以使其具有所需的形状。在刻蚀多晶硅以及光刻胶剥离的步骤完成后，在多晶硅夹层保护层表面可以观察到大量具有较大高度差的台阶。在这样形成的多晶硅夹层保护层上淀积金属电极层的过程，淀积的金属层虽能覆盖这些台阶，但这些台阶势必影响金属层淀积的质量。根据本实用新型的制造二极管的方法，可在淀积得到的夹层保护层上直接淀积金属电极层，提高了电极层的质量，进而提高了二极管的质量。 

综上所述，根据本实用新型的二极管制造方法，可以工艺简单得到高质量的低电压二极管，提高了生产效率，降低了生产成本。 

附图说明

图1是根据本实用新型实施例的低电压二极管纵向剖面示意图； 

图2是图1所示低电压二极管的俯视图； 

图3A～3O示意性示出根据本实用新型制造低电压二极管的流程图； 

图4A～4S示意性示出常规工艺制造低电压二极管的流程图。 

附图中： 

1.背面金属电极层；2.衬底硅基片；3.外延层；4.反型掺杂有源区；5.绝缘层；6.夹层保护层；7.正面金属电极层；8-11.光刻胶层 

具体实施方式

下面将参照附图并结合具体实施例对本实用新型进行详细描述。各图中，相同的附图标记表示相同或相似的部分。本领域技术人员应当理解，为便于说明，各区域的大小未按比例绘制。 

图1和图2示意性示出根据本实用新型的低电压二极管的结构示意图。 

根据本实用新型的低电压二极管包括：背面金属电极层1；第一导电类型的硅衬底2；第一导电类型的外延层3；外延层中与第一导电类型相反的第二导电类型的高浓度掺杂区4，也称为反型掺杂有源区，与外延层形成PN结；外延层上具有暴露所述掺杂区的开口的绝缘层5；部分地位于所述绝缘层上和所述掺杂区上的夹层保护层6；位于所述夹层保护层上的正面金属电极层7。在本实用新型的低电压二极管中，夹层保护层和正面金属电极层具有完全相同的外边界。 

在图1所示的二极管中，背面金属电极层1形成二极管的背面引出端。优选地，视器件性能要求及封装形式不同，可选用不同的金属材质形成背面金属电极层，例如：银、金或依次淀积的钛银、钛镍银、或钛镍铝合金等。位于背面金属电极层1上的是硅芯片，包括重掺杂的衬底硅基片2和其上的具有一定掺杂浓度的外延层3。优选地，该衬底硅基片2可以是重掺杂单晶硅衬底。位于该衬底硅基片2上的是通过外延生长的一层具有一定厚度、掺杂浓度的P⁺或N⁺型外延硅，即外延层3。该外延层3中在其上部形成有低电压二极管器件反型掺杂有源区4，这也是器件的参数的形成区。该反型掺杂有源区4是通过掺杂与外延层导电类型相反导电类型的高浓度N⁺⁺或P⁺⁺杂质形成的。 

在外延层3上形成有氧化硅绝缘层5，该绝缘层5具有用于形成正面电极引 出端的开口，该开口部分地暴露出所述有源区4。在该开口中以及部分氧化硅绝缘层上，依次形成有夹层保护层6和正面金属层电极7，夹层保护层6与正面金属电极层7具有位于绝缘层5上并且完全重合的外边界。优选地，根据器件的性能要求和工艺条件，夹层保护层可以是用于防止金属电极材料向外延层扩散的阻挡金属层。作为替换，夹层保护层6可以是与掺杂有源区4具有相同导电类型的多晶硅层。 

根据本实用新型的低电压二极管中，夹层保护层位于掺杂有源区和正面金属电极层之间，并具有与正面金属电极层相同的外边界。在该夹层保护层为阻挡金属层的情况下，可以有效地防止正面金属电极层在形成欧姆接触时扩散进入外延层对PN结结面造成损伤；在该夹层保护层为掺杂多晶硅层的情况下，该多晶硅层的厚度有效增加了PN结的深度，避免了作为电极的金属材料扩散到达PN结结面对结面造成损伤。根据本实用新型的低电压二极管，具有减小了的齐纳管击穿漏电流，和高的成品率。 

下面将参照图3A～图3O来描述根据本实用新型的低电压二极管的制作方法。 

在重掺杂衬底硅基片2上生长一定厚度、电阻率及掺杂类型的外延层3。该外延层的厚度、电阻率及掺杂类型，以及有源区的厚度和电阻率决定了低电压二极管器件的性能参数。本领域技术人员可以根据低电压二极管的性能参数设计外延层的厚度、电阻率及掺杂类型。随后在外延层3上通过热氧化生长0.5μm～1.5μm二氧化硅绝缘层5，见图3A。利用第一刻蚀工艺，包括在外延层3上涂覆光刻胶（图3B），光刻掩膜（图3C），腐蚀绝缘层（图3D）和去除光刻胶的步骤，在热氧化得到的二氧化硅绝缘层5中刻蚀出用于形成反型掺杂有源区4的开口（图3E）。以所述具有开口的绝缘层5作为掩膜，通过高温扩散或低温离子注入工艺对所述外延层3进行与所述外延层相反导电类型的掺杂，掺杂剂量例如为1×10¹³离子/厘米²～1×10¹⁶离子/厘米²以形成一定浓度的，PN结结深小于1μm的浅结，见图3F。例如通过测量PN结电压可知是否达到预期结深。优选地，可通过将芯片置于800～1200℃温度下进行杂质再分布处理调整杂质分布，使其深度最终达到约1～3μm即可。该杂质再分布处理可能在芯片上形成热氧化二氧化硅绝缘层，对此可采用HF溶液漂洗或光刻刻蚀的方法去除，以保证所述的反型掺杂有源区4的开口无绝缘层覆盖。 

淀积夹层保护层6（图3G）。优选地，可使用蒸发或溅射的方式淀积0.1～2.0μm的阻挡金属层作为夹层保护层，根据生产线的加工条件或产品的性能要 求可选择不同的金属材质或依次淀积的金属合金作为阻挡金属层，例如：铬、钛钨合金或镍铬合金。作为替换，也可通过LPCVD淀积0.3～2.0μm的多晶硅层，并通过高温扩散或低温离子注入工艺对所述多晶硅层进行掺杂以降低其体电阻值得到夹层保护层，掺杂剂量视生长的多晶硅厚度而定，例如为1×10¹³厘米 ^-2～1×10¹⁶厘米^-2。 

不同于现有加工工艺中利用包括光刻掩膜和腐蚀的第二刻蚀工艺对夹层保护层6进行选择性去除的工艺步骤，见图4G～4L，本实用新型采用蒸发或溅射的方式直接在得到的夹层保护层上淀积正面金属电极层7，见图3H。优选地，视器件性能要求及封装形式不同，可采用不同金属材质或多层金属合金作为正面金属电极层。例如：铝、银或钛银、钛镍银、钛镍铝合金等。例如：使用铝金属作为正面金属电极层，厚度例如为1.0μm～6.0μm。对形成有正面金属电极层7的芯片进行包括光刻掩膜和腐蚀的第二刻蚀工艺，包括在电极层7上涂覆光刻胶（图3I），光刻掩膜（图3J），腐蚀电极层（图3K）和去除光刻胶的步骤，选择性去除作为正面金属电极以外的金属层，得到如图3L所示具有图形化的电极层的结构。 

以图形化的正面金属电极层7为掩膜对夹层保护层6进行湿法腐蚀或等离子干法刻蚀，以去除正面金属电极掩蔽区域以外的夹层保护层6，见图3M。优选地，对所述夹层保护层6刻蚀时，针对不同的材料和不同的刻蚀方法选择合适的反应物质，即反应气体和/或反应溶液，确定合适的刻蚀条件以保证正面金属电极层7和所述夹层保护层6的刻蚀选择比最优。 

例如，若使用金属铝电极-镍铬保护层的结构，可采用浓硝酸和硝酸铈氨的混合溶液进行湿法腐蚀，金属铝在浓硝酸作用下发生钝化，可以很好地充当湿法腐蚀镍铬的掩蔽层。例如，若使用金属铝电极-多晶硅保护层的结构，可采用SF₆和He的混合气体进行干法刻蚀，SF₆、He混合气体在刻蚀多晶硅时只会对金属铝造成物理轰击，不发生化学刻蚀，可以很好地充当干法刻蚀多晶硅的掩蔽层。 

优选地，根据所制造的器件性能要求不同，可以对刻蚀终点进行控制。必要时，也可在绝缘层上形成刻蚀阻挡层，尽可能的避免对芯片得到的结构造成过度刻蚀。对刻蚀终点进行控制或形成刻蚀阻挡层均为本领域技术人员公知的技术，在这里不再赘述。 

优选地，在图形化所述的正面金属电极层和所述夹层保护层的步骤后，需要对得到的结构进行合金化处理，例如退火处理，以形成欧姆接触，同时释放 应力，得到器件的主要功能结构，见图3N。 

最后，对芯片背面进行处理，形成背面金属电极层1。先将芯片的衬底硅基片进行减薄，优选减薄到90μm～300μm。清洗后，通过蒸发或溅射的方式在芯片背面形成背面金属电极层，即形成芯片内引线电极，见图3O。优选地，视器件性能要求及封装形式不同，可灵活采用不同金属材质或多层金属合金作为背面金属电极层。例如：银、金或钛镍、钛镍银、钛镍金、铝钛镍金合金等。 

由此可得到如图1和图2所示根据本实用新型的低电压二极管。 

与图4A-4S所示的低电压二极管的常规制作工艺相比，使用本实用新型的工艺方法可减少一次光刻，见图4G～图4L。这意味着根据本实用新型的方法不仅提高了制作效能，而且节约了所述夹层保护层光刻工艺中所需的各种光刻原材料，减少了材料消耗，减少了工艺和光刻版制备的成本。 

实例 

采用如上所述制造方法，制作一种尺寸为0.2×0.2mm，反向击穿电压为5.8V≤VR≤7.6V，当VR=5V时，漏电流IR≤100nA，可泄放浪涌电流Ipp≥10A，抗静电水平达8kV的低电压二极管。在该二极管中，外延区掺杂类型为P型电阻率约为0.015-0.02Ω·cm，厚度约为6μm，反型掺杂有源区掺杂类型为N型，掺杂剂量约为1×10¹⁵厘米^-2，深度约为1μm。正面金属电极层材料为铝，夹层保护层为镍鉻金属层，厚度为1.5μm。 

对得到的低电压二极管进行参数测试，测试结果为，VR=6.5V左右，当VR=5V时，IR≤20nA，Ipp≥10A，抗静电水平达8kV，单片合格率均在98%以上。 

从该芯片参数测试结果可以看出，使用本实用新型制造的二极管不仅参数达到设计和使用要求，而且性能优良。此外，由于减少了一次光刻，使产品制作效能提升30%以上。 

综上，使用本实用新型制造的低电压二极管，不仅性能卓越，更重要的是简化了制造工艺，使工艺稳定性得以提高，节约了生产成本。 

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型。对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之下所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。 

Claims (5)

1.一种低电压二极管，依次包括 

第一电极层； 

第一电极层上的硅衬底； 

硅衬底上第一导电类型的外延层； 

所述外延层中与第一导电类型相反的第二导电类型的高浓度掺杂区； 

所述外延层上具有暴露所述掺杂区的开口的绝缘层； 

位于所述掺杂区和部分绝缘层上的夹层保护层； 

位于所述夹层保护层上的第二电极层， 

其特征在于， 

所述夹层保护层和所述第二电极层具有完全相同的外边界。 

2.如权利要求1所述的低电压二极管，其特征在于， 

所述第二电极层由选自铝、银、钛银、钛镍银、钛镍金或铝钛镍金的材料制成。 

3.如权利要求1所述的低电压二极管，其特征在于， 

所述夹层保护层由选自铬、钛钨、镍铬合金或多晶硅的材料制成。 

4.如权利要求1所述的低电压二极管，其特征在于， 

所述第二电极层为铝层，所述夹层保护层为镍铬层。 

5.如权利要求1所述的低电压二极管，其特征在于， 

所述第二电极层为铝层，所述夹层保护层为第二导电类型的掺杂多晶硅层。 

Images