CN103928322A - 穿通型碳化硅绝缘栅双极型晶体管的制备方法 - Google Patents

穿通型碳化硅绝缘栅双极型晶体管的制备方法 Download PDF

Info

Publication number
CN103928322A
CN103928322A CN201410163736.0A CN201410163736A CN103928322A CN 103928322 A CN103928322 A CN 103928322A CN 201410163736 A CN201410163736 A CN 201410163736A CN 103928322 A CN103928322 A CN 103928322A
Authority
CN
China
Prior art keywords
implantation
type sic
sic substrate
substrate
punch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410163736.0A
Other languages
English (en)
Other versions
CN103928322B (zh
Inventor
郭辉
翟华星
宋庆文
张艺蒙
张玉明
汤晓燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410163736.0A priority Critical patent/CN103928322B/zh
Publication of CN103928322A publication Critical patent/CN103928322A/zh
Application granted granted Critical
Publication of CN103928322B publication Critical patent/CN103928322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种穿通型碳化硅绝缘栅双极型晶体管的制备方法,主要解决目前碳化硅绝缘栅双极型晶体管制备成本过高的问题。其实现步骤包括:1.选用结构性能优良的P型碳化硅衬底,对该衬底背面切割减薄并抛光氧化切割面;2.在衬底正面依次通过离子注入,形成N阱区、N+体接触区、JFET区、P+发射区;3.对衬底背面进行缓冲层与集电极区的离子注入;4.高温退火,激活注入杂质;5.在衬底正面生长刻蚀栅氧化层、淀积多晶硅栅;6.在衬底正面和背面淀积金属并光刻,引出电极。与现有方法相比,本发明不需要外延生长过厚的耐压层,节省了大量生产成本,简化了工艺步骤,可用于逆变器、开关电源和照明电路领域。

Description

穿通型碳化硅绝缘栅双极型晶体管的制备方法
技术领域
本发明属于微电子技术领域,涉及半导体器件的制备方法,特别是一种利用衬底充当耐压层的穿通型SiC IGBT,可广泛用于变频器、逆变器、开关电源、照明电路和电机等领域。
技术背景
碳化硅绝缘栅双极型晶体管,即SiC IGBT,是基于碳化硅材料发展起来的新型耐高压器件。目前电力电子领域应用的固态主流器件是Si IGBT,其关断电压为0.6~6.5kV。经过三十年的发展,Si IGBT已达到性能和器件结构的极限,而随着电动汽车、光伏和风能绿色能源、智能电网等新的应用发展,要求电力电子器件性能上新的飞跃。20世纪90年代中期,低微管缺陷密度的SiC宽禁带半导体材料的突破,使新一代电力电子器件成为可能。宽禁带的材料结构导致半导体器件低漏电、高工作温度和抗辐照等性能的改善。宽禁带半导体SiC具有比Si高一个数量级的临界击穿电场,意味着SiC电力电子器件的关断漂移层能更薄和具有更高的掺杂浓度,导致和Si同等器件相比具有低一个量级的导通电阻;更高的载流子饱和速度导致更高的工作频率;更高的热导率将改善热耗散,使器件可以工作在更高的功率密度。
穿通型IGBT与非穿通型IGBT相比,其差别在于穿通型IGBT在集电区与耐压层之间制备了一层缓冲层,采用这种方式可以减薄有效耐压层厚度和基片总厚度,从而减小器件的通态压降,并且能够降低集电区的注入系数,以抑制晶闸管效应引起的门锁效应。
基于沟道极性的不同,穿通型SiC IGBT有两种器件:一种是由p沟道MOS结构和宽基区npn晶体管构成的p-IGBT,另一种是由n沟道MOS和宽基区pnp晶体管构成的n-IGBT。理论上互补的SiC IGBT具有相同的特定导通电阻,可在AC电路中组成互补开关。由于n-IGBT背面的p+np晶体管比p-IGBT的n+pn有更低的电流增益,所以n-IGBT具有更快的开关速度。通过优化设计场截止层的掺杂浓度厚度和载流子的寿命,可改善p-IGBT的开关性能。由于p-IGBT电流的主体是流经宽基区npn双极晶体管集电极的电流,因此比n-IGBT具有更高的跨导和更大的饱和电流。
传统的穿通型SiC IGBT的工艺步骤如下:首先在衬底硅面上生长缓冲层;接着在缓冲层上生长50~200μm厚的外延耐压层;接着在耐压层上继续外延生长结型场效应晶体管JFET区外延层;接着在JFET外延层上通过离子注入形成阱区、发射区和重掺杂金属接触区;然后生长刻蚀栅氧化层、淀积多晶硅;最后淀积、光刻硅面和碳面的金属层。
这种方法存在以下不足:
1.制备成本高。例如,SiC外延设备价格昂贵,外延过程耗能大等。
2.生长较厚SiC外延层的技术难度大,例如对于生长100μm及以上厚度的外延层,其工艺要求高,在国际上只有像Cree等这样顶尖的碳化硅器件公司才能做到,因此,技术瓶颈问题限制了大功率SiC IGBT的普及与应用。
发明内容
本发明目的在于针对上述已有技术的不足,提出一种穿通型碳化硅绝缘栅双极型晶体管的新型制备方法,以减小制备成本,降低工艺难度。
为实现上述目的,本发明的制备方法包括以下步骤:
(1)选用零微管的P型SiC衬底,其基平面位错为104/cm-3,衬底浓度为2×1014~1×1015cm-3,沿该P型SiC衬底的背面切割,使其减薄至100μm;
(2)对切割面依次进行抛光、氧化和去除氧化层,并在P型SiC衬底正面中间区域用氮离子进行两次N阱离子注入,形成N阱区;
(3)在N阱区中部,使用氮离子进行一次重掺杂N+离子注入,注入剂量为8×1013~4×1014cm-2,注入能量为80~200Kev,形成体接触区;
(4)在N阱区外侧进行P型离子注入,注入浓度2×1011~5×1011cm-2,注入能量为200~400Kev,注入后产生浓度略高于衬底浓度的结型场效应晶体管JEFT区;
(5)在N阱区内侧两边用铝离子进行一次P+离子注入,注入剂量6×1014cm-2~2×1015cm-2,注入能量为90~250Kev,形成发射区;
(6)在P型SiC衬底的背面进行二次P+离子注入,注入剂量为2×1012cm-2~5×1012cm-2,注入能量为500~800Kev,形成缓冲层;
(7)在P型SiC衬底背面用氮进行二次N+离子注入,注入剂量为3×1013cm-2~2×1014cm-2,注入能量为300~500Kev,形成集电极区;
(8)将完成上述步骤后P型SiC衬底在1600℃下进行高温退火,激活所有注入杂质;
(9)在所述衬底P型SiC衬底正面上生长厚度为50~100nm的氧化层,并光刻、刻蚀出栅氧化层;
(10)在栅氧化层上低压化学气相淀积多晶硅;
(11)在长有栅氧化层与多晶硅的P型SiC衬底正面上依次淀积铝金属层与镍金属层,并进行金属光刻与刻蚀,引出发射极与栅极后进行金属钝化,保护器件正面;
(12)在长有栅氧化层与多晶硅的P型SiC衬底背面淀积厚度为1μm镍金属层,引出集电极;
(13)将完成上述步骤后的样片在800~1000℃温度下进行金属烧结3~6分钟,形成良好接触。
本发明由于选用没有微管结构的P型SiC衬底制备IGBT器件,无需进行外延,可直接通过离子注入制备器件;同时由于省去了外延工艺,进而降低了制备难度,节省了制备成本与时间,极大得节约了资源与能源。
附图说明
图1是本发明制备器件的工艺流程图;
图2是本发明制备器件的工艺示意图。
具体实施方式
本发明所用到的设备主要有热氧化炉,离子注入机,磁控溅射仪,多晶硅淀积设备。
如图2所示,本发明要制备的穿通型碳化硅绝缘栅双极型晶体管,其结构包括P型SiC衬底1,N阱区2,N+接触区3,JEFT区4,P+发射区5,缓冲层6,集电极区7,栅氧化层8,多晶硅栅9,铝金属层10,镍金属层11。其中,P型SiC衬底1是轻掺杂的衬底,P型SiC衬底1的左上角与右上角是结型场效应晶体管JEFT区4,P型SiC衬底1上方中部区域是N阱区2,N阱区2的上方中部区域是N+接触区3,N阱区2的左上角与右上角是P+发射区5,JEFT区4的上方是栅氧化层8,栅氧化层8的上方是多晶硅栅9,铝金属层10位于多晶硅栅9与N阱区2上方,镍金属层11位于铝金属层10上方和集电极区7的下方,集电极区7在P型SiC衬底1的下方,缓冲层6在集电极区7的上方。
本发明制备所述穿通型碳化硅绝缘栅双极型晶体管的方法,给出如下三种实施例:
实施例1:在基平面位错为104/cm-3、衬底浓度为2×1014cm-3的无微管结构P型SiC衬底上,制备穿通型碳化硅绝缘栅双极型晶体管。
参照图1和图2,本实施例的实现步骤如下:
步骤1:衬底处理。
沿P型SiC衬底1背面切割减薄至100μm,如图2a;对切割面做抛光,然后在950℃下湿氧氧化20分钟,再去除氧化层,恢复切割面结构与平整度。
步骤2:N阱离子注入。
(2.1)采用低压化学汽相淀积方式在P型SiC衬底正面淀积一层厚度为0.2μm的SiO2,再淀积厚度为1μm的Al作为氮离子注入的阻挡层,涂胶光刻出N阱注入区窗口;
(2.2)在650℃下对该P型SiC衬底正面的上述阱区窗口进行两次离子注入,即先采用300Kev的注入能量、2×1012cm-2的注入剂量进行一次氮离子注入,再采用150Kev的注入能量、8×1011cm-2的注入剂量进行二次氮离子注入,形成N阱2,如图2b。
步骤3:体接触区离子注入。
在完成上述工艺的P型SiC衬底正面涂胶,光刻出N阱区2中部窗口,在该中部窗口使用氮离子进行一次重掺杂N+离子注入,注入剂量为8×1013cm-2,注入能量为80Kev,形成体接触区3,如图2b。
步骤4:JEFT区离子注入。
在P型SiC衬底正面涂胶、光刻出N阱区2外侧窗口,在该外侧窗口上进行P型离子注入,注入浓度为2×1011cm-2,注入能量为200Kev,注入后产生浓度略高于衬底浓度的结型场效应晶体管JEFT区4,如图2c。
步骤5:发射极区离子注入。
(5.1)在P型SiC衬底正面涂胶、光刻出N阱区2内侧两边区域的窗口,在该内侧两边窗口上用铝离子进行一次P+离子注入,注入剂量6×1014cm-2,注入能量为90Kev,形成发射极区5,如图2d;
(5.2)去除P型SiC衬底正面淀积的Al和SiO2
步骤6:缓冲层离子注入。
在P型SiC衬底的背面进行二次P+离子注入,注入剂量为2×1012cm-2,注入能量为500Kev,形成缓冲层6,如图2e。
步骤7:集电极区离子注入。
在P型SiC衬底背面用氮进行二次N+离子注入,注入剂量为3×1013cm-2,注入能量为300Kev,形成集电极区7,如图2e。
步骤8:把上述所制备的P型SiC衬底在1600℃的氩气环境中,进行高温退火,时间为15分钟,激活注入杂质,完成推阱。
步骤9:栅氧化层的生长与刻蚀。
(9.1)在1200℃下对衬底正面干氧氧化一个小时之后,再在950℃下湿氧氧化一个小时,在衬底正面形成厚度为50nm的氧化层;然后在1050℃的N2氛围下进行退火,降低SiO2薄膜表面的粗糙度。
(9.2)在氧化层上涂胶光刻出栅氧化层8,如图2f,然后去胶,清洗。
步骤10:多晶硅栅的形成。
在100Pa压强下,采用低压化学气象淀积法在上述含有栅氧化层的衬底正面上淀积厚度为2um的多晶硅,然后进行涂胶光刻,刻蚀出器件的多晶硅栅9,如图2g。
步骤11:正面金属接触的制备。
在上述P型SiC衬底的整个正面涂胶、显影,光刻出发射区、体接触区、及栅极的窗口,采用磁控溅射法在其上淀积金属层,即先淀积50nm厚的铝金属层10,再淀积200nm厚的镍金属层11,引出发射极与栅极,如图2g,然后去胶、清洗;接着进行金属钝化,保护器件正面。
步骤12:在上述P型SiC衬底背面淀积厚度为1μm镍金属层11,引出集电极,如图2g;
步骤13:在800℃高温下进行金属烧结,持续时间6分钟,使器件金属层形成良好接触。
上述步骤2、3、4、5、6、7、10,在完成工艺后,均要对P型SiC衬底进行去胶,洗片。
实施例2:在基平面位错为104/cm-3、衬底浓度为6×1014cm-3的无微管结构P型SiC衬底上,制备穿通型碳化硅绝缘栅双极型晶体管。
参照图1和图2,本实施例的实现步骤如下:
步骤A:与实施例1的步骤1相同。
步骤B:N阱注入。
(b1)与实施例1的步骤(2.1)相同;
(b2)在650℃下对P型SiC衬底正面进行两次离子注入,即先采用450Kev的注入能量、5×1012cm-2的注入剂量进行一次氮离子注入,再采用250Kev的注入能量、1×1012cm-2的注入剂量进行二次氮离子注入,形成N阱2,如图2b。
步骤C:在完成上述工艺的P型SiC衬底正面涂胶,光刻出N阱区中部窗口,在该中部窗口使用氮离子进行一次重掺杂N+离子注入,注入剂量为1×1014cm-2,注入能量为150Kev,形成体接触区3,如图2b。
步骤D:在P型SiC衬底正面涂胶、光刻出N阱区外侧窗口,在该外侧窗口上进行P型离子注入,注入浓度为3×1011cm-2,注入能量为300Kev,注入后产生浓度略高于衬底浓度的结型场效应晶体管JEFT区4,如图2c。
步骤E:发射极注入。
(e1)在P型SiC衬底正面涂胶、光刻出N阱区内侧两边区域的窗口,在该内侧两边窗口上用铝离子进行一次P+离子注入,注入剂量9×1014cm-2,注入能量为150Kev,形成发射极区5,如图2d;
(e2)与实施例1的步骤5的(5.2)相同。
步骤F:在P型SiC衬底的背面进行二次P+离子注入,注入剂量为3×1012cm-2,注入能量为650Kev,形成缓冲层6,如图2e。
步骤G:在P型SiC衬底碳面用氮离子进行二次N+离子注入,注入剂量为8×1013cm-2,注入能量为400Kev,形成集电极区7,如图2e。
步骤H:将上述所制备的P型SiC衬底,置于1600℃的氩气环境中进行高温退火22分钟,以激活注入杂质,完成推阱。
步骤I:先在1200℃下,对衬底硅面干氧氧化2小时之后,再在950℃下湿氧氧化1个小时,在衬底硅面形成厚度为70nm的氧化层,然后在1050℃的N2氛围下进行退火,降低SiO2薄膜表面的粗糙度;接着在氧化层上涂胶光刻出栅氧化层8,如图2f。
步骤J:在150Pa压强下,采用低压化学气象淀积法在上述含有栅氧化层的P型SiC衬底正面上淀积厚度为3um的多晶硅,然后进行涂胶光刻,刻蚀出器件的多晶硅栅9,如图2g。
步骤K:与实施例1的步骤11相同。
步骤L:与实施例1的步骤12相同。
步骤M:在1000℃高温下进行金属烧结,持续时间5分钟,使器件金属层形成良好接触。
上述步骤B、C、D、E、F、G、I、J,在完成工艺后,均要对P型SiC衬底进行去胶,洗片。
实施例3:在基平面位错为104/cm-3、衬底浓度为1×1015cm-3的无微管结构P型SiC衬底上,制备穿通型碳化硅绝缘栅双极型晶体管。
参照图1和图2,本实施例的实现步骤如下:
第一步:与实施例1的步骤1相同。
第二步:采用低压化学汽相淀积方式在P型SiC衬底正面淀积一层厚度为0.2μm的SiO2,再淀积厚度为1μm的Al作为氮离子注入的阻挡层,涂胶光刻出N阱注入区窗口;在650℃下对P型SiC衬底正面进行两次离子注入,即先采用600Kev的注入能量、8×1012cm-2的注入剂量进行一次氮离子注入,再采用350Kev的注入能量、4×1012cm-2的注入剂量进行二次氮离子注入,形成N阱区2,如图2b。
第三步:在完成上述工艺的P型SiC衬底正面涂胶,光刻出N阱区2中部窗口,在该中部窗口使用氮离子进行一次重掺杂N+离子注入,注入剂量为4×1014cm-2,注入能量为200Kev,形成体接触区3,如图2b。
第四步:在P型SiC衬底正面涂胶、光刻出N阱区2外侧窗口,在该外侧窗口上进行P型离子注入,注入浓度为5×1011cm-2,注入能量为400Kev,注入后产生浓度略高于衬底浓度的结型场效应晶体管JEFT区4,如图2c。
第五步:在P型SiC衬底正面涂胶、光刻出N阱区2内侧两边区域的窗口,在该内侧两边窗口上用铝离子进行一次P+离子注入,注入剂量2×1015cm-2,注入能量为250Kev,形成发射极区5,如图2d;然后去除P型SiC衬底正面淀积的Al和SiO2
第六步:在P型SiC衬底的背面进行二次P+离子注入,注入剂量为5×1012cm-2,注入能量为800Kev,形成缓冲层6,如图2e。
第七步:在P型SiC衬底碳面用氮进行二次N+离子注入,注入剂量为2×1014cm-2,注入能量为500Kev,形成集电极区7,如图2e。
第八步:把上述所制备的P型SiC衬底在1600℃的氩气环境中,进行高温退火,时间为30分钟,激活注入杂质,完成推阱。
第九步:先在1200℃下,对衬底硅面干氧氧化3小时之后,再在950℃下湿氧氧化90分钟,在衬底硅面形成厚度为100nm的氧化层;然后在1050℃的N2氛围下进行退火,降低SiO2薄膜表面的粗糙度;在氧化层上涂胶、光刻栅氧化层8,如图2f。
第十步:在250Pa压强下,采用低压化学气象淀积法在上述含有栅氧化层的衬底正面上淀积厚度为5um的多晶硅,然后进行涂胶光刻,刻蚀出器件的多晶硅栅9,如图2g。
第十一步:与实施例1的步骤11相同。
第十二步:与实施例1的步骤12相同。
第十三步:在1000℃高温下进行金属烧结,持续时间3分钟,使器件金属层形成良好接触。
上述第二、三、四、五、六、七、九、十步,在完成工艺后,均要对P型SiC衬底进行去胶,洗片。

Claims (6)

1.一种穿通型碳化硅绝缘栅双极型晶体管的制备方法,包括以下步骤:
(1)选用零微管的P型SiC衬底,其基平面位错为104/cm-3,衬底浓度为2×1014~1×1015cm-3,沿该P型SiC衬底的背面切割,使其减薄至100μm;
(2)对切割面依次进行抛光、氧化和去除氧化层,并在P型SiC衬底正面中间区域用氮离子进行两次N阱离子注入,形成N阱区;
(3)在N阱区中部,使用氮离子进行一次重掺杂N+离子注入,注入剂量为8×1013~4×1014cm-2,注入能量为80~200Kev,形成体接触区;
(4)在N阱区外侧进行P型离子注入,注入浓度2×1011~5×1011cm-2,注入能量为200~400Kev,注入后产生浓度略高于衬底浓度的结型场效应晶体管JEFT区;
(5)在N阱区内侧两边用铝离子进行一次P+离子注入,注入剂量6×1014cm-2~2×1015cm-2,注入能量为90~250Kev,形成发射区;
(6)在P型SiC衬底的背面进行二次P+离子注入,注入剂量为2×1012cm-2~5×1012cm-2,注入能量为500~800Kev,形成缓冲层;
(7)在P型SiC衬底背面用氮进行二次N+离子注入,注入剂量为3×1013cm-2~2×1014cm-2,注入能量为300~500Kev,形成集电极区;
(8)将完成上述步骤后P型SiC衬底在1600℃下进行高温退火,激活所有注入杂质;
(9)在所述P型SiC衬底正面上生长厚度为50~100nm的氧化层,并光刻、刻蚀出栅氧化层;
(10)在栅氧化层上低压化学气相淀积多晶硅;
(11)在长有栅氧化层与多晶硅的P型SiC衬底正面上依次淀积铝金属层与镍金属层,并进行金属光刻与刻蚀,引出发射极与栅极后进行金属钝化,保护器件正面;
(12)在长有栅氧化层与多晶硅的P型SiC衬底背面淀积厚度为1μm镍金属层,引出集电极;
(13)将完成上述步骤后的样片在800~1000℃温度下进行金属烧结3~6分钟,形成良好接触。
2.根据权利要求1所述的穿通型碳化硅绝缘栅双极型晶体管的制备方法,其特征在于所述步骤(2)中的两次离子注入,其条件是在650℃的环境温度中,先以2×1012~8×1012cm-2注入剂量、300~600Kev的注入能量进行一次离子注入,再以8×1011~4×1012cm-2注入剂量、150~350Kev的注入能量进行第二次离子注入。
3.根据权利要求1所述的穿通型碳化硅绝缘栅双极型晶体管的制备方法,其特征在于所述步骤(8)中的高温退火工艺是在下氩气环境中退火15~30分钟。
4.根据权利要求1所述的穿通型碳化硅绝缘栅双极型晶体管的制备方法,其特征在于所述步骤(9)中的氧化层生长,其工艺条件是:先在1200℃下,对衬底正面干氧氧化1~3小时;再在950℃下湿氧氧化60~90分钟。
5.根据权利要求1所述的穿通型碳化硅绝缘栅双极型晶体管的制备方法,其特征在于所述步骤(10)中低压化学气相淀积多晶硅,是在100~250Pa的压强下淀积厚度为2~5μm的多晶硅。
6.根据权利要求1所述的穿通型碳化硅绝缘栅双极型晶体管的制备方法,其特征在于所述步骤(11)中金属淀积,其中铝金属层厚度为50nm,镍金属层厚度为200nm。
CN201410163736.0A 2014-04-21 2014-04-21 穿通型碳化硅绝缘栅双极型晶体管的制备方法 Active CN103928322B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410163736.0A CN103928322B (zh) 2014-04-21 2014-04-21 穿通型碳化硅绝缘栅双极型晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410163736.0A CN103928322B (zh) 2014-04-21 2014-04-21 穿通型碳化硅绝缘栅双极型晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN103928322A true CN103928322A (zh) 2014-07-16
CN103928322B CN103928322B (zh) 2016-08-17

Family

ID=51146504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410163736.0A Active CN103928322B (zh) 2014-04-21 2014-04-21 穿通型碳化硅绝缘栅双极型晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN103928322B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904061A (zh) * 2019-03-06 2019-06-18 厦门市三安集成电路有限公司 一种碳化硅晶圆减薄的制作方法
CN111508837A (zh) * 2020-04-23 2020-08-07 中国科学院微电子研究所 N沟道SiC IGBT器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577891A (zh) * 2003-07-02 2005-02-09 松下电器产业株式会社 半导体装置以及其制造方法
US20080169517A1 (en) * 2005-07-08 2008-07-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices
CN102171827A (zh) * 2008-10-02 2011-08-31 住友电气工业株式会社 碳化硅半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577891A (zh) * 2003-07-02 2005-02-09 松下电器产业株式会社 半导体装置以及其制造方法
US20080169517A1 (en) * 2005-07-08 2008-07-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices
CN102171827A (zh) * 2008-10-02 2011-08-31 住友电气工业株式会社 碳化硅半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HONGLIANG LU, ETAL: "A comprehensive model of frequency dispersion in 4H–SiC MESFET", 《SOLID STATE ELECTRONICS》, vol. 53, no. 3, 31 March 2009 (2009-03-31), XP026002158, DOI: doi:10.1016/j.sse.2008.12.004 *
刘芳,张玉明,张义门,郭辉: "离子注入制备n型SiC欧姆接触的工艺研究", 《半导体技术》, vol. 30, no. 4, 30 April 2005 (2005-04-30) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904061A (zh) * 2019-03-06 2019-06-18 厦门市三安集成电路有限公司 一种碳化硅晶圆减薄的制作方法
CN111508837A (zh) * 2020-04-23 2020-08-07 中国科学院微电子研究所 N沟道SiC IGBT器件的制作方法
CN111508837B (zh) * 2020-04-23 2023-03-28 中国科学院微电子研究所 N沟道SiC IGBT器件的制作方法

Also Published As

Publication number Publication date
CN103928322B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN107275407B (zh) 一种碳化硅vdmos器件及其制作方法
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN113571584B (zh) 一种SiC MOSFET器件及其制备方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN107425068B (zh) 一种碳化硅Trench MOS器件及其制作方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN105140283A (zh) 一种碳化硅MOSFETs功率器件及其制作方法
CN106711190A (zh) 一种具有高性能的半导体器件及制造方法
CN101859703B (zh) 低开启电压二极管的制备方法
CN110634950A (zh) 氧化镓垂直结构半导体电子器件及其制作方法
CN103928321B (zh) 碳化硅绝缘栅双极型晶体管的制备方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN108155230A (zh) 一种横向rc-igbt器件及其制备方法
CN103928322A (zh) 穿通型碳化硅绝缘栅双极型晶体管的制备方法
CN106098561A (zh) 一种mosfet器件的制造方法及其器件
CN109192780A (zh) 一种横向mosfet器件及其制备方法
CN107452623B (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN113555425A (zh) 一种沟槽式分离栅igbt结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant