CN207381410U - 一种SiC结势垒肖特基二极管 - Google Patents

一种SiC结势垒肖特基二极管 Download PDF

Info

Publication number
CN207381410U
CN207381410U CN201721570348.XU CN201721570348U CN207381410U CN 207381410 U CN207381410 U CN 207381410U CN 201721570348 U CN201721570348 U CN 201721570348U CN 207381410 U CN207381410 U CN 207381410U
Authority
CN
China
Prior art keywords
sic
type
substrate
junction
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721570348.XU
Other languages
English (en)
Inventor
朱继红
蔺增金
赵小瑞
张志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING YANDONG MICROELECTRONIC Co Ltd
Original Assignee
BEIJING YANDONG MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING YANDONG MICROELECTRONIC Co Ltd filed Critical BEIJING YANDONG MICROELECTRONIC Co Ltd
Priority to CN201721570348.XU priority Critical patent/CN207381410U/zh
Application granted granted Critical
Publication of CN207381410U publication Critical patent/CN207381410U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型公开了一种SiC结势垒肖特基二极管,其特征在于,包括:第一导电类型的SiC衬底;第一导电类型的SiC外延层,位于衬底的第一表面上,其中,外延层的掺杂浓度小于衬底的掺杂浓度;结势垒区,从外延层的远离衬底的表面延伸进入外延层,结势垒区包括多个第二导电类型的环状或者条状结构;第二导电类型的SiC结终端扩展区,自结势垒区的结终端向远离结势垒区的两侧延伸设置,掺杂浓度自结势垒的结终端向两侧逐渐减小;介质层,设置在外延层的远离衬底的表面上,并具有斜坡结构,在与结势垒区对应的部分形成开口;第一电极层,设置在衬底的第二表面上;以及第二电极层,包括覆盖开口的肖特基接触区和延伸到介质层上的场板结构。

Description

一种SiC结势垒肖特基二极管
技术领域
本实用新型涉及半导体领域。更具体地,涉及一种SiC结势垒肖特基二极管及其制作方法。
背景技术
在SiC二极管中,结势垒肖特基结构(JBS)是将肖特基和PiN结构结合在一起的一种器件结构,通过PN结势垒排除隧穿电流对最高阻断电压的限制,结合了两者的优点,使得JBS结构相比于肖特基器件,反向模式下泄漏电流更低,阻断电压高。因此,在高速、高耐压的SiC二极管领域具有很大的优势。
由于器件的击穿电压在很大程度上取决于结曲率引起的边缘强电场,因此为了缓解表面终止的结边缘处的电场集中,提高器件的实际击穿电压,需要对器件进行结终端结构的设计。结终端结构主要包括场板(FP)、场限环(FLR)、结终端延伸(JTE)等。
单区JTE中具有一个非常典型的矛盾关系:当JTE剂量很高时,会在JTE边缘处形成一个新的电场尖峰,使得器件在这里发生击穿;当JTE剂量过低时,又会削弱对主结边缘的保护,使得器件在此处击穿。解决这对矛盾关系的方法就是采用渐变的JTE结构。另一方面,单纯的传统场板终端结构只能将击穿电压提高到1500V左右,为了使下方的半导体耗尽区尽可能承担大的电压,必须使该区域的电场强度维持在临界电场附近。
因此,需要提供一种SiC结势垒肖特基二极管,在提高器件的击穿电压的同时还能简化工艺流程,降低工艺难度和工艺成本。
实用新型内容
本实用新型的目的在于提供一种高耐压的SiC结势垒肖特基二极管。
为达到上述目的,本实用新型采用下述技术方案:
一种SiC结势垒肖特基二极管,其特征在于,包括:第一导电类型的SiC衬底;第一导电类型的SiC外延层,位于衬底的第一表面上,其中,外延层的掺杂浓度小于衬底的掺杂浓度;结势垒区,从外延层的远离衬底的表面延伸进入外延层,结势垒区包括多个第二导电类型的环状或者条状结构;第二导电类型的SiC结终端扩展区,自结势垒区的结终端向远离结势垒区的两侧延伸设置,掺杂浓度自结势垒的结终端向两侧逐渐减小;介质层,设置在外延层的远离衬底的表面上且具有斜坡结构,并且斜坡结构自势垒区的结终端起向两侧方向逐渐加厚,在与结势垒区对应的部分形成开口;第一电极层,设置在衬底的第二表面上;以及第二电极层,包括覆盖开口的肖特基接触区和延伸到介质层上的场板结构。
可选地,介质层由SiO2材料构成。
可选地,第一导电类型为N型且第二导电类型为P型。
可选地,第一导电类型为P型且第二导电类型为N型。
可选地,在第二电极层中,所述场板结构延伸到所述介质层上5-50μm。
本实用新型的有益效果如下:
本实用新型所述技术方案提供了一种通过厚度渐变的场板结构和浓度渐变的结终端扩展区来提高器件耐压的SiC结势垒肖特基二极管,不但提高了耐压,而且解决了结终端扩展结构对掺杂度和剂量过于敏感的问题。此外,本公开的SiC结势垒肖特基二极管简化了制作的工艺流程,降低了工艺难度和工艺成本。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细的说明;
图1为根据本公开的实施例的SiC结势垒肖特基二极管的剖视图;
图2A为根据本公开的SiC结势垒肖特基二极管的示例性制作方法中第一掩模版的俯视图;
图2B为根据本公开的SiC结势垒肖特基二极管的示例性制作方法中第二掩模版的俯视图;以及
图3A至图3F为示出制备本公开的SiC肖特基二极管的示例性方法的工艺流程的剖视图。
具体实施方式
为了更清楚地说明本实用新型,下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本实用新型的保护范围。
应理解,说明书中所述的序数词第一、第二等只是为了描述的清楚,而不是为了限制元件、部件或组件等的顺序,即,描述为第一元件、部件和组件以及第二元件、部件或组件也可以表述为第二元件、部件和组件以及第一元件、部件或组件。
图1为根据本公开的实施例的SiC结势垒肖特基二极管10的剖视图。
如图所示,本公开的实施例的SiC结势垒肖特基二极管10包括:第一电极层101、衬底103、外延层105、结势垒区107、终结端扩展区109、介质层111以及第二电极层113。
在图1所示的示例性SiC结势垒肖特基二极管10的结构中,衬底103具有第一表面和第二表面,即图中所示的方向的上表面和下表面,为了方便描述,下文中将用上表面和下表面来表述。衬底103由第一导电类型的SiC材料构成。在本实施例中为N型。应理解,本公开并不限于此,构成衬底103的SiC材料的导电类型也可以为P型。外延层105设置在衬底103的上表面上。外延层105的掺杂浓度小于衬底103的掺杂浓度。为了表示更清晰简便,在本实施例的下文描述中,用N+-SiC衬底103表示N型SiC材料构成的衬底103,用N--SiC外延层105表示由掺杂浓度比衬底中掺杂浓度小的N型SiC材料构成的外延层105。应理解,这只是示例性的,并不用于限制本公开。在下文描述的实例中,N型可以相应的转换成P型并且P型转换成N型。
在N--SiC外延层105中靠近上表面的位置,设置有结势垒区107和终结端扩展区109,在本实施例中,由与N--SiC外延层105的导电类型相反的P型材料构成。结势垒区107包括掺杂均匀的n(n≥1)个环状或者条状结构。结终端扩展区109中的掺杂浓度自结势垒区107的结终端器向外侧逐渐减小。
在N--SiC外延层105上设置有介质层111,如图所示,在介质层111具有斜坡结构,因此具有倒梯形开口,N--SiC外延层105通过该开口暴露出来,第二电极层113设置于介质层111和通过上述开口暴露出的N--SiC外延层105上,第二电极层113包括肖特基接触区113-1和场板结构113-2,场板结构113-2位于介质层111上并覆盖介质层111的一部分,具体地,场板结构113-2延伸到介质层111上5-50μm。另外,第一电极层101设置于N+-SiC衬底103的下表面。
本公开的SiC结势垒肖特基二极管,因为具有斜坡结构的介质层,从而形成了斜坡型的场板结构并且具有浓度渐变的结终端扩展区,使得消除了结势垒终端处的电压尖峰,显著增加了器件的耐压性能,提高了击穿电压,解决了结终端扩展结构对掺杂度和剂量过于敏感的问题。
下面结合图2A至图2B以及图3A至图3F,描述制作该SiC结势垒肖特基二极管的工艺流程。
图2A为根据本公开的实施例的制作方法中第一掩模版20-1的俯视图;图2B为根据本公开的实施例的制作方法中第二掩模版20-2的俯视图;以及图3A至图3F为示出根据本公开的实施例的制作方法的工艺流程的剖视图。
步骤1:
在N+-SiC衬底103的上表面生长N--SiC外延层105,如图3A所示。具体地,对N+-SiC衬底103进行预处理;在N+-SiC衬底103上表面通过CVD(Chemical Vapor Deposition,化学气相淀积技术)方法生长N--SiC外延层105;N--SiC外延层105厚度为5~100μm,掺杂浓度为1.0×1015~1.0×1016cm-3,优选地,N--SiC外延层105厚度为12μm,掺杂浓度为8.0×1015cm-3。应理解,本公开并不限于此,因为P型掺杂中,参与导电的粒子数量与相同浓度N型掺杂中的参与导电的粒子数量相同,因此更换为P型掺杂的浓度与厚度参数都不必改变。
步骤2:
制作包括具有不同透光能力的多个掩模区的掩模版20-1和20-2。如图2A和图2B所示,掩模版20-1和20-2中的每一个都包括完全透光区201、渐变透光区203和不透光区205。
对于掩模版20-1,渐变透光区203与掺杂浓度渐变的结终端扩展区109的位置相对应,完全透光区201与结势垒区107的位置相对应。掩模版20-1中的最外围为不透光区203,不透光区203围绕渐变透光区203,自渐变透光区203的内侧起向掩模版20-1的中心方向,完全透光区201和不透光区205交替设置,因此,完全透光区201位于掩模版20-1的中央,且位于中央的完全透光区201为实心形状。因此,完全透光区201的数量与不透光区205的数量相等。不透光区205的数量大于等于2。此外,交替排列的完全透光区201与不透光区205中,不透光区205的宽度可以相同也可以不同。
对于掩模版20-2,渐变透光区203与介质层111中的斜坡结构相对应,完全透光区201与第二电极层113中肖特基接触区113-1的位置相对应。掩模版20-2包括一个完全透光区201、一个渐变透光区203和一个不透光区205。其中,掩模版20-2的中央位置为完全透光区201,渐变透光区203围绕完全透光区201并被不透光区205围绕。
掩模版20-2中的完全透光区201的面积与掩模版20-1中渐变透光区203所围绕的完全透光区201与不透光区205的总面积相等,且掩模版20-2中的完全透光区201的外围形状与掩模版20-1中渐变透光区203的内周形状一致。
此外,在本实施例中,在掩模版20-1和20-2中,渐变透光区203包括用于控制透光率的多个透光点。透光点的形状为圆形、方形、三角形或其他可透光形状,根据所需透光率确定透光点的密度分布,从而控制注入掺杂粒子(即,Al离子)的剂量,透光点密度从结势垒区107边缘向外侧逐渐降低。
应理解本公开并不限于这样的形式,即,当需要结势垒区107为其他结构时,掩模版20-1的结构相应地变化。
步骤3:
在N--SiC外延层105表面涂覆一层光刻胶115,并利用掩模版20-1进行光刻、显影和碳化处理。基于掩模版20-1不同区域具有不同透光能力的特性,光刻胶层115对应区域的曝光程度不同。对曝光后的光刻胶进行显影,基于曝光程度不同,光刻胶层中的不同区域具有不同的腐蚀效果。如图3B所示,光刻胶层115中,与完全透光区201所对应的区域被完全腐蚀掉;与渐变透光区203所对应的区域,显影后保留的厚度从结势垒区107边缘向外侧逐渐增加;不透光区205所对应的区域,光刻胶层115被完全保留;对曝光后的光刻胶层115进行高温碳化作为离子注入的阻挡层(即为剩余的光刻胶层,因此并未标号)。
步骤4:
对N--SiC外延层105进行P型注入,获得P型掺杂的结势垒区107和P型掺杂浓度渐变的结终端扩展区109,如图3C所示。其中,P型掺杂的结势垒区107包括n个P型掺杂的环状结构和位于中央的一个实心柱状结构,其中n≥1。n个P型的环状结构和一个实心柱状结构通过离子注入形成,P型环状结构呈等间距或不等间距分布,P型环状结构的形状可以为方形、U型、V型或其他环状形状。P型掺杂的结势垒区107也可以为条状结构。P型掺杂的结势垒区107掺杂浓度大于或等于P型掺杂浓度渐变的结终端扩展区109的掺杂浓度。P型掺杂的结势垒区107掺杂浓度大于或等于1.0×1018cm-3,P型掺杂浓度渐变的结终端扩展区109掺杂浓度小于或等于1.0×1018cm-3
在300~500℃温度下进行不同能量和剂量组合的Al离子注入,注入能量范围为:10~700KeV,注入剂量范围为1×1013~1×1015cm-2。优选地,在400℃温度下进行不同能量和剂量组合的多次Al离子注入,以使得最终获得的掺杂浓度均匀。注入能量可以分别为:500KeV、280KeV、30KeV,相应地,注入剂量可以分别为7.8×1014cm-2、5.2×1014cm-2、8.6×1013cm-2。然后,在1500℃~1700℃温度范围内,在氩气环境中进行10~30min的Al离子激活退火,获得P型掺杂浓度渐变的结终端扩展区109及P型掺杂的结势垒区107。
其中,由于经过曝光、显影和碳化后的光刻胶层115的厚度不同,因此对注入Al离子的阻挡程度会有所不同。例如,在本实施例中,完全透光区201所对应的区域Al离子全部注入,形成高掺杂的P型区域;渐变透光区203所对应的区域光刻胶层115的厚度渐变,对Al离子的阻挡程度会有所不同,故在此区域会形成浓度渐变的P型区域;不透光区205所对应的区域完全遮挡Al离子,没有Al离子注入。高掺杂的P型区域的掺杂浓度大于或等于1.0×1018cm-3,形成P型掺杂的结势垒区107,低掺杂的P型区域的掺杂浓度小于或等于1.0×1018cm-3,并且掺杂浓度从结势垒区107的边缘向两侧逐渐降低,变化范围为1.0×1018cm-3到1.0×1017cm-3,从而形成P型浓度渐变的结终端扩展区109。
步骤5:
去掉N--SiC外延层105上剩余的光刻胶层115,如图3D所示。
步骤6:
在N--SiC外延层105上PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气相淀积)生长SiO2材料的介质层111,如图3E所示。具体地,在介质层111上涂覆光刻胶(未示出),并利用掩模版20-2进行光刻、显影和碳化处理。曝光后的光刻胶进行高温碳化作为刻蚀介质层111的阻挡层。同理,即可形成具有斜坡结构的介质层111。
步骤7:
在N+-SiC衬底103下表面生长第一电极层101,作为阴极电极,如图3F所示。具体地,在N+-SiC衬底103下表面电子束蒸发Ti、Ni或Pt金属;在900℃~1100℃温度范围内,真空环境或惰性气体氛围中进行快速热退火,从而在N+-SiC衬底103下表面形成欧姆接触电极(即,阴极电极)。
步骤8:
在介质层111中间的开口上方以及介质层111上方电子束蒸发生长金属Ti、Ni或Al,生长第二电极层113,作为阳极电极。其中第二电极层113的边缘延伸经过介质层111的斜坡结构一直到平台上,覆盖介质层111的平台的一部分。从而形成具有斜坡结构的场板结构。
显然,本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定,对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。

Claims (5)

1.一种SiC结势垒肖特基二极管,其特征在于,包括:
第一导电类型的SiC衬底;
第一导电类型的SiC外延层,位于所述衬底的第一表面上,其中,所述外延层的掺杂浓度小于所述衬底的掺杂浓度;
结势垒区,从外延层的远离所述衬底的表面延伸进入所述外延层,所述结势垒区包括多个第二导电类型的环状或者条状结构;
第二导电类型的SiC结终端扩展区,自所述结势垒区的结终端向远离所述结势垒区的两侧延伸设置,所述掺杂浓度自所述结势垒的结终端向两侧逐渐减小;
介质层,设置在所述外延层的远离所述衬底的表面上且具有斜坡结构,并且所述斜坡结构自所述势垒区的结终端起向两侧方向逐渐加厚,在与所述结势垒区对应的部分形成开口;
第一电极层,设置在所述衬底的第二表面上;以及
第二电极层,包括覆盖所述开口的肖特基接触区和延伸到所述介质层上的场板结构。
2.如权利要求1所述的SiC结势垒肖特基二极管,其特征在于,所述介质层由SiO2材料构成。
3.如权利要求1所述的SiC结势垒肖特基二极管,其特征在于,所述第一导电类型为N型且所述第二导电类型为P型。
4.如权利要求1所述的SiC结势垒肖特基二极管,其特征在于,所述第一导电类型为P型且所述第二导电类型为N型。
5.如权利要求1所述的SiC结势垒肖特基二极管,其特征在于,在所述第二电极层中,所述场板结构延伸到所述介质层上5-50μm。
CN201721570348.XU 2017-11-22 2017-11-22 一种SiC结势垒肖特基二极管 Active CN207381410U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721570348.XU CN207381410U (zh) 2017-11-22 2017-11-22 一种SiC结势垒肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721570348.XU CN207381410U (zh) 2017-11-22 2017-11-22 一种SiC结势垒肖特基二极管

Publications (1)

Publication Number Publication Date
CN207381410U true CN207381410U (zh) 2018-05-18

Family

ID=62333093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721570348.XU Active CN207381410U (zh) 2017-11-22 2017-11-22 一种SiC结势垒肖特基二极管

Country Status (1)

Country Link
CN (1) CN207381410U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910379A (zh) * 2017-11-22 2018-04-13 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910379A (zh) * 2017-11-22 2018-04-13 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管及其制作方法

Similar Documents

Publication Publication Date Title
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
CN102437201B (zh) SiC结势垒肖特基二极管及其制作方法
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN101540343B (zh) 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN103000698B (zh) 一种SiC结势垒肖特基二极管及其制作方法
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN106992117A (zh) 一种SiC结势垒肖特基二极管的制作方法
CN109560142A (zh) 新型碳化硅结势垒肖特基二极管及其制作方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
CN107910379A (zh) 一种SiC结势垒肖特基二极管及其制作方法
CN106611776A (zh) 一种n型碳化硅肖特基二极管结构
CN109545842A (zh) 碳化硅器件终端结构及其制作方法
CN107968126A (zh) 一种SiC肖特基二极管及其制备方法
CN103904131B (zh) 肖特基势垒二极管及其制造方法
CN207381410U (zh) 一种SiC结势垒肖特基二极管
CN102376779A (zh) SiC肖特基二极管及其制作方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN207381407U (zh) 一种SiC肖特基二极管
WO2015064999A1 (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
CN108831920A (zh) 一种SiC器件的结终端结构制作方法
CN105448375B (zh) 采用α放射源的碳化硅PIN型同位素电池及其制造方法
CN209658180U (zh) 一种用于碳化硅器件的场限环结终端结构以及碳化硅器件
CN106611798A (zh) 一种n型碳化硅半导体肖特基二极管结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant