DE102006031050A1 - Zenerdiode - Google Patents
Zenerdiode Download PDFInfo
- Publication number
- DE102006031050A1 DE102006031050A1 DE102006031050A DE102006031050A DE102006031050A1 DE 102006031050 A1 DE102006031050 A1 DE 102006031050A1 DE 102006031050 A DE102006031050 A DE 102006031050A DE 102006031050 A DE102006031050 A DE 102006031050A DE 102006031050 A1 DE102006031050 A1 DE 102006031050A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- zener diode
- zener
- voltage
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 230000015556 catabolic process Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Eine Zenerdiode (100) beinhaltet: ein Halbleitersubstrat (1), eine erste Region (5) des ersten Leitungstyps, die auf der Oberfläche des Halbleitersubstrats (1) ausgebildet ist, und eine zweite Region (10) des zweiten Leitungstyps, die auf der Oberfläche des Halbleitersubstrats (1) ausgebildet ist und in der ersten Region (5) enthalten ist, und weist einen pn-Übergang zwischen der ersten und der zweiten Region (5, 10) auf. Die Verunreinigungskonzentration des ersten Leitungstyps in der ersten Region (5) ist am höchsten nahe der Oberfläche des Halbleitersubstrats (1) und die Verunreinigungskonzentration des zweiten Leitungstyps in der zweiten Region (10) ist am höchsten nahe der Oberfläche des Halbleitersubstrats (1).
Description
- Die vorliegende Erfindung bezieht sich auf eine Zenerdiode und insbesondere auf eine Zenerdiode mit einer Gateelektrode auf einem Zenerübergang über einem Gateoxidfilm.
-
5 ist eine Querschnittsansicht einer bekannten Zenerdiode, die allgemein mit500 bezeichnet wird (JP 03-87072 A). Die Zenerdiode500 beinhaltet ein n-Siliziumsubstrat51 . Eine p-Wannenregion52 ist in dem Siliziumsubstrat51 ausgebildet. In der p-Wannenregion52 sind eine p+-Anodenregion53 , die tief eingebracht ist, und eine n+-Kathodenregion, die so eingebracht ist, daß sie mit der p+-Anodenregion53 überlappt und flacher als diese ist, ausgebildet (die Beziehung zwischen der Konzentration und der Tiefe jeder Region ist auf der rechten Seite von5 gezeigt). Auf der Oberfläche des Siliziumsubstrats51 ist eine Oberflächenoxidschicht55 ausgebildet und auf der Oberflächenoxidschicht55 ist eine Isolationsschicht56 ausgebildet. Weiterhin ist eine Anodenelektrode57 so ausgebildet, daß sie mit der p-Wannenregion52 verbunden ist, und eine Ka thodenelektrode58 ist so ausgebildet, daß sie mit der n+-Kathodenregion54 verbunden ist. - Bei der Zenerdiode
500 ist eine pn-Übergangsfläche der Diode an der Bodenfläche der n+-Kathodenregion54 ausgebildet, die die p+-Anodenregion53 überlappt (das Symbol der Diode ist in5 angedeutet). Die Zenerspannung (Durchbruchsspannung) wird durch die Konzentrationen der Verunreinigungen in der p+-Anodenregion53 und der n+-Kathodenregion54 , welche über die pn-Übergangsfläche aneinander grenzen, bestimmt. - Es ist jedoch schwierig, nahe der pn-Übergangsfläche die Konzentrationen der Verunreinigungen genau zu kontrollieren. Da die p+-Anodenregion
53 und die n+-Kathodenregion54 unter Verwendung von Ionenimplantation oder einem Diffusionsverfahren ausgebildet werden. Daher entsteht das Problem, daß die Zenerspannung jeder Zenerdiode500 unterschiedlich zu den anderen ist. - Weiterhin gibt es auch das Problem, daß die Zenerspannung variiert, wenn die p+-Anodenregion
53 und die n+-Kathodenregion54 als flache Gebiete ausgebildet sind. Da der pn-Übergang (Zenerübergang) nahe der Oberfläche des Substrates51 ausgebildet ist, werden durch einen Zenerdurchbruch gebildete Elektronen in der Oberflächenoxidschicht55 gefangen (Aufladephänomen). - Die Aufgabe der vorliegenden Erfindung ist das Vorsehen einer Zenerdiode mit einer Zenerspannung, die genau gesteuert wird und nicht variiert.
- Die Aufgabe wird gelöst durch eine Zenerdiode gemäß Anspruch 1.
- Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
- Die vorliegende Erfindung ist auf eine Zenerdiode gerichtet, die beinhaltet: Ein Halbleitersubstrat, eine erste Region des ersten Leitungstyps, die auf der Oberfläche des Halbleitersubstrats ausgebildet ist, und eine zweite Region des zweiten Leitungstyps, die auf der Oberfläche des Halbleitersubstrats ausgebildet ist und in der ersten Region enthalten ist, wobei zwischen der ersten und der zweiten Region ein pn-Übergang vorhanden ist. Die Verunreinigungskonzentration des ersten Leitungstyps in der ersten Region ist am höchsten nahe der Oberfläche des Halbleitersubstrates und die Verunreinigungskonzentration des zweiten Leitungstyps in der zweiten Region ist am höchsten nahe der Oberfläche des Halbleitersubstrats.
- Wie oben deutlich beschrieben wurde, ist es gemäß der Zenerdiode der vorliegenden Erfindung möglich, den Wert der Zenerspannung mit einem hohen Grad an Genauigkeit zu steuern.
- Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
-
1 eine Querschnittsansicht der Zenerdiode gemäß der Ausführungsform der vorliegenden Erfindung, -
2 die Beziehung zwischen der Gatespannung und der Zenerspannung gemäß der Ausführungsform der vorliegenden Erfindung, -
3 eine Steuerschaltung der Zenerdiode gemäß der Ausführungsform der vorliegenden Erfindung, -
4A bis4D Querschnittsansichten von Schritten der Herstellung der Zenerdiode gemäß der Ausführungsform der vorliegenden Erfindung, und -
5 eine Querschnittsansicht der bekannten Zenerdiode. -
1 ist eine Querschnittsansicht einer Zenerdiode gemäß der Ausführungsform der vorliegenden Erfindung, die allgemein mit100 bezeichnet wird. Die Zenerdiode100 beinhaltet ein n-Siliziumsubstrat1 . Eine in einem Siliziumsubstrat ausgebildete n-Wannenregion kann als eine n-Region verwendet werden. - In dem Siliziumsubstrat
1 ist eine p+-Anodenregion5 ausgebildet und eine n+-Kathodenregion10 ist so ausgebildet, daß sie in der p+-Anodenregion5 enthalten ist. - Auf der Oberfläche des Siliziumsubstrats
1 ist eine OberflächenSiliziumoxidschicht (Gateoxidschicht)2 ausgebildet und auf der OberflächenSiliziumoxidschicht2 ist eine Gateelektrode6 , beispielsweise aus PolySilizium, ausgebildet. Weiterhin ist auf der Gateelektrode6 eine Gateverdrahtung14 ausgebildet. Andererseits ist mit der p+-Anodenregion5 eine Anodenverdrahtung12 verbunden bzw. mit der n+-Kathodenregion10 eine Kathodenverdrahtung13 verbunden. - Die Anodenverdrahtung
12 , die Kathodenverdrahtung13 und die Gateverdrahtung14 sind aus Metall, beispielsweise aus Aluminium. Die Oberfläche des Siliziumsubstrats1 ist mit einer Isolationsschicht11 , beispielsweise aus Siliziumoxid, und einer Oberflächenschutzschicht15 , beispielsweise aus BPSG bedeckt. - Wie in der rechten Figur von
1 gezeigt, hat in der Zenerdiode100 die Verunreinigungskonzentration in der p+-Anodenregion5 ihren höchsten Wert an der Oberfläche des Siliziumsubstrats1 , ebenso wie jene der n+-Kathodenregion10 . Wie durch eine gestrichelte Linie in1 gezeigt, hat folglich eine Verarmungsschicht, die sich von der n+-Kathodenregion10 zu der p+-Anodenregion5 erstreckt, eine gewisse Dicke an dem Boden der n+-Kathodenregion10 und wird bei Annäherung an die Oberfläche des Siliziumsubstrats1 dünner. - In der Zenerdiode
100 wird die Zenerspannung (Durchbruchsspannung) durch die Verunreinigungskonzentrationen der p+-Anodenregion5 und der n+-Kathodenregion10 bestimmt. Da der Zenerdurchbruch dazu neigt, in der Region mit einer dünnen Verarmungsschicht aufzutreten, nämlich in der Region nahe der Oberfläche des Siliziumsubstrats1 , ist in1 ein Diodensymbol in diesem Bereich dargestellt. - Die Verunreinigungskonzentrationen in dem Bereich nahe der Oberfläche des Siliziumsubstrats
1 können mit einem hohen Grad an Genauigkeit gesteuert werden, sogar wenn die Verunreinigung durch ein Ionenimplantationsverfahren oder ein Diffusionsverfahren in das Siliziumsubstrat1 eingebracht oder implantiert wird. Bei der Zenerdiode100 gemäß dieser Ausführungsform wird die Zenerspannung (Durchbruchsspannung) durch die Verunreinigungskonzentrationen in den Bereichen nahe der Oberfläche des Siliziumsubstrats1 bestimmt, wie oben beschrieben. Die Zenerspannung kann mit einem hohen Grad an Genauigkeit gesteuert werden. - Bei der Zenerdiode
100 gemäß dieser Ausführungsform ist die Gateelektrode6 auf dem Zenerübergang (Grenze zwischen der p+-Anodenregion5 und der n+-Kathodenregion10 ) in dem Siliziumsub strat1 über der OberflächenSiliziumoxidschicht2 ausgebildet. Das Potential der Gateelektrode6 kann über eine Gateverdrahtung14 gesteuert werden. - Durch den Zenerdurchbruch erzeugte Elektronen werden in der Oberflächenoxidschicht
2 eingefangen, was ein Aufladungsphänomen verursacht, welches die Verschiebung der Zenerspannung verursacht, wenn der Zenerübergang nahe der Oberfläche des Siliziumsubstrats1 ausgebildet ist. Bei der Zenerdiode100 wird das Aufladephänomen durch Ausbilden der Gateelektrode6 über dem Zenerübergang verhindert. Bei der Zenerdiode100 werden nämlich die in der Oberflächenoxidschicht2 gespeicherten Elektronen durch Zuführen einer bestimmten positiven Spannung an die Gateelektrode6 beseitigt, so daß das Aufladephänomen verhindert werden kann. Hierdurch kann die durch das Aufladephänomen verursachte Verschiebung der Zenerspannung verhindert werden. - Durch Verändern der der Gateelektrode
6 zugeführten Spannung kann ebenfalls die Zenerspannung gesteuert werden. Wenn nämlich der Gateelektrode6 eine positive Spannung zugeführt wird, erstreckt sich eine Verarmungsschicht von der Oberfläche des Siliziumsubstrats1 in die p+-Anodenregion5 . Hierdurch wird der Zenerdurchbruch, der die Zenerspannung der Zenerdiode100 bestimmt, kaum an dem Zenerübergang nahe der Oberfläche des Siliziumsubstrats1 erzeugt. - Im Gegenteil, die Verarmungsschicht, welche sich in die p+-Anodenregion
5 erstreckt, wird dünner, wenn der Gateelektrode6 eine negative Spannung zugeführt wird. Hierdurch wird der Zenerdurchbruch auf einfache Weise erzeugt. -
2 zeigt eine Beziehung zwischen der Gatespannung und der Zenerspannung bei der Zenerdiode100 . Die Horizontalachse zeigt die der Gateelektrode6 zugeführte Gatespannung und die Vertikalachse zeigt die Zenerspannung der Zenerdiode100 . - Wie in
2 gezeigt, nimmt die Zenerspannung ab, wenn die positive Spannung der Gateelektrode6 zugeführt wird. Auf der anderen Seite wächst die Zenerspannung an, wenn die negative Spannung der Gateelektrode6 zugeführt wird. Folglich kann in der Zenerdiode100 die Zenerspannung durch Verändern der der Gateelektrode6 zugeführten Spannung gesteuert werden. -
3 zeigt ein Beispiel eines Steuerschaltplans zum Steuern der Zenerspannung unter Verwendung der Gatespannung in der Zenerdiode100 . Zwischen den A-(Anoden) und K-(Kathoden)-Anschluss ist ein Controller parallel zu der Zenerdiode geschaltet. In dem Controller wird die Spannung (Zenerspannung) zwischen dem A-(Anoden) und dem K-(Kathoden)-Anschluss überwacht und die Spannung des G(Gate-)Anschlusses wird entsprechend der überwachten Spannung gesteuert. Unter Verwendung der Steuerschaltung für die Zenerdiode100 kann die Gatespannung durch die Überwachung der Zenerspannung verändert werden. Hierdurch kann die Zenerspannung auf einem gewünschten Wert gehalten werden. - Als nächstes wird nun unter Bezugnahme auf
4A bis4D ein Verfahren zum Herstellen der Zenerdiode100 gemäß dieser Ausführungsform beschrieben. Das Verfahren beinhaltet die folgenden Schritte 1 bis 4. - Schritt 1: Wie in
4A gezeigt, wird das n-Siliziumsubstrat1 vorbereitet. Ein Siliziumsubstrat mit einer n-Wannenregion kann verwendet werden. Danach wird auf der Oberfläche des Siliziumsubstrats1 die Oberflächenoxidschicht2 aus Siliziumoxid ausgebildet, beispielsweise durch Verwendung eines thermischen Oxidationsverfahrens. - Als nächstes wird eine Resistmaske
3 ausgebildet und danach ein p-Ion4 , Bor (B) oder dergleichen, in das Siliziumsubstrat1 eingebracht unter Verwendung der Resistmaske3 als einer Implantationsmaske. Die Implantationsenergie des p-Ions4 ist in dem Bereich von beispielsweise 10 bis 30 keV und der Dosisbetrag ist in dem Bereich von beispielsweise 1 × 1014 bis 1 × 1015 cm–2. Falls notwendig, kann nach dem Ionenimplantationsschritt ein Ausheilungsschritt durchgeführt werden. - Die Ionenimplantation unter der obigen Bedingung macht es möglich, die p+-Anodenregion
5 auszubilden, bei der die Konzentration der Verunreinigungen am höchsten nahe der Oberfläche des Siliziumsubstrats1 wird und in der Tiefenrichtung fortlaufend abnimmt. - Schritt 2: Wie in
4B gezeigt, wird auf der Oberflächenoxidschicht2 , beispielsweise unter Verwendung eines CVD-Verfahrens, eine PolySiliziumschicht ausgebildet. Danach wird die PolySiliziumschicht unter Verwendung einer Resistmaske7 strukturiert. Folglich wird die Gateelektrode6 aus PolySilizium auf der p+-Anodenregion5 ausgebildet. - Schritt 3: Wie in
4C gezeigt wird eine Resistmaske8 ausgebildet zum Bedecken der Gateelektrode6 und ihres äußeren Abschnitts. Danach wird unter Verwendung der Resistmaske8 als einer Implantationsmaske ein n-Ion9 , Arsen (As) oder dergleichen, in die p+-Anodenregion5 eingebracht. Die Implantationsenergie des n-Ions 9 ist in dem Bereich von beispielsweise 10 bis 30 keV und der Dosisbetrag ist in dem Bereich von beispielsweise 1 × 1015 bis 1 × 1016 cm–2. Falls notwendig, kann nach dem Ionenimplantationsschritt ein Ausheilungsschritt durchgeführt werden. - Die Ionenimplantation unter der obigen Bedingung macht es möglich, die n+-Kathodenregion
10 auszubilden, bei der die Verunreinigungskonzentration am höchsten nahe der Oberfläche des Siliziumsubstrats1 (p+-Anodenregion5 ) wird und fortlaufend in der Tiefenrichtung abnimmt. Es sollte beachtet werden, daß die n+-Region10 in der p+-Anodenregion5 enthalten ist. - Schritt 4: Wie in
4D gezeigt, wird die Zwischenlagen-Isolationsschicht11 aus Siliziumoxid oder dergleichen unter Verwendung eines CVD-Verfahrens ausgebildet. Die Dicke der Zwischenlagen-Isolationsschicht11 ist in dem Bereich von beispielsweise 3000 bis 10000 Å (300 bis 1000 nm). Schließlich werden in der Zwischenlagen-Isolationsschicht11 Öffnungen ausgebildet und in den Öffnungen werden die mit der p+-Anodenregion5 verbundene Anodenverdrahtung12 , die mit der n+-Kathodenregion10 verbundene Kathodenverdrahtung13 und die mit der Gateelektrode6 verbundene Gateverdrahtung14 ausgebildet. Die Anodenverdrahtung12 , die Kathodenverdrahtung13 und die Gateverdrahtung14 werden unter Verwendung von beispielsweise einem Aluminiumverdampfungsverfahren ausgebildet. Es sollte beachtet werden, daß die Oberflächenschutzschicht aus BPSG oder dergleichen (nicht gezeigt) falls notwendig auf der Zwischenlagen-Isolationsschicht11 ausgebildet werden kann. - Durch diese Schritte wird die Zenerdiode
100 gemäß dieser Ausführungsform vervollständigt. - Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2005-208018, die am 19. Juli 2005 eingereicht wurde, ein schließlich der Beschreibung, der Zeichnungen und der Patentansprüche, soll hierin enthalten sein.
Claims (4)
- Zenerdiode (
100 ) mit: einem Halbleitersubstrat (1 ), einer ersten Region (5 ) des ersten Leitungstyps, die auf der Oberfläche des Halbleitersubstrats (1 ) ausgebildet ist, und einer zweiten Region (10 ) des zweiten Leitungstyps, die auf der Oberfläche des Halbleitersubstrats (1 ) ausgebildet ist und in der ersten Region (5 ) enthalten ist, die einen pn-Übergang zwischen der ersten und der zweiten Region (5 ,10 ) aufweist, wobei die Verunreinigungskonzentration des ersten Leitungstyps in der ersten Region (5 ) am höchsten nahe der Oberfläche des Halbleitersubstrats (1 ) ist und die Verunreinigungskonzentration des zweiten Leitungstyps in der zweiten Region (10 ) am höchsten nahe der Oberfläche des Halbleitersubstrats (1 ) ist. - Zenerdiode (
100 ) nach Anspruch 1, bei der eine Isolationsschicht (2 ) auf der Oberfläche des Halbleitersubstrats (1 ) ausgebildet ist und die weiterhin eine Gateelektrode (6 ) aufweist, welche dem Rand des pn-Übergangs, der zu der Oberfläche freiliegt, mit der Isolationsschicht (2 ) dazwischen gegenüberliegt. - Zenerdiode (
100 ) nach Anspruch 2, bei der der Gateelektrode (6 ) eine positive Spannung zugeführt wird. - Zenerdiode (
100 ) nach Anspruch 2, bei der die Durchbruchsspannung des pn-Übergangs durch Verändern der der Gateelektrode (6 ) zugeführten Spannung gesteuert wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208018A JP2007027449A (ja) | 2005-07-19 | 2005-07-19 | ツェナーダイオード |
JP2005-208018 | 2005-07-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006031050A1 true DE102006031050A1 (de) | 2007-03-15 |
Family
ID=37657036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006031050A Ceased DE102006031050A1 (de) | 2005-07-19 | 2006-07-05 | Zenerdiode |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070018283A1 (de) |
JP (1) | JP2007027449A (de) |
KR (1) | KR100739861B1 (de) |
CN (1) | CN1901233A (de) |
DE (1) | DE102006031050A1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027449A (ja) | 2005-07-19 | 2007-02-01 | Mitsubishi Electric Corp | ツェナーダイオード |
US7419684B2 (en) * | 2006-12-22 | 2008-09-02 | Reliant Pharmaceuticals, Inc. | System and method for manufacturing oral osmotic drug delivery devices, and methods of administering same |
US20080258263A1 (en) * | 2007-04-20 | 2008-10-23 | Harry Yue Gee | High Current Steering ESD Protection Zener Diode And Method |
US8415765B2 (en) * | 2009-03-31 | 2013-04-09 | Panasonic Corporation | Semiconductor device including a guard ring or an inverted region |
CN102254859B (zh) * | 2010-05-17 | 2014-08-20 | 北大方正集团有限公司 | 制造包括齐纳二极管的金属氧化物半导体集成电路的方法 |
CN103165659A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 齐纳二极管及其制造方法 |
FR3033938B1 (fr) * | 2015-03-19 | 2018-04-27 | Stmicroelectronics (Rousset) Sas | Diode zener a tension de claquage ajustable |
CN106169423B (zh) * | 2015-05-28 | 2019-04-05 | 北大方正集团有限公司 | 齐纳二极管的制备方法和齐纳二极管 |
JP6642507B2 (ja) | 2016-10-18 | 2020-02-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6930481B2 (ja) | 2018-04-13 | 2021-09-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
US10355144B1 (en) * | 2018-07-23 | 2019-07-16 | Amazing Microelectronic Corp. | Heat-dissipating Zener diode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5691478A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Manufacture of punch-through type diode |
JPH10223895A (ja) | 1997-02-07 | 1998-08-21 | Yazaki Corp | 半導体装置及び製造方法 |
JP4857493B2 (ja) | 2000-07-12 | 2012-01-18 | 株式会社デンソー | 半導体装置の製造方法 |
JP2003110119A (ja) | 2001-10-01 | 2003-04-11 | Nec Kansai Ltd | 静電サージ保護用素子 |
JP2003347560A (ja) | 2002-05-24 | 2003-12-05 | Toko Inc | 双方向性ツェナーダイオードの製造方法 |
JP2007027449A (ja) | 2005-07-19 | 2007-02-01 | Mitsubishi Electric Corp | ツェナーダイオード |
-
2005
- 2005-07-19 JP JP2005208018A patent/JP2007027449A/ja active Pending
-
2006
- 2006-05-23 US US11/419,871 patent/US20070018283A1/en not_active Abandoned
- 2006-07-05 DE DE102006031050A patent/DE102006031050A1/de not_active Ceased
- 2006-07-06 KR KR1020060063323A patent/KR100739861B1/ko not_active IP Right Cessation
- 2006-07-10 CN CNA2006101014929A patent/CN1901233A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2007027449A (ja) | 2007-02-01 |
KR20070011103A (ko) | 2007-01-24 |
US20070018283A1 (en) | 2007-01-25 |
KR100739861B1 (ko) | 2007-07-16 |
CN1901233A (zh) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006031050A1 (de) | Zenerdiode | |
DE102011003660B4 (de) | Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung | |
DE102013007685B4 (de) | Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung | |
DE102005052731B4 (de) | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE2919522C2 (de) | ||
DE102006055068B4 (de) | Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung | |
DE19747777B4 (de) | Verfahren zum Herstellen eines Halbleiterbauteils | |
DE102011003843B4 (de) | SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2816795C2 (de) | ||
DE102006019950B4 (de) | Halbleitervorrichtung mit dielektrischer Trennung | |
DE112011105826B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung selbiger | |
DE19931324A1 (de) | Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE4420052A1 (de) | Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung | |
DE10036891A1 (de) | Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur | |
DE112006002377B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19750221B4 (de) | Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung | |
DE102004009521B4 (de) | Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors | |
EP0853819A1 (de) | Mos-transistor mit hoher ausgangsspannungsfestigkeit | |
DE69531783T2 (de) | Herstellungsverfahren für Leistungsanordnung mit Schutzring | |
DE3124283A1 (de) | Halbleiteranordnung und verfahren zu dessen herstellung | |
DE102008029868B4 (de) | Halbleiterbauteil und Herstellungsverfahren desselben | |
DE2911726C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE102004058412B4 (de) | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |