JP6642507B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6642507B2
JP6642507B2 JP2017076087A JP2017076087A JP6642507B2 JP 6642507 B2 JP6642507 B2 JP 6642507B2 JP 2017076087 A JP2017076087 A JP 2017076087A JP 2017076087 A JP2017076087 A JP 2017076087A JP 6642507 B2 JP6642507 B2 JP 6642507B2
Authority
JP
Japan
Prior art keywords
region
diffusion region
main surface
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017076087A
Other languages
English (en)
Other versions
JP2018067702A5 (ja
JP2018067702A (ja
Inventor
振一郎 柳
振一郎 柳
野中　裕介
裕介 野中
誠二 野間
誠二 野間
晋也 櫻井
晋也 櫻井
奨悟 池浦
奨悟 池浦
淳志 笠原
淳志 笠原
伸 瀧澤
伸 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to PCT/JP2017/036055 priority Critical patent/WO2018074228A1/ja
Priority to CN201780063822.6A priority patent/CN109863581B/zh
Publication of JP2018067702A publication Critical patent/JP2018067702A/ja
Publication of JP2018067702A5 publication Critical patent/JP2018067702A5/ja
Priority to US16/368,026 priority patent/US11114571B2/en
Application granted granted Critical
Publication of JP6642507B2 publication Critical patent/JP6642507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本明細書の開示は、ツェナーダイオードを含む半導体装置およびその製造方法に関する。
ツェナーダイオードを利用した定電圧電源が知られている。車両に搭載される電池の監視ＩＣなどにも定電圧電源が用いられているが、ＩＣなどへの電源供給には高精度な電圧制御が要求される。
従来、Ｎ導電型のエピタキシャル層とＰ導電型の拡散層との間のＰＮ接合において、両者の濃度に依存してツェナー電圧が一義的に決まるものであった。これに対して、特許文献１に開示される半導体装置は、半導体基板に第１の拡散領域と第２の拡散領域とを設けて、ＰＮ接合に係る２つの拡散領域の不純物濃度を任意に制御可能にした。そして、拡散領域の不純物濃度を制御することにより所望のツェナー特性を得られるとしている。
特開２０１０−２３９０１５号公報
ところで、ツェナー電圧には降伏による経時的な変動があることが知られている。この特性変動は、降伏現象によって生じるホットキャリアが半導体基板の表面欠陥にトラップされることにより起こると推察されている。
特許文献１に記載の半導体装置にあっては、第１の拡散領域と第２の拡散領域との重なりによる接合部において、その重なりに起因する降伏電圧が低下するとされている。そして、この重なりに相当する部分で降伏が生じるとしている。このような構成では、重なりに相当する部分は３次元的に存在する領域であり、降伏現象は３次元的な領域のうち何処かで生じるが、その位置は不定である。すなわち、降伏の生じる正確な位置は制御不可能である。
降伏が生じる位置によって、ホットキャリアの発生や該ホットキャリアの表面欠陥へのトラップの状態が異なるため、降伏の発生位置が不定であることは、ツェナー電圧の経時的な変動量を大きくする原因となる。そして、ツェナー電圧の経時的な変動は、高精度な電圧制御を妨げる虞がある。
そこで、本開示は、ツェナー電圧の変動を抑制可能な半導体装置を提供するとともに、その半導体装置の製造方法を提供することを目的とする。
本明細書の開示は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
上記目的を達成するために、開示される一つの半導体装置は、
ダイオード形成領域（Ｄｉ）を有する半導体基板（１０）と、
ダイオード形成領域における半導体基板の主面（１０ａ）の表層に形成された第１導電型の上部拡散領域（２０，５０，７０）と、
半導体基板の深さ方向において主面に対して上部拡散領域よりも深い位置に形成される第２導電型の下部拡散領域（３０，６０，８０）と、を備え、
下部拡散領域は、主面より深い位置において上部拡散領域とのＰＮ接合面（Ｓ）を成すとともに、ダイオード形成領域における下部拡散領域の不純物濃度プロファイルにおいて、濃度の極大を示す極大点（Ｐ，Ｐ１，Ｐ２）を有する。
これによれば、下部拡散領域における不純物濃度の極大点において電界を大きくできるから、該極大点において降伏現象を生じやすくできる。設計者は下部拡散領域の不純物濃度およびそのピーク位置を任意に決定することができ、降伏現象を生じる位置を制御することができる。すなわち、ツェナー電圧の変動因子を最小限に抑制することができる。
また、上部拡散領域と下部拡散領域とのＰＮ接合面は、半導体基板の主面よりも深い位置に形成されているから、ホットキャリアが発生した際に主面に存在する表面欠陥にトラップされる確率を小さくできる。すなわち、ツェナー電圧の変動量を小さくすることができる。
このように、この半導体装置によれば、ツェナー電圧の変動因子を最小限にしつつ、降伏時の特性変動量も抑制できるものである。
上記目的を達成するために別の開示は、上記した半導体装置の製造方法であり、
半導体基板（１０）を準備すること、
半導体基板の主面（１０ａ）における表層に不純物を注入して、主面を正面視したときに回転対称の形状となるように第２導電型の下部注入領域（３１，６１，８１）を形成すること、
下部注入領域の形成の後、アニールにより下部注入領域を拡散すること、
下部注入領域のアニールによる拡散の後、半導体基板の主面における表層に不純物を注入して、下部注入領域よりも主面に対して浅い位置に、下部注入領域と同心の回転対称形状となるように第１導電型の上部注入領域（２１，５１，７１）を形成すること、
上部注入領域の形成の後、アニールにより下部注入領域を拡散して下部拡散領域（３０，６０，８０）を形成するとともに、上部注入領域を拡散して上部拡散領域（２０，５０，７０）を形成すること、を備え、
下部注入領域の形成において、主面を正面視したときの直径（Ｒ）は、半導体基板の深さ方向における下部拡散領域の形成深さと同一に設定する。
これによれば、下部注入領域の回転対称軸上に、不純物濃度が極大となる極大点を形成することができるから、ツェナー電圧の変動因子を最小限に抑制することができる。
さらに、上記目的を達成するために別の開示は、上記した半導体装置の製造方法であり、
第２導電型の半導体基板（１０）を準備すること、
半導体基板の主面における表層に不純物を注入して、半導体基板よりも不純物濃度が高くされた第２導電型の下部注入領域（３１，６１，８１）を形成すること、
下部注入領域の形成の後、アニールにより下部注入領域を拡散すること、
下部注入領域のアニールによる拡散の後、拡散した下部注入領域の表層に不純物を注入して、下部注入領域よりも主面に対して浅い位置に、第１導電型の上部注入領域（２１，５１）を形成すること、
上部注入領域の形成の後、アニールにより下部注入領域を拡散して下部拡散領域（３０，６０，８０）を形成するとともに、上部注入領域を拡散して上部拡散領域（２０，５０，７０）を形成すること、
加えて、半導体基板の表層であって下部注入領域とは離間した位置に不純物を注入して第２導電型の対極注入領域（９２）を形成すること、
半導体基板の表層であって対極注入領域と下部注入領域の間の領域に半導体基板よりも不純物濃度の高い極間領域（９１）を形成すること、を備える。
これによれば、ブレークダウン発生時において、上部拡散領域と対極領域との間において、主面表層に進展する空乏層の侵入を抑制でき、電流経路における電気抵抗の上昇を抑制することができる。よって、ツェナー電圧の変動を抑制することができる。
第１実施形態における半導体装置の断面および上面を示す図である。 半導体基板を準備する工程を示す断面図である。 下部注入領域の形成工程を示す断面図である。 １回目のアニール工程を示す断面図である。 上部注入領域の形成工程を示す断面図である。 ２回目のアニール工程を示す断面図である。 不純物濃度の３次元プロファイルを示す図である。 ツェナー電圧の変動量の経時変化を示す図である。 第２実施形態における半導体装置の断面図である。 下部注入領域の形成工程を示す断面図である。 １回目のアニール工程を示す断面図である。 上部注入領域の形成工程を示す断面図である。 第３実施形態における半導体装置の断面図である。 下部注入領域および対極注入領域の形成工程を示す断面図である。 １回目のアニール工程を示す断面図である。 上部注入領域および極間注入領域の形成工程を示す断面図である。 第４実施形態における半導体装置の断面図である。
以下、本開示の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
（第１実施形態）
最初に、図１を参照して、本実施形態に係る半導体装置の概略構成について説明する。
この半導体装置は素子としてツェナーダイオードを含み、例えば電源回路に導入されて定電圧電源として機能するものである。
図１に示すように、半導体装置１００は、半導体基板１０と、上部拡散領域２０と、下部拡散領域３０と、シリサイドブロック層４０と、を備えている。
半導体基板１０は、Ｎ導電型とされた半導体ウェハの一部であり、特に図１においては主面１０ａ側の一部を図示している。半導体基板１０はダイオード形成領域Ｄｉを有している。ダイオード形成領域Ｄｉには、後述の上部拡散領域２０および下部拡散領域３０が形成されることにより素子としてＰＮ接合ダイオードが形成される。Ｐ導電型である上部拡散領域２０はアノードとして機能し、Ｎ導電型である半導体基板１０はカソードとして機能する。なお、本実施形態におけるＮ導電型は、特許請求の範囲に記載の第２導電型に相当し、Ｐ導電型は第１導電型に相当する。
上部拡散領域２０はＰ導電型の半導体領域である。上部拡散領域２０は、半導体基板１０の主面１０ａに露出するように、半導体基板１０の主面１０ａ側表層に形成されている。図１に示すように、上部拡散領域２０は、主面１０ａを直交する軸Ａに対して回転対称に形成されている。とくに本実施形態における上部拡散領域２０は、主面１０ａを正面視したとき、軸Ａを通る点を中心にした略真円状に形成されている。そして、上部拡散領域２０の軸Ａを通る断面形状は、図１に示すように、軸Ａ近傍ほど窪んだ構造になっている。すなわち、中央が凹んだ円盤状に形成されている。後述するが、本実施形態における軸Ａは特許請求の範囲に記載の対称軸に一致する。なお、本実施形態における上部拡散領域２０は主面１０ａを正面視したときに略真円であって、いわゆる回転体のような形状になっているが、必ずしも回転体状である必要はない。例えば、主面１０ａを正面視したときに、ｎ回対称形状であればよい。具体的には、楕円やカプセル形状（２回対称）、正三角形（３回対称）、正方形（４回対称）などを採用しても良い。
下部拡散領域３０はＮ導電型の半導体領域である。下部拡散領域３０は、上部拡散領域２０を覆うように形成されている。下部拡散領域３０も、上部拡散領域２０と同様に、軸Ａに対して回転対称に形成されているのであり、とくに本実施形態における下部拡散領域３０は、主面１０ａを正面視したとき、軸Ａを通る点を中心にした略真円状に形成されている。下部拡散領域３０についても、主面１０ａを正面視したときの形状は真円に限定されるものではなく、ｎ回対称に形成されていればよい。
下部拡散領域３０は、上部拡散領域２０に隣接して形成されているので、Ｎ導電型である下部拡散領域３０とＰ導電型である上部拡散領域との間でＰＮ接合面Ｓが形成されている。上記したように、上部拡散領域２０は主面１０ａに露出しない反対の面において凹んだ形状をしているのであるから、ＰＮ接合面Ｓも同様の形状を成す。すなわち、ＰＮ接合面Ｓは、上部拡散領域２０を主体とすれば凹面形状を成している。
なお、本実施形態における下部拡散領域３０は、上部拡散領域２０を完全に覆っており、一部が主面１０ａに露出している。つまり、主面１０ａを正面視したとき、下部拡散領域３０は、形成中心に対して上部拡散領域２０の外縁以遠の領域で主面１０ａに露出している。換言すれば、主面１０ａを正面視すると、軸Ａと主面１０ａとが交差する点を中心として、上部拡散領域２０、下部拡散領域３０、半導体基板１０のＮ導電型半導体領域が、この順で同心円状に広がって形成されている。
上記したように、この半導体装置１００では、上部拡散領域２０のＰ導電型の半導体領域と、下部拡散領域３０および半導体基板１０におけるＮ導電型の半導体領域とがＰＮ接合を形成してダイオードを成す。Ｐ導電型である上部拡散領域２０はアノードとして機能し、Ｎ導電型である半導体基板１０はカソードとして機能する。
シリサイドブロック層４０は絶縁膜であり、本実施形態では例えばＳｉＯ２で形成されている。シリサイドブロック層４０は、軸Ａと主面１０ａとが交差する点を中心として円環状に形成されている。本実施形態における半導体装置１００は、主面１０ａにおいて上部拡散領域２０、下部拡散領域３０が露出し、その外側に半導体基板１０の半導体領域が露出している。シリサイドブロック層４０は、上部拡散領域２０の外縁部から下部拡散領域３０を経て半導体基板１０の半導体領域に至る面を覆うように形成されている。すなわち、主面１０ａに露出するＰ導電型の上部拡散領域２０とＮ導電型の半導体領域とのＰＮ接合線Ｌ１、および下部拡散領域３０と半導体基板１０との境界線Ｌ２を跨ぐように形成されている。
なお、シリサイドブロック層４０は、アノードとカソードについて電極として機能する、例えばコバルトを含むシリサイド電極を主面１０ａに積層して形成する際に、Ｐ導電型である上部拡散領域２０と、Ｎ導電型である下部拡散領域３０あるいは半導体基板１０との間の電気的絶縁を維持する目的で形成されている。
次に、図２〜図６、および図１を参照して、半導体装置１００の製造方法について説明する。
最初に、図２に示すようにＮ導電型にされた半導体基板１０を用意する。
その後、直径がＲとされた真円状にくり貫かれたフォトレジスト（図示せず）を主面１０ａに積層し、リンあるいはヒ素をイオン注入する。イオン注入は一面１０ａにおいて同一のエネルギーで実施し、注入深さを略一定とする。これにより、図３に示すように、直径がＲとされたＮ導電型の下部注入領域３１が形成される。つまり、軸Ａを回転対称軸とする円盤状のＮ導電型領域が形成される。なお、下部注入領域３１は、アニールにより拡散する前の領域であり、後述の２回のアニール工程後は下部拡散領域３０となる。
下部注入領域３１の形成後、図示しないフォトレジストを除去し、１回目のアニール工程を実施する。アニール工程により、図４に示すように下部注入領域３１を形成する不純物が半導体基板１０中を拡散する。なお、１回目のアニール工程では、下部注入領域３１が熱拡散した不純物領域３２は図１に示す下部拡散領域３０程度には拡散しない。
１回目のアニール工程の後、下部注入領域３１と同じ中心を有し、図４に示す不純物領域３２よりも直径の小さい真円状にくり貫かれたフォトレジスト（図示せず）を主面１０ａに積層し、ホウ素をイオン注入する。イオン注入は一面１０ａにおいて同一のエネルギーで実施し、注入深さを略一定とする。これにより、図５に示すように、不純物領域３２に取り囲まれたＰ導電型の上部注入領域２１が形成される。つまり、軸Ａを回転対称軸とする円盤状のＰ導電型領域が形成される。なお、上部注入領域２１は、アニールにより拡散する前の領域であり、後述の２回目のアニール工程後は上部拡散領域２０となる。
上部注入領域２１の形成後、図示しないフォトレジストを除去し、２回目のアニール工程を実施する。２回目のアニール工程により、図６に示すように上部注入領域２１が熱拡散するとともに、下部注入領域３１がある程度拡散した不純物領域３２がさらに熱拡散する。２回目のアニール工程を実施した後の上部注入領域２１は上部拡散領域２０に相当する領域に至るまで拡散し、下部注入領域３１は下部拡散領域３０に相当する領域まで拡散する。
なお、熱拡散後の下部拡散領域３０の形成深さは、下部注入領域３１のイオン注入の直径Ｒと略同一になるように設計することが好ましい。アニール温度やイオン注入のエネルギーおよび不純物濃度は半導体基板１０に形成される他の素子との工程共通化などによりパラメータが決められることが有り得、値の変更が困難な場合がある。このため、下部拡散領域３０の形成深さを下部注入領域３１のイオン注入の直径Ｒと略同一になるように設計するとは、下部注入領域３１の形成半径を、想定される下部拡散領域３０の形成深さに合わせることを意味する。
ところで、２回目のアニール工程を実施する前において、下部注入領域３１に起因する不純物領域３２の不純物濃度は、軸Ａ上であって上部注入領域２１よりも深い位置にピークが存在する。このため、２回目のアニール工程を経て上部注入領域２１が熱拡散する際には、円盤状の上部注入領域２１の中央近傍は導電型が反転しにくい。これにより、２回目のアニール工程を実施した後、図６に示すように、上部拡散領域２０の軸Ａを通る断面形状は、図１に示すように、軸Ａ近傍ほど窪んだ構造になっている。すなわち、上部拡散領域２０は中央が凹んだ円盤状に形成されている。すなわち、上部拡散領域２０と下部拡散領域３０のＰＮ接合面Ｓは、上部拡散領域２０を主体とすれば凹面形状を成す。
なお、図６において下部拡散領域３０に示した等高線は、不純物濃度の等高線を示しており、下部拡散領域３０における不純物濃度のピークが、上部拡散領域２０における凹みの下部に位置していることを示している。
２回目のアニール工程の後、図１に示すように、主面１０ａに露出するＰ導電型の上部拡散領域２０とＮ導電型の半導体領域とのＰＮ接合線Ｌ１、および下部拡散領域３０と半導体基板１０との境界線Ｌ２を跨ぐようにシリサイドブロック層４０を形成する。
以上の工程を含む製造方法を以って、半導体装置１００を製造することができる。
次に、本実施形態における半導体装置１００およびその製造方法について作用効果を説明する。
図１および図６に示す半導体装置１００は、上部拡散領域２０および下部拡散領域３０が軸Ａに対して略回転対称に形成されているので、それぞれの不純物プロファイルも軸Ａに対して略回転対称となる。発明者は、具体的な不純物プロファイルを、コンピュータを用いてシミュレーションした。シミュレーションの結果を図７に示す。
図７に示すように、ダイオード形成領域Ｄｉ内に形成された下部拡散領域３０において、不純物濃度が極大となる極大点Ｐを有している。本実施形態では、とくに下部拡散領域３０内にただ一つの極大点Ｐを有している。本実施形態における極大点Ｐは軸Ａ上にあって、ＰＮ接合面Ｓの下部に位置する。
一般に、ＰＮ接合ツェナーダイオードにおいては、逆バイアスが印加されるとき、Ｎ導電型の領域とＰ導電型の領域の、それぞれ不純物濃度の高い部分の間で電界が大きくなり降伏現象を生じやすい。本実施形態における半導体装置１００にあっては、Ｎ導電性を示す下部拡散領域３０の不純物濃度の高い部分が、従来のように３次元的に分布するのではなく、０次元（点）として規定されているので、降伏現象が生じる部分を点として特定することができる。すなわち、半導体装置１００における降伏現象は、その発生位置をほぼ所定の位置（極大点Ｐ）で固定することができる。
ツェナー電圧の経時的な変動量を大きくする原因は、降伏現象の発生源が３次元的に分布することで降伏現象の発生が不定であることにあると推察されているが、本実施形態における半導体装置１００では、降伏現象の発生位置を点として定めることができる。これによれば、従来のように３次元的に降伏現象が生じる構成に較べて、降伏現象の発生位置を制限することができ、図８に示すように、ツェナー電圧の経時的な変動を従来に較べて抑制することができる。そして、例えば、半導体装置１００に含まれるツェナーダイオードを定圧電源に採用すれば、出力電圧を時間経過によらず高精度に制御することができる。
また、本実施形態に係る半導体装置１００は、上部拡散領域２０を主体としたとき、ＰＮ接合面Ｓが窪んだ凹面構造となっている。とくに本実施形態では軸Ａ近傍で窪んだ構造となっている。これによれば、図７に示すように、下部拡散領域３０における、上部拡散領域２０の窪んだ部分の下部でピークを持つような不純物分布を形成させやすくできる。換言すれば、不純物濃度の極大を点状に形成しやすくできる。
また、本実施形態に係る半導体装置１００は、上部拡散領域２０および下部拡散領域３０が、一面１０ａを正面視したときに回転対称形状、特には真円状になっている。これによれば、下部拡散領域３０における不純物濃度の極大を回転対称軸（本実施形態では軸Ａ）上にすることができ、不純物濃度の極大を点状に形成しやすくできる。
また、本実施形態に係る半導体装置１００は、その製造工程において、下部拡散領域３０の前駆領域である下部注入領域３１の形成直径Ｒを、下部拡散領域３０の想定される形成深さと略同一にする。これによれば、下部拡散領域３０における不純物濃度の極大を点状に形成しやすくできる。例えば、下部注入領域３１の形成直径Ｒが下部拡散領域３０の想定される形成深さよりも大きいと、不純物濃度の極大部分は主面１０ａに沿う方向に延びた１次元あるいは２次元的に分布しやすい。あるいは、下部注入領域３１の形成直径Ｒが下部拡散領域３０の想定される形成深さよりも小さいと、不純物濃度の極大部分は半導体基板１０の深さ方向に延びた１次元あるいは２次元的に分布しやすい。これに対して、下部注入領域３１の形成直径Ｒを、下部拡散領域３０の想定される形成深さと略同一にすると、下部拡散領域３０における不純物濃度の極大を点状に形成しやすくできる。
また、本実施形態に係る半導体装置１００は、その製造工程、とくに上部注入領域２１の形成において、均一な深さで不純物をイオン注入する。これによれば、２回目のアニール工程において、下部拡散領域３０の前駆領域である不純物領域３２における不純物濃度が小さい部分で導電型を反転させやすくなり、ＰＮ接合面Ｓの凹面構造を形成しやすくできる。つまり、上記したように、下部拡散領域３０の不純物濃度の極大を点状に形成しやすくできる。
さらに、本実施形態に係る半導体装置１００は、下部拡散領域３０が上部拡散領域２０を覆うように形成され、主面１０ａに露出している。これによれば、主面１０ａの表層において、Ｐ導電型の上部拡散領域２０と、Ｎ導電型の領域との間に形成される空乏層の主面１０ａに沿う方向の広がりを、下部拡散領域３０が主面に露出していない構成に較べて抑制することができる。これにより、主面１０ａ近傍に存在する表面欠陥に起因する準位に、ホットキャリアがトラップされることを抑制でき、ツェナー電圧の経時的変動量を抑制することができる。
ところで、本実施形態に係る半導体装置１００は主面１０ａにシリサイドブロック層４０を備えている。これによれば、シリサイド電極を主面１０ａに積層して形成する際に、Ｐ導電型である上部拡散領域２０と、Ｎ導電型である下部拡散領域３０あるいは半導体基板１０との間で、シリサイドによる電気的導通が生じることを防止できる。このような目的のため、シリサイドブロック層４０は、下部拡散領域３０が主面１０ａに露出している場合は、上部拡散領域２０と下部拡散領域３０のＰＮ接合線Ｌ１を跨ぐように形成されるとともに、下部拡散領域３０と半導体基板１０における半導体領域との境界線Ｌ２を跨ぐように形成されるべきである。また、下部拡散領域３０が主面１０ａに露出していない場合は、上部拡散領域２０と半導体基板１０における半導体領域との境界線を跨ぐように形成されるべきである。
（第２実施形態）
第１実施形態においては、上部拡散領域２０を主体としたとき、上部拡散領域２０と下部拡散領域３０とのＰＮ接合面Ｓが凹面である例を示したが、凸面であっても良い。
本実施形態における半導体装置１１０は、図９に示すように、第１実施形態とは異なる形状の上部拡散領域５０および下部拡散領域６０を備えている。半導体装置１１０はＰＮ接合面Ｓの断面において凸面となる凸面部Ｃを有している。半導体装置１１０も、主面１０ａから正面視したときの上部拡散領域５０および下部拡散領域６０の形状は真円状であり、該真円の中心を通り主面１０ａに直交する軸Ｂを対称軸とする回転体を成している。凹面部Ｃは軸Ｂ上に凸面の頂点を有する。
本実施形態において、下部拡散領域６０の不純物濃度は、ＰＮ接合面Ｓの凸面部Ｃよりも外側に形成された凹面部の下部近傍にピークを有する。すなわち、図９に示す断面においては、点Ｐ１および点Ｐ２に示す点に不純物濃度の極大点を有している。実際には、上部拡散領域５０および下部拡散領域６０は円盤状であるから、極大点Ｐ１，Ｐ２も軸Ｂを対称軸とする円の一部である。つまり、本実施形態における下部拡散領域６０の不純物濃度の極大点は、複数の極大点が軸Ｂの周りに１次元的（具体的には円状）に分布している。
このように、ＰＮ接合面Ｓを凸面形状にすることによって、下部拡散領域６０の不純物濃度の極大点を１次元的に分布させることができる。第１実施形態と同様、不純物濃度の極大点は降伏現象の発生位置として有力であるから、半導体装置１１０においては降伏現象の発生位置を線として定めることができる。これによれば、従来のように３次元的に降伏現象が生じる構成に較べて、降伏現象の発生位置を制限することができ、ツェナー電圧の経時的な変動を抑制することができる。そして、例えば、半導体装置１１０に含まれるツェナーダイオードを定圧電源に採用すれば、出力電圧を時間経過によらず高精度に制御することができる。
以下、半導体装置１１０の製造方法について簡単に説明する。
先ず、第１実施形態と同様に、図２に示すがごとく半導体基板１０を用意する。
次いで、図１０に示すように、リンあるいはヒ素をイオン注入して下部注入領域６１を形成する。下部注入領域６１を、軸Ｂを対称軸とした回転対称形状に形成する。特に、本実施形態においては、円環状に形成する。第１実施形態における下部注入領域３１は主面１０ａから正面視すると真円であったが、本実施形態における下部注入領域６１は、中心付近がくり貫かれた円環状である。なお、図１０は断面図であるから２つの下部注入領域６１が離間するように図示しているが、実際は紙面前後方向において連続している。下部注入領域６１は後工程の２回の熱拡散により下部拡散領域６０となる領域である。
次いで、１回目のアニール工程を実施する。これにより、図１１に示すように、下部注入領域６１は熱拡散してＮ導電型の不純物領域６２が形成される。アニール工程前の下部注入領域６１は円環状なので、熱拡散後の不純物領域６２における不純物の濃度構造は、より高濃度の部分が軸Ｂを対称軸とする円状に分布する略トーラス構造となっている。
次いで、図１２に示すように、ホウ素をイオン注入して上部注入領域５１を形成する。上部注入領域５１は不純物領域６２に内包されるように形成する。具体的には、下部拡散領域６０の前駆領域である不純物領域６１において濃度がピークとなる部分の上部に上部注入領域５１を形成する。つまり、上部注入領域５１は軸Ｂを対称軸とした回転対称形状に形成される。特に、本実施形態においては、上部注入領域５１は円環状に形成される。第１実施形態における上部注入領域２１は主面１０ａから正面視すると真円であったが、本実施形態における上部注入領域５１は、中心付近がくり貫かれた円環状である。なお、図１２は断面図であるから２つの上部注入領域５１が離間するように図示しているが、実際は紙面前後方向において連続している。上部注入領域５１は後工程の２回の熱拡散により上部拡散領域５０となる領域である。
次いで、２回目のアニール工程を実施する。これにより、図９に示すように、上部注入領域５１が熱拡散するとともに、下部注入領域６１がある程度拡散した不純物領域６２がさらに熱拡散する。２回目のアニール工程を実施した後の上部注入領域５１は上部拡散領域５０に相当する領域に至るまで拡散し、下部注入領域６１は下部拡散領域６０に相当する領域まで拡散する。
このとき、下部拡散領域６０の前駆領域である不純物領域６２の不純物濃度分布のトーラス形状はほぼ維持され、下部拡散領域６０の不純物濃度の極大は、上記したような円形状に構成されることになる。主面１０ａに露出するＰ導電型の上部拡散領域５０とＮ導電型の半導体領域とのＰＮ接合線、および下部拡散領域６０と半導体基板１０との境界線を跨ぐようにシリサイドブロック層４０を形成する。
以上のようにして、ＰＮ接合面Ｓが凸面となる半導体装置１１０を製造することができる。
（第３実施形態）
第１実施形態および第２実施形態に例示したような下部拡散領域３０，６０を有する構成においては、ブレークダウンが発生した際の空乏層が、半導体基板１０の表層における下部拡散領域３０，６０の外側の広い領域まで及ぶ場合がある。これは、半導体装置１０の表層における表面トラップに起因すると推察され、アノードとしての上部拡散領域２０，５０とカソードとの間の電流経路の電気抵抗の上昇が生じる。そして、この電気抵抗の上昇は、ツェナー電圧の経時的変動の要因となる虞がある。
そこで、本実施形態における半導体装置１２０は、図１３に示すように、上部拡散領域７０と下部拡散領域８０に加えて、ダイオード形成領域Ｄｉ内において、半導体基板１０よりも不純物濃度が高くされたカソード領域９０と、アノードとして機能する上部拡散領域７０とカソード領域９０との間に形成された極間領域９１を備えている。なお、カソード領域９０は、特許請求の範囲に記載の対極領域に相当する。
本実施形態における上部拡散領域７０および下部拡散領域８０は、それぞれ、第１実施形態における上部拡散領域２０および下部拡散領域３０と同様に形成されている。すなわち、上部拡散領域７０は、主面１０ａに露出するように形成されたＰ導電型の半導体領域であり、下部拡散領域８０は、半導体基板１０内において上部拡散領域７０を覆うように形成されたＮ導電型の半導体領域である。詳しい構造は第１実施形態において説明しているので省略するが、本実施形態においても、上部拡散領域７０と下部拡散領域８０とのＰＮ接合面Ｓは凹面形状となっており、ブレークポイントがほぼ点（０次元）として形成されるように、構造的に制御されている。
対極領域たるカソード領域９０は、半導体基板１０よりも高濃度のＮ導電型の半導体領域であり、主面１０ａを正面視したときに、上部拡散領域７０と同心円の円環状の領域となっている。カソード領域９０は主面１０ａに露出しており、その露出面においてカソード電極がオーミック接合されている。なお、本実施形態では、カソード領域９０と下部拡散領域８０とが同一の工程によって形成されており、平均した不純物濃度は略同一になっている。
極間領域９１は、上部拡散領域７０とカソード領域９０との間に形成されたＮ導電型の半導体領域である。極間領域９１は、不純物濃度が半導体基板１０の不純物濃度よりも高くされている。極間領域９１は主面１０ａに露出するように形成されており、これにより、カソード領域９０に囲まれた領域は、その主面１０ａにおいて、半導体基板１０を構成するＮ導電型の領域は露出していない。換言すれば、主面１０ａにおいて、上部拡散領域７０の中心から見た動径方向の不純物の分布は、上部拡散領域７０のＰ導電型、主面１０ａに露出した下部拡散領域８０のＮ導電型、極間領域９１のＮ導電型、カソード領域９０のＮ導電型の順で同心円状に広がっている。
本実施形態の半導体装置１２０では、極間領域９１が、下部拡散領域８０やカソード領域９０を形成する工程とは別の工程として形成されるものである。よって、極間領域９１の不純物濃度は、下部拡散領域８０やカソード領域９０とは独立して制御可能であり、設計者の意図に基づいて決定される。極間領域９１の不純物濃度は、カソード電極が接続されるカソード領域９０よりも低濃度とすることが必要であり、半導体基板１０よりも高濃度であって、且つ、下部拡散領域８０の不純物濃度の最大値よりも低濃度とすることが好ましい。本実施形態における下部拡散領域８０の不純物濃度が最大となる場所は不純物濃度の極大点であり、ほぼ点（０次元）として形成されてブレークポイントとなる。極間領域９１の不純物濃度は、このブレークポイントよりも低濃度とされる。これにより、極間領域９１の近傍でのブレークダウンを防止している。換言すれば、下部拡散領域８０において、意図的にブレークダウンを発生させるようになっている。
半導体装置１２０の製造方法について、第１実施形態における半導体装置１００の製造方法に関する記述を引用しつつ、図１４〜図１６を参照して説明する。
まず、Ｎ導電型とされた半導体基板１０を用意する。
その後、図１４に示すように、第１実施形態と同様、イオン注入によって下部注入領域８１を形成する。このとき、下部注入領域８１と同一または別の工程によって、対極注入領域９２を形成する。下部注入領域８１と対極注入領域９２はともに主面１０ａの表層に形成される。これらの領域はそれぞれ、後述のアニール工程によって下部拡散領域８０とカソード領域９０になる領域である。
その後、アニール工程を実行して不純物の熱拡散を行う。図１５に示すように、アニール工程によって、下部注入領域８１と対極注入領域９２は、不純物が半導体基板１０内を拡散して半導体基板１０よりも高濃度の半導体領域を形成する。
その後、下部注入領域８１がアニール工程によって熱拡散した領域にイオン注入して、Ｐ導電型の上部注入領域７１を形成する。さらに、下部注入領域８１と対極注入領域９２とに囲まれた主面１０ａの表層にイオン注入して、Ｎ導電型の極間注入領域９３を形成する。
その後、再びアニール工程を実施して各半導体領域の不純物を熱拡散させる。これにより、不純物の分布は、図１３に示すような分布となる。その後、シリサイドブロック層４０を円環状に形成して半導体装置１２０が製造される。シリサイドブロック層４０は、円環の内縁が上部拡散領域７０にかかるようになっているとともに、円環の外縁がカソード領域９０にかかるようになっている。つまり、主面１０ａにおける下部拡散領域８０の露出部と極間領域９１は、シリサイドブロック層４０によって完全に隠されている。
本実施形態における半導体装置１２０を採用することによる作用効果について説明する。
上記した通り、ブレークダウンが発生した際の空乏層が、半導体基板１０の表層における下部拡散領域３０，６０の外側の広い領域まで及ぶ場合があり、これは、半導体装置１０の表層における表面トラップに起因すると推察されている。半導体装置１２０は、カソード領域９０を備えるとともに、半導体基板１０ａにおいて、半導体基板１０を構成するＮ導電型の不純物層が露出しないように、半導体基板１０よりも高濃度の極間領域９１を備えている。これにより、上部拡散領域７０から延びる空乏層が極間領域９１に侵入しにくい状況を作ることができる。したがって、上部拡散領域７０とカソード領域９０との間の電気抵抗の上昇を抑制することができる。これに伴って、ツェナー電圧の経時的変動を抑制できる。
（第４実施形態）
第３実施形態では、極間領域９１の形成に際して、下部拡散領域８０とカソード領域９０の形成に係るイオン注入とは別の工程として、極間注入領域９３を形成する例について説明したが、下部拡散領域８０とカソード領域９０の形成位置を近接させることよって、極間注入領域９３を形成する工程を省略することができる。
図１７に示すように、本実施形態における半導体装置１３０は、下部拡散領域８０と対極領域としてのカソード領域９０とが重なった部分として、極間領域９１が形成されている。極間領域９１はＮ導電型であり、第３実施形態と同様に、半導体基板１０を構成する不純物濃度よりも高濃度になっている。
このような態様を実現するためには、例えば第３実施形態において図１４を参照して説明した下部注入領域８１と対極注入領域９２の形成において、互いの離間距離を短くレイアウトする。これにより、イオン注入後のアニール工程によって不純物が熱拡散していく領域が互いにオーバーラップすることとなり、極間領域９１が形成される。この態様および方法を採用すれば、極間注入領域９３を形成するためのイオン注入の工程を削減できるとともに、上部拡散領域７０から延びる空乏層が極間領域９１に侵入しにくい状況を作ることができる。
（その他の実施形態）
以上、好ましい実施形態について説明したが、上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態においては、上部拡散領域２０，５０，７０、および、上部注入領域２１，５１，７１を軸Ａあるいは軸Ｂを対称軸として真円状に形成する例を示したが、主面１０ａから正面視した上部拡散領域２０，５０，７０および上部注入領域２１，５１，７１の形状は真円に限定されるものではなく、ｎ回対称形状であればよい。具体的には、楕円やカプセル形状（２回対称）、正三角形（３回対称）、正方形（４回対称）、正五角形（５回対称）、正六角形（６回対称）などを採用しても良い。
同様に、下部拡散領域３０，６０，８０、および、下部注入領域３１，６１，８１を軸Ａあるいは軸Ｂを対称軸として真円状に形成する例を示したが、主面１０ａから正面視した下部拡散領域３０，６０，８０および下部注入領域３１，６１，８１の形状は真円に限定されるものではなく、ｎ回対称形状であればよい。なお、２回対称の形状では、不純物濃度の極大は点ではなく長辺に沿う線状（１次元）になる。
加えて、上部拡散領域２０，５０，７０と対応する下部拡散領域３０，６０，８０は、主面１０ａから正面視したときに、互いの形状が相似形であることが好ましい。上部拡散領域２０，５０，７０と対応する下部拡散領域３０，６０，８０とが対称性を有することにより、下部拡散領域３０，６０，８０において、３次元よりも低い１次元や０次元でブレークポイントを形成しやすくできる。
また、上記した各実施形態では、シリサイドブロック層４０が、上部拡散領域２０，５０，７０や下部拡散領域３０，６０，８０と中心を同じくして形成される例について説明したが、これに限定されず、形成中心がずれていてもよい。なお、シリサイドブロック層４０は、シリサイドによる電極形成を行わない場合には不要な場合があり、このような形態では必須な要素ではない。
また、上記した各実施形態では、上部拡散領域２０，５０にＰ導電型を採用し、下部拡散領域３０，６０にＮ導電型を採用したが、これらの導電型は相互に反転して構成されても良い。なお、半導体基板にはＮ導電型の基板を採用する例を記載したが、半導体基板については、上部拡散領域２０，５０や下部拡散領域３０，６０の導電型に依らずＮ導電型、Ｐ導電型のいずれを採用してもよい。だたし、極間領域９１を有する場合には、カソード領域９０に相当する対極領域と、下部拡散領域３０，６０，８０と、半導体基板１０とは同一の導電型である必要がある。
また、上記した各実施形態においては、下部拡散領域３０，６０，８０が、対応する上部拡散領域２０，５０，７０を半導体基板１０内部で完全に覆うことで主面１０ａに露出する形態について例示したが、下部拡散領域が上部拡散領域の下部にのみ位置し、主面１０ａに露出しないように構成しても良い。ただし、下部拡散領域が上部拡散領域を完全に覆って主面１０ａに露出するように構成されることにより、主面１０ａの表層において、Ｐ導電型の上部拡散領域２０，５０，７０と、Ｎ導電型の領域との間に形成される空乏層の主面１０ａに沿う方向の広がりを、下部拡散領域３０，６０，８０が主面に露出していない構成に較べて抑制することができる。これにより、主面１０ａ近傍に存在する表面欠陥に起因する準位に、ホットキャリアがトラップされることを抑制でき、ツェナー電圧の経時的変動量を抑制することができる。この点において、極間領域９１を有していると、さらに有利である。
また、上記した各実施形態では、半導体基板１０においてツェナーダイオードが形成されるダイオード形成領域Ｄｉに注目して記載したが、半導体基板１０にダイオード形成領域以外の領域において別の素子が形成されていることを妨げない。例えば、同一の半導体基板１０にＭＯＳＦＥＴやＩＧＢＴが別途形成されていても良い。
また、第３実施形態および第４実施形態においては、上部拡散領域２０，５０，７０と下部拡散領域３０，６０，８０との接合面が凹面形状となって、下部拡散領域３０，６０，８０の不純物濃度プロファイルにおいて、濃度の極大を示す極大点が形成されるようにされる構成について説明したが、上部拡散領域２０，５０，７０と下部拡散領域３０，６０，８０との接合面が平面形状である従来の態様に対して、極間領域９１が形成されることにってツェナー電圧の経時的変動を抑制する効果を奏することができる。すなわち、極間領域９１を備えることによる効果は、下部拡散領域３０，６０，８０の不純物濃度プロファイルにおいて、濃度の極大を示す極大点を形成する技術的思想とは独立して実現することができる。
１０…半導体基板，１０ａ…主面，２０…上部拡散領域，３０…下部拡散領域，４０…シリサイドブロック層，Ａ…対称軸，Ｓ…ＰＮ接合面，Ｄｉ…ダイオード形成領域

Claims (23)

  1. ダイオード形成領域（Ｄｉ）を有する半導体基板（１０）と、
    前記ダイオード形成領域における前記半導体基板の主面（１０ａ）の表層に形成された第１導電型の上部拡散領域（２０，５０，７０）と、
    前記半導体基板の深さ方向において前記主面に対して前記上部拡散領域よりも深い位置に形成され、前記半導体基板よりも不純物濃度が高くされた第２導電型の下部拡散領域（３０，６０，８０）と、を備え、
    前記下部拡散領域は、前記主面より深い位置において前記上部拡散領域とのＰＮ接合面（Ｓ）を成すとともに、
    前記ダイオード形成領域における前記下部拡散領域の不純物濃度プロファイルにおいて、濃度の極大を示す極大点（Ｐ，Ｐ１，Ｐ２）を有する半導体装置。
  2. 前記上部拡散領域および前記下部拡散領域は、前記極大点を通り前記深さ方向に沿う仮想線を対称軸（Ａ，Ｂ）として回転対称に分布し、前記ＰＮ接合面は、凹面または凸面である請求項１に記載の半導体装置。
  3. 前記主面を正面視したとき、前記上部拡散領域と前記下部拡散領域とは互いに相似形である請求項２に記載の半導体装置。
  4. 前記上部拡散領域および前記下部拡散領域は、前記主面を正面視したとき、前記対称軸を中心とする真円状に分布する請求項２または請求項３に記載の半導体装置。
  5. 前記下部拡散領域は、前記上部拡散領域を覆うように形成され、前記下部拡散領域の一部が前記主面に露出する請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記主面上に設けられたシリサイドブロック層（４０）をさらに備え、
    前記シリサイドブロック層は、前記主面に露出する前記上部拡散領域と第２導電型の半導体領域とのＰＮ接合線（Ｌ１，Ｌ２）を跨ぐように形成される請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記半導体基板は第２導電型であり、
    前記ダイオード形成領域における前記主面の表層に形成され、前記半導体基板よりも不純物濃度が高くされた第２導電型の対極領域（９０）を、さらに備え、
    前記主面の表層であって、前記上部拡散領域と前記対極領域との間の領域に、前記半導体基板よりも不純物濃度の高い第２導電型の極間領域（９１）が形成される請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記極間領域の不純物濃度は、前記下部拡散領域における不純物濃度の前記極大点よりも低い濃度とされる請求項７に記載の半導体装置。
  9. 前記極間領域は、前記下部拡散領域および前記対極領域とは独立した不純物領域として形成される請求項７または請求項８に記載の半導体装置。
  10. 前記極間領域は、前記下部拡散領域および前記対極領域を第２導電型たらしめる不純物がオーバーラップすることによって形成される請求項７または請求項８に記載の半導体装置。
  11. 半導体基板（１０）を準備すること、
    前記半導体基板の主面における表層に不純物を注入して、前記主面を正面視したときに回転対称の形状となるように前記半導体基板よりも不純物濃度が高くされた第２導電型の下部注入領域（３１，６１，８１）を形成すること、
    前記下部注入領域の形成の後、アニールにより前記下部注入領域を拡散すること、
    前記下部注入領域のアニールによる拡散の後、前記半導体基板の主面における表層に不純物を注入して、前記下部注入領域よりも前記主面に対して浅い位置に、前記下部注入領域と同心の回転対称形状となるように第１導電型の上部注入領域（２１，５１，７１）を形成すること、
    前記上部注入領域の形成の後、アニールにより前記下部注入領域を拡散して下部拡散領域（３０，６０，８０）を形成するとともに、前記上部注入領域を拡散して上部拡散領域（２０，５０，７０）を形成すること、を備え、
    前記下部注入領域の形成において、前記主面を正面視したときの直径（Ｒ）は、前記半導体基板の深さ方向における前記下部拡散領域の形成深さと同一に設定する半導体装置の製造方法。
  12. 前記主面を正面視したとき、前記上部拡散領域と前記下部拡散領域とが互いに相似形となるように、前記下部注入領域および前記上部注入領域とを相似形に形成する、請求項１１に記載の半導体装置の製造方法。
  13. 前記上部注入領域および前記下部注入領域は、前記主面を正面視したとき、回転対称に係る対称軸を中心とする真円状に分布するように形成する請求項１１または請求項１２に記載の半導体装置の製造方法。
  14. 前記上部注入領域の形成において、均一な深さで不純物を注入する請求項１１〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記主面に露出する前記上部拡散領域と第２導電型の半導体領域とのＰＮ接合線を跨ぐように、前記主面上にシリサイドブロック層（４０）を形成すること、をさらに備える請求項１１〜１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記半導体基板は第２導電型であり、
    さらに、前記半導体基板の表層であって前記下部注入領域とは離間した位置に不純物を注入して第２導電型の対極注入領域（９２）と形成すること、
    前記半導体基板の表層であって前記対極注入領域と前記下部注入領域の間の領域に前記半導体基板よりも不純物濃度の高い極間領域（９１）を形成すること、を備える請求項１１〜１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記極間領域の不純物濃度を、前記下部拡散領域における不純物濃度の最大値のよりも低い濃度とする請求項１６に記載の半導体装置の製造方法。
  18. 前記極間領域を、前記下部注入領域および前記対極注入領域とは独立した極間注入領域（９３）を形成し、アニールによる拡散により形成する請求項１６または請求項１７に記載の半導体装置の製造方法。
  19. 前記極間領域を、前記下部注入領域のアニールにより拡散した不純物と、前記対極注入領域のアニールにより拡散した不純物とによって形成する請求項１６または請求項１７に記載の半導体装置の製造方法。
  20. 第２導電型の半導体基板（１０）を準備すること、
    前記半導体基板の主面における表層に不純物を注入して、前記半導体基板よりも不純物濃度が高くされた第２導電型の下部注入領域（３１，６１，８１）を形成すること、
    前記下部注入領域の形成の後、アニールにより前記下部注入領域を拡散すること、
    前記下部注入領域のアニールによる拡散の後、拡散した前記下部注入領域の表層に不純物を注入して、前記下部注入領域よりも前記主面に対して浅い位置に、第１導電型の上部注入領域（２１，５１，７１）を形成すること、
    前記上部注入領域の形成の後、アニールにより前記下部注入領域を拡散して下部拡散領域（３０，６０，８０）を形成するとともに、前記上部注入領域を拡散して上部拡散領域（２０，５０，７０）を形成すること、
    加えて、前記半導体基板の表層であって前記下部注入領域とは離間した位置に不純物を注入して第２導電型の対極注入領域（９２）を形成すること、
    前記半導体基板の表層であって前記対極注入領域と前記下部注入領域の間の領域に前記半導体基板よりも不純物濃度の高い極間領域（９１）を形成すること、を備える半導体装置の製造方法。
  21. 前記極間領域の不純物濃度を、前記下部拡散領域における不純物濃度の最大値のよりも低い濃度とする請求項２０に記載の半導体装置の製造方法。
  22. 前記極間領域を、前記下部注入領域および前記対極注入領域とは独立した極間注入領域（９３）を形成し、アニールによる拡散により形成する請求項２０または請求項２１に記載の半導体装置の製造方法。
  23. 前記極間領域を、前記下部注入領域のアニールにより拡散した不純物と、前記対極注入領域のアニールにより拡散した不純物とによって形成する請求項２０または請求項２１に記載の半導体装置の製造方法。
JP2017076087A 2016-10-18 2017-04-06 半導体装置およびその製造方法 Active JP6642507B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2017/036055 WO2018074228A1 (ja) 2016-10-18 2017-10-04 半導体装置およびその製造方法
CN201780063822.6A CN109863581B (zh) 2016-10-18 2017-10-04 半导体装置及其制造方法
US16/368,026 US11114571B2 (en) 2016-10-18 2019-03-28 Semiconductor device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016204668 2016-10-18
JP2016204668 2016-10-18

Publications (3)

Publication Number Publication Date
JP2018067702A JP2018067702A (ja) 2018-04-26
JP2018067702A5 JP2018067702A5 (ja) 2018-12-20
JP6642507B2 true JP6642507B2 (ja) 2020-02-05

Family

ID=62086397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076087A Active JP6642507B2 (ja) 2016-10-18 2017-04-06 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US11114571B2 (ja)
JP (1) JP6642507B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219677B (zh) * 2023-10-11 2024-02-23 杭州致善微电子科技有限公司 一种阳极浓度梯度线性分布的限幅二极管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454704A1 (fr) * 1979-04-20 1980-11-14 Thomson Csf Diode a avalanche de type planar a tension de claquage comprise entre 4 et 8 volts
NL7907680A (nl) 1979-10-18 1981-04-22 Philips Nv Zenerdiode.
EP0283788A1 (de) * 1987-03-09 1988-09-28 Siemens Aktiengesellschaft Abschaltbares Leistungshalbleiterbauelement
EP0597537B1 (en) * 1992-11-12 1998-02-11 Koninklijke Philips Electronics N.V. Electron tube comprising a semiconductor cathode
DE4343365A1 (de) 1993-12-18 1995-07-13 Bosch Gmbh Robert Driftfreie Lawinendurchbruchdiode
TW335557B (en) * 1996-04-29 1998-07-01 Philips Electronics Nv Semiconductor device
JP4710112B2 (ja) 2000-08-10 2011-06-29 富士電機システムズ株式会社 半導体装置
JP2006319072A (ja) 2005-05-11 2006-11-24 Denso Corp 半導体装置およびその設計方法
JP2007027449A (ja) 2005-07-19 2007-02-01 Mitsubishi Electric Corp ツェナーダイオード
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
US8415765B2 (en) 2009-03-31 2013-04-09 Panasonic Corporation Semiconductor device including a guard ring or an inverted region

Also Published As

Publication number Publication date
US20190229219A1 (en) 2019-07-25
JP2018067702A (ja) 2018-04-26
US11114571B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
US10056450B2 (en) Semiconductor device
JP5641055B2 (ja) 半導体装置およびその製造方法
KR101798273B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
US20170125401A1 (en) Bipolar junction transistor and method of manufacturing the same
TW201222649A (en) HV Schottky diode with dual guard regions
JP2000049360A (ja) 半導体装置
JP2018078216A (ja) 半導体装置およびその製造方法
JP2012186318A (ja) 高耐圧半導体装置
JP2012174895A (ja) 高耐圧半導体装置
JP6642507B2 (ja) 半導体装置およびその製造方法
US20210028277A1 (en) Semiconductor device and manufacturing method for same
CN109844954B (zh) 半导体器件及其制造方法
JP2006186134A (ja) 半導体装置
JP3888997B2 (ja) 半導体装置
CN109863581B (zh) 半导体装置及其制造方法
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
KR101851821B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
JP4115993B2 (ja) 集積放射相称抵抗器を備えた半導体素子
JP2017183400A (ja) ショットキーバリアダイオード
WO2021005846A1 (ja) 半導体装置とその製造方法
JP2004335758A (ja) ダイオード素子及びその製法
JP2016035950A (ja) 半導体装置
JP2016039265A (ja) 光検出素子
JP6569512B2 (ja) 半導体装置の製造方法
JP2017054934A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R151 Written notification of patent or utility model registration

Ref document number: 6642507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250