DE10132136C1 - Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren - Google Patents
Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges HerstellungsverfahrenInfo
- Publication number
- DE10132136C1 DE10132136C1 DE10132136A DE10132136A DE10132136C1 DE 10132136 C1 DE10132136 C1 DE 10132136C1 DE 10132136 A DE10132136 A DE 10132136A DE 10132136 A DE10132136 A DE 10132136A DE 10132136 C1 DE10132136 C1 DE 10132136C1
- Authority
- DE
- Germany
- Prior art keywords
- compensation
- field strength
- semiconductor
- max
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002513 implantation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 230000005684 electric field Effects 0.000 description 11
- 239000002800 charge carrier Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 210000004072 lung Anatomy 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 238000003339 best practice Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Die Erfindung betrifft ein Halbleiterbauelement mit Ladungskompensationsstruktur sowie dazugehörige Herstellungsverfahren, wobei Orte (DB2) mit maximaler lokaler Feldstärke (E¶max¶) in einem Kompensationsrandbereich (RB) einer Ladungskompensationsstruktur liegen. Auf diese Weise kann ein elektrischer Parameter z. B. der Einschaltwiderstand des Kompensationsbauelementes maßgeblich verbessert werden ohne die weiteren Parameter z. B. Durchbruchspannung und Robustheit gegenüber TRAPATT-Schwingungen zu beeinflussen oder zu verschlechtern.
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbau
element mit Ladungskompensationsstruktur nach dem
Oberbegriff des Anspruchs 1 sowie ein zugehöri
ges Herstellungsverfahren und insbesondere auf ein Kompensa
tionsbauelement, welches verbesserte Eigenschaften in dem Pa
rameterzusammenspiel (Durchbruchspannung - Einschaltwider
stand - Robustheit gegenüber TRAPATT-Schwingungen) aufweist.
Ein derartiges Bauelement ist aus der DE 199 50 579 A1 bekannt.
Zu Halbleiterbauelementen mit Ladungskompensationssttukturen
gibt es verschiedene theoretische Untersuchungen (US 4754310
und US 5216275), in denen auch spezielle Verbesserungen des
Einschaltwiderstandes und der Robustheit hinsichtlich Lawi
nendurchbruchs und Kurzschluss im Hochstromfall bei hoher
Source-Drain-Spannung angestrebt werden.
Das Kompensationsprinzip von Halbleiterbauelementen mit La
dungskompensationsstruktur beruht im Wesentlichen auf einer
gegenseitigen Kompensation von Ladungen in n- und p-dotierten
Gebieten in der Driftregion eines Transistors. Die Gebiete
sind dabei räumlich so angeordnet, dass das Wegintegral über
die Dotierung entlang beispielsweise einer vertikal zum pn-
Übergang verlaufenden Linie jeweils unterhalb der material
spezifischen Durchbruchsladung bleibt (Silizium: ca. 3 × 1012
cm-2). Beispielsweise können in einem Vertikaltransistor, wie
er in der Leistungselektronik üblich ist, paarweise p- und n-
Säulen oder Platten bzw. Kompensationsgebiete angeordnet
sein.
Durch die weitgehende Kompensation der p- und n-Dotierungen
lässt sich bei Kompensationsbauelementen die Dotierung des
stromführenden Bereiches deutlich erhöhen, woraus trotz des
Verlustes an stromführender Fläche ein deutlicher Gewinn an
Einschaltwiderstand resultiert. Die Sperrfähigkeit des Tran
sistors hängt dabei im Wesentlichen von der Differenz der
beiden effektiven Dotierungen ab. Da aus Gründen der Redukti
on des Einschaltwiderstandes eine um mindestens eine Größen
ordnung höhere Dotierung des stromführenden Gebietes er
wünscht ist, erfordert die Beherrschung der Sperrspannung ei
ne kontrollierte Einstellung des Kompensationsgrades, der für
Werte im Bereich < ± 10% definierbar ist. Bei einem höheren
Gewinn an Einschaltwiderstand wird der genannte Bereich noch
kleiner. Der Kompensationsgrad ist dabei definierbar durch:
2.(p-Dotierung - n-Dotierung)/(p-Dotierung + n-Dotierung)
oder durch
2.Ladungsdifferenz/Ladung der Dotierungsgebiete.
Aus der Druckschrift DE 199 50 579 A1 ist ein Verfahren zur
Herstellung eines Halbleiterbauelementes mit Kompensations
struktur bekannt, wobei in einem erste Kompensationsgebiete
realisierenden Trägersubstrat Gräben mittels eines anisotro
pen Ätzverfahrens ausgebildet und zur Realisierung von zwei
ten Kompensationsgebieten mit einem Halbleitermaterial vom
zum Trägersubstrat entgegengesetzten Leitungstyp aufgefüllt
werden.
Fig. 1 zeigt eine vereinfachte Teilschnittansicht eines wei
teren herkömmlichen Kompensationsbauelementes mit Dotierwel
ligkeit.
Gemäß Fig. 1 befindet sich auf einem Trägersubstrat bzw. in
einer zweiten Zone 1, welche vorzugsweise n+-dotiert ist, ei
ne Vielzahl von Halbleiterschichten, welche gemeinsam erste
Kompensationsgebiete 2 eines ersten Leitungstyps (z. B. n)
ausbilden. Die Ladungskompensationsstruktur des Kompensati
onsbauelementes besteht hierbei aus einer Vielzahl von nicht
dargestellten Kompensationszonen zum Ausbilden eines säulen
förmigen zweiten Kompensationsgebietes 3, welches über eine
pn-bildende Zone 7 bzw. eine dazugehörige Zone 7' vom zweiten
Leitungstyp (p+, p++) und eine erste Zone 6 vom ersten Lei
tungstyp (n+) an eine Source-Elektrode bzw. erste Elektroden
schicht S angeschaltet ist. Eine Drain-Elektrode D ist hier
bei mit der zweiten Zone 1 verbunden. Eine an der Oberfläche
ausgebildete Steuerschicht bzw. Gate-Elektrode G realisiert
somit gemeinsam mit der Source- und Drain-Elektrode einen ei
gentlich wirkenden Feldeffekttransistor. Zur Isolierung der
Gate-Elektrode G ist gemäß Fig. 1 eine erste Isolations
schicht Is1 bzw. Gateoxidschicht auf dem Halbleitermaterial
und eine zweite Isolationsschicht bzw. ein Zwischenoxid Is2
zur Source-Elektrode hin ausgebildet.
Bei Kompensationsbauelementen werden in der Ladungskompensa
tionsstruktur unter dem eigentlichen Feldeffekttransistor p-
und n-Gebiete derart nebeneinander angeordnet bzw. ineinander
verschachtelt, dass sich im Sperrfall ihre Ladungen gegensei
tig ausräumen können und dass im durchgeschalteten Zustand
ein nicht-unterbrochener niederohmiger Leitungspfad von der
Source-Elektrode S zu einer Drain-Elektrode bzw. der zweiten
Elektrodenschicht D, die mit der zweiten Zone 1 in Verbindung
steht, gegeben ist. Aus Gründen der Übersichtlichkeit wird an
dieser Stelle auf die Beschreibung von Halbleiterbauelementen
mit Ladungskompensationsstruktur beispielsweise in der Druck
schrift DE 198 40 032 verwiesen.
Fig. 2 zeigt eine vereinfachte Schnittansicht zur Veran
schaulichung eines Herstellungsschrittes des Kompensations
bauelementes gemäß Fig. 1, wobei gleiche Bezugszeichen glei
che oder entsprechende Schichten bzw. Elemente bezeichnen.
Gemäß Fig. 2 sind auf einem n+-dotierten Trägersubstrat bzw.
der zweiten Zone 1 eine erste Halbleiterschicht E1 und eine
zweite Halbleiterschicht E2 zur Ausbildung der ersten Kompen
sationsgebiete 2 bereits epitaktisch abgeschieden, wobei sich
an den Grenzflächen zwischen der ersten und der zweiten Halb
leiterschicht E1 und E2 bereits Kompensationszonen 4 befin
den. Zur Realisierung der in Fig. 1 dargestellten Ladungs
kompensationsstruktur wird demzufolge zunächst ein Trägersub
strat 1 bereitgestellt und anschließend eine Vielzahl von
Halbleiterschichten E1 bis Ex beispielsweise epitaktisch
ausgebildet, wobei unter Verwendung einer jeweiligen Maske 5
eine Vielzahl von Kompensationszonen 4 an der Oberfläche der
jeweiligen Epischichten ausgebildet werden.
Vorzugsweise wird das zu strukturierende Volumen zunächst
homogen mit einer Ladungssorte, beispielsweise mit Donatoren
dotiert (Hintergrunddotierung). Anschließend wird die Maske 5
beispielsweise als Fotolack aufgebracht und derart struktu
riert, dass sich an geeigneten Stellen Öffnungen ergeben. An
den Stellen der Öffnungen werden nunmehr beispielsweise mit
tels Ionenimplantation oder herkömmlicher Dotierung aus der
Gas-/Feststoffphase beispielsweise Akzeptoren in die zweite
Halbleiterschicht E2 eingebracht, wodurch sich zunächst rela
tiv eng begrenzte Kompensationszonen 4 an der Oberfläche
ergeben. Ein Teil dieser Dotierstoffkonzentration wird hier
bei nicht elektrisch aktiv, da er von der Hintergrunddotie
rung intrinsisch kompensiert wird. Dieser Teil muss demzufol
ge zur Erzielung einer gewünschten elektrisch aktiven Dotie
rung vorgehalten werden.
Der in Fig. 2 dargestellte Vorgang wird so oft wiederholt,
bis eine genügend dicke n-Multi-Epitaxieschicht mit eingela
gerten zueinander justierten und übereinander gestapelten
Kompensationszonen 4 vorliegt. In einem nachfolgenden Schritt
können die derart hergestellten Kompensationszonen 4 derart
ausdiffundiert (sozusagen aufgeblasen) werden, bis sich die
in Fig. 1 dargestellte säulenförmige Struktur des zweiten
Kompensationsgebietes 3 ergibt. Vorzugsweise ergibt sich
dieses Ausdiffundieren bei der Ausbildung der den pn-Übergang
bildenden Zonen 7 und 7', der ersten Zone 6, der ersten Iso
lierschicht Is1 (Gateoxidschicht), der Steuerelektroden
schicht G, der zweiten Isolierschicht Is2 (Zwischenoxid)
sowie der ersten Elektrodenschicht S.
Im Gegensatz zu herkömmlichen Bauteilen bzw. Halbleiterbau
elementen liegt der Durchbruchsort von (Leistungs-)Halblei
terbauelementen mit Ladungskompensationsstruktur gemäß Fig.
1 nicht nahe der Oberfläche, sondern vorzugsweise (aus Ro
bustheitsgründen) tief im spannungsaufnehmenden Driftvolumen
bzw. Halbleitersubstrat E1 bis Ex bzw. 1. Bei diesem Aufbau
kann es aber unter ungünstigen Schaltbedingungen zu extremen
Schwingungserscheinungen kommen, die das Halbleiterbauelement
oder auch die nicht dargestellte Beschaltung zerstören kön
nen. Ein solcher Fall kann für MOS-Transistoren mit Durch
bruch tief im Driftvolumen beispielsweise beim sogenannten
Lawinendurchbruch (Avalanche) auftreten:
Hierbei befindet sich zunächst der MOS-Feldeffekttransistor im durchgeschalteten Zustand und es wird ein sehr hoher Ka nalstrom (in der Größenordnung des Nennstroms) über eine Induktivität beispielsweise einer nicht dargestellten äußeren Beschaltung eingeprägt. Wird nun der Transistor abgeschaltet, so zieht die Induktivität weiterhin Strom aus dem Bauteil, der nun jedoch nicht mehr als Kanalstrom, sondern als Ver schiebestrom geliefert wird. Dadurch wird das Volumen des Halbleitersubstrats von beweglichen Ladungen entleert (Raum ladungszone) und es baut sich eine elektrische Spannung zwi schen der ersten Elektrode (Source S) und der zweiten Elekt rode (Drain D) auf.
Hierbei befindet sich zunächst der MOS-Feldeffekttransistor im durchgeschalteten Zustand und es wird ein sehr hoher Ka nalstrom (in der Größenordnung des Nennstroms) über eine Induktivität beispielsweise einer nicht dargestellten äußeren Beschaltung eingeprägt. Wird nun der Transistor abgeschaltet, so zieht die Induktivität weiterhin Strom aus dem Bauteil, der nun jedoch nicht mehr als Kanalstrom, sondern als Ver schiebestrom geliefert wird. Dadurch wird das Volumen des Halbleitersubstrats von beweglichen Ladungen entleert (Raum ladungszone) und es baut sich eine elektrische Spannung zwi schen der ersten Elektrode (Source S) und der zweiten Elekt rode (Drain D) auf.
Sobald die Durchbruchsspannung überschritten wird, werden am
Durchbruchsort Elektron/Lochpaare erzeugt, die infolge des
hohen elektrischen Feldes getrennt werden und in Richtung der
jeweiligen Elektroden S und D abfließen. Es entsteht also nun
ein Lawinenstrom (Avalanche-Strom). Die entstehenden Ladungs
pakete bzw. Ladungsträger L benötigen jedoch, da der Durch
bruch tief im Driftvolumen bzw. Halbleitersubstrat E1 bis Ex
bzw. 1 erfolgt, eine relativ lange Laufzeit bis hin zur Raum
ladungsgrenze. Erst wenn sie dort angelangt sind, beeinflus
sen sie in ihrer Wirkung maßgeblich die äußere Beschaltung.
Während dieser Laufzeit zieht aber die Induktionsspule wei
terhin Verschiebestrom aus dem Bauteil, so dass die anliegen
de Spannung und damit auch die Generationsrate der Lawinenla
dung (Avalanche-Ladungen) überproportional zunimmt. Die Span
nung bricht erst dann ein, wenn die Ladungspakete an der
Raumladungsgrenze ankommen. Ab diesem Zeitpunkt wird nun
jedoch ein übermäßig hoher Strom über die Spule abfließen,
wodurch sich eine sinkende Source-/Drain-Spannung (= negati
ver differenzieller Widerstand) ergibt. Infolge der abnehmen
den Spannung nimmt nun aber die Stromerzeugungsrate im Durch
bruchsort ab, wobei jedoch dieses wiederum nicht die äußere
Beschaltung sofort sondern lediglich zeitversetzt beein
flusst. Der vorstehend beschriebene Vorgang wird analog fort
gesetzt. Es wird also eine Strom-Spannungsschwingung gestar
tet, die als sogenannte TRAPATT-Schwingung bekannt ist, und
die sich unter ungünstigen Umständen ab einem vorbestimmten
Schwellenstrom sogar aufzuschaukeln beginnt. Dabei kann die
Stromdichte (lokal) derart hoch ansteigen, dass das Halblei
terbauelement oder eine äußere Beschaltung zerstört werden.
Der vorstehend beschriebene TRAPATT-Mechanismus (Trapped
Plasma Avalanche Triggered Transit) verläuft dabei um so
ungünstiger, je höher die Ladungsträgergeneration im Halblei
terbauelement ist. Im vorstehend beschriebenen Erklärungsmo
dell wurde lediglich ein vereinfachter Fall dargestellt. In
Wirklichkeit können jedoch neben den Ladungsträgern L, die am
Durchbruchsort entstehen (Ionisation erster Ordnung), auch an
anderer Stelle Elektronen und Löcher durch eine Stoßionisati
on (Ionisation zweiter Ordnung) generiert werden.
Diese Ladungsträgergeneration ist im Wesentlichen dann gege
ben, wenn Ladungsträger L, welche eine Stromdichte j definie
ren, in einen Bereich gelangen, wo ein hohes elektrisches
Feld EA herrscht. Diese Stoßionisation IS ist hierbei propor
tional zu j.exp(-const./EA).
Für Kompensationsbauelemente (wie z. B. CoolMOS™-Bausteine),
die nach derzeit bewährten Verfahren (Mehrfachepitaxie) ge
fertigt werden, liegt demzufolge eine Situation vor, wo genau
diese Stoßionisation bzw. Ionisation zweiter Ordnung extrem
ausgebildet ist.
Fig. 3 zeigt eine vereinfachte grafische Darstellung eines
elektrischen Feldstärkeverlaufs in Abhängigkeit von unter
schiedlichen Abständen von einer Zentrumsachse des zweiten
Kompensationsgebietes 3. Gemäß Fig. 3 wird deutlich, dass
die höchsten Feldstärkeschwankungen im Wesentlichen in der
Mitte einer jeweiligen Säule bzw. eines zweiten Kompensati
onsgebietes 3 liegen. Fig. 3 stellt hierbei im Wesentlichen
einen tiefenaufgelösten Verlauf eines elektrischen Feldes an
verschiedenen Schnittpositionen innerhalb einer Zelle für ein
CoolMOS™-Produkt dar, wobei die Schichtanzahl von der in
Fig. 1 dargestellten Struktur unterschiedlich ist.
Wie man aus Fig. 3 erkennt, liegen in oder nahe dem Zentrum
der p-Säule (n-Säule) bzw. des zweiten Kompensationsgebietes
3 die höchsten Feldstärken des Halbleiterbauelementes. Genau
dort werden jedoch die im Durchbruch erzeugten Löcher (Elekt
ronen) L sozusagen fokussiert, wenn sie von einem tiefliegen
den Durchbruchsort beispielsweise Richtung erster Elektrode S
(Source) abfließen. Die Äquipotentiallinien wirken hierbei
wie eine Sammellinse für die Ladungsträger L, wodurch sozusa
gen eine Filamentierung erzeugt wird. Da im Zentrum der Säule
bzw. des zweiten Kompensationsgebietes 3 somit sehr hohe
Stromdichten mit sehr hohen Feldmaxima einhergehen, liefert
die vorstehend beschriebene Sekundärionisation einen wesent
lichen Anteil am gesamten Lawinendurchbruchsstrom, wodurch
die TRAPATT-Schwingung verstärkt oder sogar erst verursacht
wird.
Um die Robustheit gegenüber TRAPATT-Schwingungen zu erhöhen
müssen Feldstärkespitzen (vorrangig in einem im Durchbruchs
fall vorgegebenen Ladungsträgerpfad) erniedrigt werden (z. B.
durch Änderungen in der tiefenaufgelösten Ladungsbilanz des
Driftvolumens). Dies aber verkleinert im allgemeinen die
Durchbruchspannung. Dieser Effekt kann abgeschwächt oder
eliminiert werden durch eine stärkere Ausdiffusion der Kom
pensationszonen 4 (z. B. Fig. 2). Dadurch wird allerdings dann
wieder der n-leitende Strompfad verengt, also der Einschalt
widerstand verschlechtert und die TRAPATT-Anfälligkeit leicht
erhöht. Diese Ursache-Wirkungs-Kette zeigt, daß der Parame
tersatz (Durchbruchspannung, Robustheit gegenüber Trapatt-
Schwingungen und Einschaltwiderstand) eng miteinander verkop
pelt ist. Die Verbesserung eines dieser Parameter verschlech
tert mit bisher bekannten Methoden i. a. mindestens einen der
beiden anderen Parameter.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halblei
terbauelement mit Ladungskompensationsstruktur sowie ein zu
gehöriges Herstellungsverfahren zu schaffen, wobei man ver
besserte elektrische Eigenschaften erhält. Insbesondere soll
durch die Erfindung die Verbesserung eines Paramters wie z. B.
einer hohen Durchbruchsspannung zuverlässig erreicht werden,
ohne wie üblicherweise diese Verbesserung auf Kosten von an
deren Parametern wie z. B. einem optimierten Einschaltwider
stand und/oder einer hohen Robustheit gegenüber TRAPATT-
Schwingungen zu realisieren.
Erfindungsgemäß wird diese Aufgabe hinsichtlich des Halblei
terbauelementes durch die Merkmale des Patentanspruchs 1 und
hinsichtlich des Herstellungsverfahrens durch die Maßnahmen
des Patentanspruchs 9 gelöst.
Insbesondere durch Ausbilden einer derartigen Dotierung, dass
sich Orte mit lokal maximaler Feldstärke in einen Kompensati
onsrandbereich verschieben, kann ein Parameter z. B. der Ein
schaltwiderstand des Kompensationsbauelementes maßgeblich
verbessert werden, ohne die weiteren Parameter z. B. Durch
bruchspannung und Robustheit gegenüber TRAPATT-Schwingungen
zu beeinflussen oder zu verschlechtern.
Insbesondere durch Einstellen eines Verhältnisses V = Etr,
max/Ev,max < 1, wobei Etr eine laterale und Ev eine vertikale
Feldstärke darstellt und mit, max' jeweils eine entsprechende
Feldstärkespitze gekennzeichnet ist, können die Orte höchster
Feldstärken (Feldstärkespitzen) vollständig in den Randbe
reich geschoben werden.
Zur Erhöhung der lateralen Feldstärke kann beispielsweise ei
ne Dotierstoffkonzentration im ersten und zweiten Kompensati
onsgebiet wesentlich erhöht werden (beispielsweise kann die
Erhöhung gegenüber bekannten Bauteilen ca 10% betragen) d. h.
üblicherweise ca. 1 × 1014 bis 10 × 1016 cm-3, wodurch in vorteil
hafter Weise der Widerstand des leitenden Pfades ohne Beein
flussung der Durchbruchspannung oder der TRAPATT-Anfälligkeit
verringert wird.
Ferner kann zur Verringerung einer vertikalen Feldstärke eine
Welligkeit des ersten und zweiten Kompensationsgebietes redu
ziert werden, wodurch sich wiederum verbesserte TRAPATT-
Eigenschaften ergeben. Eine verringerte Dotierwelligkeit kann
beispielsweise durch eine erhöhte Anzahl von Kompensationszo
nen und insbesondere durch eine erhöhte Anzahl von Epischich
ten im Halbleitersubstrat realisiert werden.
Hinsichtlich des Herstellungsverfahrens kann insbesondere
durch Ausbilden einer Vielzahl von Halbleiterschichten mit
einer jeweiligen maskierten Dotierung zum Ausbilden von Kom
pensationszonen bzw. zur Realisierung der zweiten Kompensati
onsgebiete und zumindest einer unmaskierten Dotierung vom
entgegengesetzten Leitungstyp zur Verschiebung der Durch
bruchsorte in den Kompensationsrandbereich ein Halbleiterbau
element mit verbesserten TRAPATT-Eigenschaften auf besonders
einfache und kostengünstige Weise hergestellt werden.
Vorzugsweise werden für die maskierte und die unmaskierte Do
tierung im Wesentlichen gleich schnell diffundierende Dotier
stoffe von entgegengesetztem Leitungstyp mittels Ionenimplan
tation eingebracht, wodurch sich das Herstellungsverfahren
weiter vereinfachen lässt. Eine jeweilige Implantations
energie wird derart ausgewählt, dass die Implantationsmaxima
der eingebrachten Dotierstoffe im Wesentlichen in der glei
chen Tiefe liegen, (wobei natürlich auch bei zusätzlicher
ganzflächiger Implantation die Kompensationsbedingungen er
halten bleiben müssen, also, dass die entsprechende Ladung in
der maskierten Implantation vorgehalten werden muss).
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der
Erfindung gekennzeichnet.
Die Erfindung wird nachstehend an Hand eines Ausführungsbei
spiels unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Fig. 1 eine vereinfachte Teilschnittansicht eines Halblei
terbauelementes mit herkömmlicher Ladungskompensa
tionsstruktur;
Fig. 2 eine vereinfachte Schnittansicht zur Veranschauli
chung eines Herstellungsschritts der Ladungskompen
sationsstruktur gemäß Fig. 1;
Fig. 3 eine vereinfachte grafische Darstellung eines tie
fenaufgelösten Feldstärkeverlaufs gemäß dem Stand
der Technik;
Fig. 4A bis 4C eine vereinfachte Schnittansicht, eine dazugehörige
Nettodotierung und eine dazugehörige elektrische
Feldstärke einer Elementarzelle der Ladungskompen
sationsstruktur zur Veranschaulichung einer homoge
nen Feldstärke;
Fig. 5A bis 5C eine vereinfachte Schnittansicht, eine dazugehörige
Nettodotierung und eine dazugehörige elektrische
Feldstärke einer Elementarzelle der Ladungskompen
sationsstruktur zur Veranschaulichung einer verti
kalen Feldstärke;
Fig. 6 eine vereinfachte Schnittansicht einer Elementar
zelle der Ladungskompensationsstruktur zur Veran
schaulichung einer lateralen Feldstärke;
Fig. 7 ein Vektordiagramm der in der Ladungskompensations
struktur auftretenden elektrischen Feldstärken;
Fig. 8A und 8B eine vereinfachte Teilschnittansicht eines Halblei
terbauelementes mit Ladungskompensationsstruktur
gemäß einem ersten Ausführungsbeispiel sowie einen
dazugehörigen in Kompensationsrichtung dargestell
ten Transversal-Feldstärkeverlauf;
Fig. 9A und 9B eine vereinfachte grafische Darstellung eines her
kömmlichen und erfindungsgemäßen tiefenaufgelösten
Feldstärkeverlaufs;
Fig. 10A und 10B vereinfachte Schnittansichten zur Veranschaulichung
von Herstellungsschritten der Ladungskompensations
struktur gemäß dem ersten Ausführungsbeispiel; und
Fig. 11 eine vereinfachte Draufsicht einer bei der Herstel
lung gemäß Fig. 10A und 10B verwendeten Maske;
und
Zur Verdeutlichung der bei der vorliegenden Erfindung wesent
lichen Zusammenhänge werden zunächst die in einer Ladungskom
pensationsstruktur auftretenden Feldstärken im Einzelnen be
schrieben.
Fig. 4A zeigt eine vereinfachte Schnittansicht einer Elemen
tarzelle der Ladungskompensationsstruktur, wobei zunächst von
einem homogen verteilten zweiten Kompensationsgebiet 3 ausge
gangen wird, welches sich in einem ersten bzw. zwischen zwei
Kompensationsgebieten 2 befindet. Das Halbleitersubstrat 1
ist beispielsweise n+-dotiert, weshalb die ersten Kompensati
onsgebiete 2 eine n--Dotierung aufweisen und das zweite Kom
pensationsgebiet 3 eine p--Dotierung besitzt und beispiels
weise in seinem oberflächennahen Bereich eine p+-Dotierung
aufweist.
Eine zu Fig. 4A dazugehörige Nettodotierung ist in Fig. 4B
dargestellt. Bei einer derartigen homogenen Dotierstoffver
teilung im zweiten Kompensationsgebiet 3 ergibt sich eine im
Wesentlichen homogene Feldstärke E0, die sich im Wesentlichen
einstellen würde, wenn die Ladungsbilanz in jeder Horizontal
ebene des Säulendurchsetzten Volumens konstant, im darge
stellten Beispiel also gleich Null wäre. Die Folge ist eine
quasi eindimensionale Feldstärke, die in Fig. 4C dargestellt
ist.
Fig. 5A zeigt nunmehr eine vereinfachte Schnittansicht einer
Elementarzelle der Ladungskompensationsstruktur mit vertika
len Inhomogenitäten, wie sie üblicherweise durch die Vielzahl
von Kompensationszonen 4 hervorgerufen werden. Gleiche Be
zugszeichen bezeichnen wiederum gleiche oder ähnliche Schich
ten bzw. Elemente, weshalb auf eine detaillierte Beschreibung
nachfolgend verzichtet wird.
Gemäß Fig. 5A besteht das zweite Kompensationsgebiet 3 nun
mehr aus einer Vielzahl von Kompensationszonen 4 mit unter
schiedlich starker Dotierung (p-, p+). Eine dazugehörige
gestörte Netto-Dotierung (= Ladungsbilanz einer Horizontalebe
ne) ist in Fig. 4B dargestellt. Der Einfluss der vertikalen
Inhomogenität in z-Richtung innerhalb des zweiten Kompensati
onsgebietes 3 kann mittels eines vertikal gerichteten Stör
feldes Ev beschrieben werden, das sich dem vorstehend be
schriebenen quasi eindimensionalen ebenfalls vertikal gerich
teten homogenen Feld E0 überlagert.
Fig. 5C zeigt eine vereinfachte Darstellung der gestörten
Feldstärke, die sich aus dieser Überlagerung der Feldstärken
E0 und Ev ergibt.
Darüber hinaus zeigt Fig. 6 eine vereinfachte Schnittansicht
einer Elementarzelle der Ladungskompensationsstruktur zur
Veranschaulichung eines lateralen bzw. transversalen Feldes
Etr, wobei gleiche Bezugszeichen wiederum gleiche oder ähnli
che Schichten bezeichnen und auf eine wiederholte Beschrei
bung nachfolgend verzichtet wird.
Gemäß Fig. 6 entsteht neben den vorstehend beschriebenen
vertikalen Feldern bzw. der vertikalen Feldstärke Ev auch ein
laterales Feld bzw. laterale Feldstärke Etr, das sich dem
quasi eindimensionalen Feld E0 sowie dem vertikalen Feld Ev
ebenfalls überlagert. Dieses laterale Feld Etr ergibt sich im
Wesentlichen aus dem gegenseitigen Ausräumen der Ladungen in
den lateral bzw. in Kompensationsrichtung angeordneten Kom
pensationsgebieten.
Fig. 7 zeigt ein Vektordiagramm der in den Fig. 4 bis 6
beschriebenen Feldstärken, wobei eine gesamte Feldstärke Etot
sich als Summe der Feldstärken E0, Etr und Ev ergibt. Mit Ec
wird nunmehr eine Kompensationsfeldstärke in der Randstruktur
bezeichnet, die sich im Wesentlichen aus der vertikalen Feld
stärke Ev und der lateralen Feldstärke Etr ergibt. Demzufolge
gilt:
Auf der Grundlage dieser Erkenntnisse wird nunmehr ein Halb
leiterbauelement geschaffen, bei dem Orte mit maximaler Feld
stärke außerhalb eines zentrumsnahen Bereichs des zweiten
Kompensationsgebietes zu liegen kommen, wodurch das Ensemble
bzw. die Gesamtheit der Parameter (Durchbruchspan
nung/Einschaltwiderstand/Robustheit gegenüber TRAPATT-
Schwingungen) zuverlässig verbessert werden kann.
Fig. 8A zeigt eine vereinfachte Teilschnittansicht eines
Halbleitbauelementes mit Ladungskompensationsstruktur gemäß
einem ersten Ausführungsbeispiel, wobei gleiche Bezugszeichen
gleiche oder entsprechende Schichten wie in Fig. 1 bezeich
nen und auf eine wiederholte Beschreibung nachfolgend ver
zichtet wird.
Gemäß Fig. 8A befinden sich auf einem beispielsweise n+-
dotierten Trägersubstrat 1 wiederum eine Vielzahl von bei
spielsweise epitaktisch ausgebildeten Halbleiterschichten E1
bis Ex zum Ausbilden der ersten Kompensationsgebiete 2. Das
im Halbleitersubstrat ausgebildete zweite Kompensationsgebiet
3 besitzt daher wiederum eine im Wesentlichen säulenförmige
Struktur mit einer gewissen Dotierwelligkeit, die sich im
Wesentlichen aus den Halbleiterschichten E1 bis Ex ergibt.
Zum Anschalten bzw. Ansteuern des ersten und zweiten Kompen
sationsgebietes 2 und 3 sind wiederum eine den sperrenden pn-
Übergang bildende Zone 7 und eine erste Zone 6 vom entgegen
gesetzten Leitungstyp an der Oberfläche ausgebildet, die mit
der ersten Elektrodenschicht bzw. Source-Elektrode S in Ver
bindung stehen. Demgegenüber ist die zweite Zone 1 mit einer
zweiten Elektrode D (Drain) verbunden, wodurch sich gemeinsam
mit der an der Oberfläche ausgebildeten Gateschicht G, der
darunterliegenden ersten Isolierschicht Is1 und der Source-
Elektrodenschicht S ein MOS-Transistor mit hohen Durchbruchs
spannungen ergibt.
Gemäß Fig. 8A ist hierbei mit SK-2 ein Säulenkern des ersten
Kompensationsgebietes 2 und mit SK-3 ein Säulenkern des zwei
ten Kompensationsgebietes 3 bezeichnet. Hierdurch wird das
Volumen im Inneren des jeweiligen Kompensationsgebietes be
zeichnet, welches sich durch geradlinige Verbindung der hori
zontalen Verjüngungen bzw. Einschnürungen in der Säule gemäß
Fig. 8A ergibt. Ein Mantel der Säulenkerne des ersten und
zweiten Kompensationsgebietes stellt damit praktisch die
Hüllfläche bzw. Einhüllende eines jeweiligen Dotierverlaufs
innerhalb eines Kompensationsgebietes dar und bezeichnet
damit in erster Näherung des Volumen, welches den Löcher-
oder Elektronenstrom im Driftvolumen vorgibt.
Bereiche, welche über die Dotierung zwar einer Säule zuzu
rechnen sind, aber nicht dem Säulenkern angehören, die also
außerhalb der Säulenkerne SK-2 und SK-3 liegen, werden gemäß
Fig. 8A als Säulenperipherie SP-3 des zweiten Kompensations
gebietes und als Säulenperipherie SP-2 des ersten Kompensati
onsgebietes 2 bezeichnet. Gemeinsam definieren diese Säulen
peripherien SP-2 und SP-3 einen Kompensationsrandbereich RB
der Ladungskompensationsstruktur.
Zur Verbesserung des Einschaltwiderstandes ohne Beeinflussung
der Durchbruchspannung oder der Anfälligkeit für TRAPATT-
Schwingungen, die sich im Wesentlichen aus dem speziellen
Strompfad und einem dazugehörigen elektrischen Feldverlauf
ergeben, werden die ersten und zweiten Kompensationsgebiete
nunmehr derart dotiert, bzw. ihre Dotierstoffkonzentration
derart angehoben, dass Orte DB2 mit maximaler lokaler Feld
stärke Emax innerhalb des Kompensationsrandbereichs RB liegen.
Fig. 8B zeigt die Verhältnisse hinsichtlich des transversa
len elektrischen Feldes, wie sie für ein Kompensationsbauteil
vorliegen.
Eine derartige Verschiebung der Orte mit maximaler lokaler
Feldstärke in den Kompensationsrandbereich erhält man insbe
sondere dann, wenn ein Verhältnis V = Etr,max/Ev,max der late
ralen lokalen maximalen Feldstärke Etr,max und der vertikalen
lokalen maximalen Feldstärke Ev,max < 1 ist. Demzufolge ist
diese Bedingung in erster Näherung dann erfüllt, wenn die
laterale Feldstärke Etr,max größer als die vertikale Feldstärke
Ev,max ist.
Um das Auftreten der TRAPATT-Schwingungen wirkungsvoll redu
zieren zu können bzw. den Einschaltwiderstand zu verbessern
ohne Verschlechterung der Durchbruchspannung und der Robust
heit gegenüber TRAPATT-Schwingungen, kann eine derartige
Einstellung des Verhältnisses V zumindest auf die Kompensati
onszonen 4 angewandt werden, welche die Sekundärionisation
maßgeblich definieren. Dies sind gemäß Fig. 8A beispielswei
se die in einem oberflächennahen Bereich liegenden Kompensa
tionszonen. Durch die vorgeschlagene Maßnahme kommen die
Feldstärkemaxima, welche in ihrer Wirkung die Ladungsträger
generationsraten bei einem Durchbruch stark beeinflussen
würden, in den Kompensationsrandbereichen RB zu liegen, wo
eine Stromdichte im Durchbruchs- oder Avalanchefall immer
sehr klein ist, da infolge von der lateralen Feldstärke Etr
die Löcher bzw. Elektronen vom Kompensationsrandbereich RB
weg in Richtung auf den Säulenkern SK-2 und SK-3 des ersten
und zweiten Kompensationsgebietes abgelenkt werden. Wegen der
eingangs beschriebenen Gleichung zum Festlegen der Stoßioni
sation IS nimmt daher auch die Sekundärionisation sehr kleine
Werte an, wodurch die Robustheit gegenüber TRAPATT-Schwingun
gen trotz hohen E-Feldes (und damit kleinen Einschaltwider
standes/hoher Durchbruchspannung) durch den Kompensations
randbereich RB nicht beeinflußt wird.
Die Wirksamkeit der vorgeschlagenen Maßnahme ist hierbei um
so größer, je weiter die Orte mit maximaler lokaler Feldstär
ke von den jeweiligen Säulenkernen entfernt liegen, also je
größer das Verhältnis V = Etr,max/Ev,max ist.
Gemäß Fig. 8A wandert ein Ort DB1 mit höchster lokaler Feld
stärke bei größer werdendem Verhältnis V vom Säulenzentrum
weg in Richtung zum Ort DB2 und darüber hinaus, bis er im pn-
Übergang zwischen erstem und zweitem Kompensationsgebiet 2
und 3 zu liegen kommt. Während sich für ein Halbleiterbauele
ment bei gegebener/m Durchbruchspannung/Einschaltwiderstand
mit einer Feldspitze im Ort DB1 noch eine sehr hohe Sekundär
ionisation ergibt, können sogenannte TRAPATT-Schwingungen
bereits wesentlich reduziert werden, wenn das elektrische
Feld im Ort DB1 verkleinert und im Gegenzug die Feldspitze im
Ort DB2 oder vorzugsweise im Randbereich liegt. Selbstver
ständlich ist die Wirkung zur Reduzierung von TRAPATT-
Schwingungen wesentlich verbessert, wenn möglichst viele der
Kompensationszonen mit einer derartigen Dotierstoffkonzentra
tion ausgelegt sind. Insbesondere bietet es Vorteile, einen
Durchbruchsort DBO, der durch ein globales Feldstärkemaximum
gekennzeichnet ist, in den Kompensationsrandbereich zu verla
gern, da auf diese Weise auch eine Stromdichte der Sekundär
ionisation (bei gegebener Ionisationsrate) klein gehalten
wird. Beispielsweise kann man auf diese Weise zu einer Sym
metrisierung eines Löcherpfades zu einem Elektronenpfad ge
langen.
Fig. 9A und 9B zeigen eine vereinfachte grafische Darstel
lung eines herkömmlichen und erfindungsgemäßen tiefenaufge
lösten Feldstärkeverlaufs.
Während sich bei einem herkömmlichen Halbleiterbauelement die
lokalen Feldstärkemaxima im Wesentlichen entlang der Zent
rumsachse bzw. im Bereich SK-3 befinden (x = 0), liegen bei
einem erfindungsgemäßen Halbleiterbauelement die Orte z. B.
DB2 mit lokalem Feldstärkemaximum nunmehr zumindest für den
obersten (und die beiden unteren) Säulenbereiche in einem
Kompensationsrandbereich (x = RB). Ein globales Feldstärkema
ximum am Durchbruchsort DB0 bleibt zwar gemäß Fig. 9B noch
unverändert im Säulenzentrum (x = 0 bzw. SK-3), es lässt sich
jedoch bereits ein Einschaltwiderstand maßgeblich verringern.
In gleicher Weise lässt sich diese Verschiebung der Orte mit
lokaler maximaler Feldstärke auch auf den Durchbruchsort DB0
(Ort mit lokaler und globaler maximaler Feldstärke) anwenden,
wodurch dieser in den Randbereich verlegt wird und die Ro
bustheit gegenüber TRAPATT-Schwingungen verbessert wird.
Fig. 10A und 10B zeigen vereinfachte Schnittansichten zur
Veranschaulichung wesentlicher Herstellungsschritte eines
Halbleiterbauelementes gemäß dem ersten Ausführungsbeispiel,
wobei gleiche Bezugszeichen gleiche oder entsprechende Ele
mente bzw. Schichten wie in Fig. 2 bezeichnen und auf eine
wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 10A werden wie bei einem Herstellungsverfahren für
herkömmliche Halbleiterbauelemente mit Ladungskompensations
struktur zunächst auf einem Trägersubstrat 1 eine erste und
zweite Halbleiterschicht E1 und E2 epitaktisch abgeschieden,
wobei über eine Maske 5 in einem oberflächennahen Bereich
jeweils Kompensationszonen 4 beispielsweise mittels bei
spielsweise einer p-dotierten Implantation Ip ausgebildet
werden.
Gemäß Fig. 10B wird nunmehr neben (d. h. nach, vor oder
gleichzeitig) der Dotierung gemäß Fig. 10A zumindest in
einzelnen Ebenen bzw. für einzelne Kompensationszonen 4 eine
ganzflächige, d. h. unmaskierte beispielsweise n-dotierende
Implantation In durchgeführt, wodurch sich die Dotierstoff
konzentration und damit ein Verhältnis V entsprechend verän
dern lässt.
Vorzugsweise wählt man für die maskierte und unmaskierte p-
bzw. n-dotierende Implantation Ip und In Dotierstoffe, welche
im Wesentlichen gleich schnell diffundieren. Beispielsweise
kann für die p-dotierende Implantation Bor und für die n-
dotierende Implantation In Phosphor verwendet werden. Ferner
werden die Energien der beiden Implantationen In und Ip der
art angepasst, dass ihre Implantationspeaks bzw. -maxima im
Wesentlichen in der gleichen Tiefe liegen. Es erfolgt demzu
folge eine "Gegenimplantation" zur eigentlichen "Kompensati
onszonen-Implantation". Um die Ladungsbilanz und damit die
Kompensation innerhalb der Ebene dabei nicht zu beeinflussen,
muss die entsprechende (also flächennormierte) Ladungsmenge
pro Zelle bei der Kompensationszonen-Implantation (Ip) natür
lich "vorgehalten" werden. Das Ergebnis einer solchen Pro
zessfolge ist bei Konservierung der vertikalen Feldstärke Ev
ein Anstieg der lateralen Feldstärke Etr in diversen horizon
talen Ebenen und damit eine vorteilhafte Verschiebung der
Feldstärkemaxima in den Kompensationsrandbereich. Der Ein
schaltwiderstand wird kleiner infolge höherer Dotierverhält
nisse im Leitungspfad (erste Kompensationsgebiete 2). Da sich
das tiefenaufgelöste Profil der elektrischen Feldstärke aber
im Säulenzentrum nicht verändert, bleibt sowohl die Durch
bruchspannung als insbesondere auch die TRAPATT-Robustheit
unverändert.
Insbesondere bei Durchführung einer Implantation erhält man
ein besonders einfaches und kostengünstiges Herstellungsver
fahren. Die Erfindung ist jedoch nicht darauf beschränkt,
sondern umfasst in gleicher Weise alternative Dotierverfahren
sowie alternative Dotierstoffe.
Fig. 11 zeigt eine vereinfachte Draufsicht einer bei der
Herstellung des Halbleiterbauelementes gemäß Fig. 10A ver
wendeten Maske, wobei eine Hexagonalform für eine jeweilige
Ladungskompensationszelle verwendet wird. In gleicher Weise
können jedoch auch streifenförmige oder sonstige Strukturen
zum Maskieren bzw. Ausbilden der Kompensationszellen verwen
det werden.
Alternativ und/oder zusätzlich zur vorstehend beschriebenen
Erhöhung der Dotierstoffkonzentration kann eine Verschiebung
der Orte mit maximaler Feldstärke in die Kompensationsrandbe
reiche auch durch eine Verringerung der vertikalen Feldstär
ken Ev durchgeführt werden. Insbesondere wenn die vertikale
Feldstärke Ev gegen Null geht, erhöht sich das Verhältnis V =
Etr/Ev besonders stark, wodurch das Ensemble bzw. die Gesamt
heit der Parameter bestehend aus z. B. Durchbruchspan
nung/Einschaltwiderstand/Robustheit gegenüber TRAPATT-
Schwingungen besonders wirkungsvoll verbessert werden kann.
Eine derartige Verringerung der vertikalen Feldstärken Ev er
gibt sich beispielsweise durch Verringerung einer Dotierwel
ligkeit des zweiten Kompensationsgebietes 3 und damit des
ersten Kompensationsgebietes 2.
Genauer gesagt kann beispielsweise in vertikaler Richtung ei
ne erhöhte Anzahl von Kompensationszonen 4 im Halbleitersub
strat ausgebildet werden, wodurch die Dotierwelligkeit
(= Amplituden der Feldstärke) und die TRAPATT-Schwingungen
stark verringert werden. Gemäß dem vorstehend beschriebenen
Ausführungsbeispiel erhält man eine derartige verringerte Do
tierwelligkeit beispielsweise durch eine erhöhte Anzahl von
Epischichten E1 bis Ex (bzw. geringere Dicke).
Die Erfindung wurde vorstehend an Hand einer lateralen La
dungskompensationsstruktur beschrieben. Sie ist jedoch nicht
darauf beschränkt und umfasst in gleicher Weise alternative
Ladungskompensationsstrukturen. In gleicher Weise beschränkt
sich die vorliegende Erfindung nicht auf die beschriebenen p-
und n-Dotierungen in einem Si-Halbleitersubstrat, sondern be
zieht sich in gleicher Weise auf entsprechende Dotierprofile
und alternative Halbleitermaterialien.
Claims (13)
1. Halbleiterbauelement mit Ladungskompensationsstruktur, die
einen sperrenden pn-Übergang in einem Halbleitersubstrat (1,
E1 bis Ex) aufweist, mit
einer ersten Zone (6) eines ersten Leitungstyps (n), die mit einer ersten Elektrodenschicht (S) verbunden ist und an eine den sperrenden pn-Übergang bildende Zone (7, 7') eines zwei ten zum ersten Leitungstyp entgegengesetzten Leitungstyp (p) angrenzt, die ebenfalls mit der ersten Elektrodenschicht (S) verbunden ist, und mit einer zweiten Zone (1) des ersten Lei tungstyps (n), die mit einer zweiten Elektrodenschicht (D) verbunden ist, wobei im Bereich zwischen der ersten Zone (6) und der zweiten Zone (1) ein erstes Kompensationsgebiet (2) vom ersten Leitungstyp (n) und ein zweites Kompensationsge biet (3) vom zweiten Leitungstyp (p) ineinander verschachtelt sind, und der pn-Übergang zwischen dem ersten und zweiten Kompensationsgebiet (2, 3) einen Kompensationsrandbereich (RB) festlegt, dadurch gekennzeichnet, dass
Orte (DB2) mit maximaler lokaler Feldstärke (Emax) im Kompen sationsrandbereich (RB) liegen.
einer ersten Zone (6) eines ersten Leitungstyps (n), die mit einer ersten Elektrodenschicht (S) verbunden ist und an eine den sperrenden pn-Übergang bildende Zone (7, 7') eines zwei ten zum ersten Leitungstyp entgegengesetzten Leitungstyp (p) angrenzt, die ebenfalls mit der ersten Elektrodenschicht (S) verbunden ist, und mit einer zweiten Zone (1) des ersten Lei tungstyps (n), die mit einer zweiten Elektrodenschicht (D) verbunden ist, wobei im Bereich zwischen der ersten Zone (6) und der zweiten Zone (1) ein erstes Kompensationsgebiet (2) vom ersten Leitungstyp (n) und ein zweites Kompensationsge biet (3) vom zweiten Leitungstyp (p) ineinander verschachtelt sind, und der pn-Übergang zwischen dem ersten und zweiten Kompensationsgebiet (2, 3) einen Kompensationsrandbereich (RB) festlegt, dadurch gekennzeichnet, dass
Orte (DB2) mit maximaler lokaler Feldstärke (Emax) im Kompen sationsrandbereich (RB) liegen.
2. Halbleiterbauelement nach Patentanspruch 1, dadurch
gekennzeichnet, dass in den Orten mit maximaler lo
kaler Feldstärke (Emax) ein Verhältnis von Etr,max/Ev,max < 1
ist, wobei Etr,max eine laterale und Ev,max eine lokal maximale
vertikale Feldstärke darstellt.
3. Halbleiterbauelement nach Patentanspruch 1 oder 2, da
durch gekennzeichnet, dass das erste und zweite
Kompensationsgebiet (2, 3) eine erhöhte Dotierstoffkonzentra
tion bei gleichbleibender Ladungskompensation zur Erhöhung
einer lateralen Feldstärke (Etr) aufweist.
4. Halbleiterbauelement nach einem der Patentansprüche 1 bis
3, dadurch gekennzeichnet, dass das erste und
zweite Kompensationsgebiet (2, 3) eine verringerte Dotierwel
ligkeit zur Verringerung einer vertikalen Feldstärke (Ev)
aufweist.
5. Halbleiterbauelement nach Patentanspruch 4, dadurch
gekennzeichnet, dass das zweite Kompensationsgebiet
(3) eine in vertikaler Richtung erhöhte Anzahl von Kompensa
tionszonen (4) aufweist.
6. Halbleiterbauelement nach Patentanspruch 4 oder 5, da
durch gekennzeichnet, dass das Halbleitersub
strat eine erhöhte Anzahl von Epischichten (E1 bis Ex) auf
weist.
7. Halbleiterbauelement nach einem der Patentansprüche 1 bis
6, dadurch gekennzeichnet, dass die Ladungs
kompensationsstruktur in einer Draufsicht im Wesentlichen ei
ne Hexagonal- oder Streifenform aufweist.
8. Halbleiterbauelement nach einem der Patentansprüche 1 bis
7, dadurch gekennzeichnet, dass es ein Kom
pensationsbauelement ist.
9. Verfahren zur Herstellung eines Halbleiterbauelementes
nach einem der Patentansprüche 1 bis 8,
gekennzeichnet durch die Schritte
- a) Bereitstellen eines Trägersubstrats (1);
- b) Ausbilden einer Vielzahl von Halbleiterschichten (E1 bis Ex) zur Realisierung des ersten Kompensationsgebietes (2)
- c) Durchführen einer maskierten Dotierung (Ip) zumindest in einem Teil der Halbleiterschichten (E1 bis Ex) zum Ausbilden von Kompensationszonen (4) und zur Realisierung des zweiten Kompensationsgebietes (3);
- d) Durchführen einer unmaskierten Dotierung (In) vom zur mas kierten Dotierung entgegengesetzten Leitungstyp in zumindest einer Halbleiterschicht (E1 bis Ex) zur Verschiebung der Orte mit maximaler lokaler Feldstärke (Emax) in dem Kompensations randbereich (RB); und
- e) Ausbilden der die Kompensationsgebiete (2, 3) ansteuernden Elemente und Schichten (6, 7, S, G, D).
10. Verfahren nach Patentanspruch 9, dadurch ge
kennzeichnet, dass in den Schritten c) und d) im We
sentlichen gleich schnell diffundierende Dotierstoffe einge
bracht werden.
11. Verfahren nach Patentanspruch 9 oder 10, dadurch
gekennzeichnet, dass in den Schritten c) und d) ei
ne Implantation durchgeführt wird.
12. Verfahren nach Patentanspruch 11, dadurch ge
kennzeichnet, dass in den Schritten c) und d) eine
jeweilige Implantationsenergie derart ausgewählt wird, dass
die Implantationsmaxima der eingebrachten Dotierstoffe im We
sentlichen in der gleichen Tiefe liegen.
13. Verfahren nach einem der Patentansprüche 9 bis 12, da
durch gekennzeichnet, dass in Schritt c) Bor
(Ip) und in Schritt d) Phosphor (In) als Dotierstoffe einge
bracht werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10132136A DE10132136C1 (de) | 2001-07-03 | 2001-07-03 | Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren |
US10/190,119 US6667514B2 (en) | 2001-07-03 | 2002-07-03 | Semiconductor component with a charge compensation structure and associated fabrication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10132136A DE10132136C1 (de) | 2001-07-03 | 2001-07-03 | Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10132136C1 true DE10132136C1 (de) | 2003-02-13 |
Family
ID=7690399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10132136A Expired - Fee Related DE10132136C1 (de) | 2001-07-03 | 2001-07-03 | Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren |
Country Status (2)
Country | Link |
---|---|
US (1) | US6667514B2 (de) |
DE (1) | DE10132136C1 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10337808B3 (de) * | 2003-08-14 | 2004-10-21 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur |
DE10340131B4 (de) * | 2003-08-28 | 2005-12-01 | Infineon Technologies Ag | Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung |
DE102006034678B3 (de) * | 2006-07-24 | 2007-11-29 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
US7554137B2 (en) | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
US8421196B2 (en) | 2009-11-25 | 2013-04-16 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
US8809949B2 (en) | 2009-06-17 | 2014-08-19 | Infineon Technologies Austria Ag | Transistor component having an amorphous channel control layer |
US9112022B2 (en) | 2013-07-31 | 2015-08-18 | Infineon Technologies Austria Ag | Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area |
US9257503B2 (en) | 2013-10-23 | 2016-02-09 | Infineon Technologies Austria Ag | Superjunction semiconductor device and method for producing thereof |
DE102009010373B4 (de) * | 2008-03-20 | 2016-11-17 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper |
DE102016122952A1 (de) * | 2016-11-29 | 2018-05-30 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen |
DE102008039845B4 (de) * | 2007-08-31 | 2018-11-08 | Infineon Technologies Austria Ag | IGBT mit einem Halbleiterkörper |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19840032C1 (de) * | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
US6828609B2 (en) * | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
US7126186B2 (en) * | 2002-12-20 | 2006-10-24 | Infineon Technolgies Ag | Compensation component and process for producing the component |
DE10301693B4 (de) * | 2003-01-17 | 2006-08-24 | Infineon Technologies Ag | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang |
US6979862B2 (en) * | 2003-01-23 | 2005-12-27 | International Rectifier Corporation | Trench MOSFET superjunction structure and method to manufacture |
US7180140B1 (en) * | 2004-04-16 | 2007-02-20 | National Semiconductor Corporation | PMOS device with drain junction breakdown point located for reduced drain breakdown voltage walk-in and method for designing and manufacturing such device |
US7234122B2 (en) * | 2004-04-19 | 2007-06-19 | Lsi Corporation | Three-dimensional interconnect resistance extraction using variational method |
EP1696490A1 (de) * | 2005-02-25 | 2006-08-30 | STMicroelectronics S.r.l. | Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren |
EP1742259A1 (de) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Halbleiter-Leistungsbauelement mit Mehrfach-Drain-Struktur und entsprechendes Herstellungsverfahren |
DE102006061994B4 (de) * | 2006-12-21 | 2011-05-05 | Infineon Technologies Austria Ag | Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben |
GB2482479B (en) * | 2010-08-02 | 2015-02-18 | Univ Warwick | Semiconductor device |
US9508711B2 (en) | 2013-12-04 | 2016-11-29 | Infineon Technologies Ag | Semiconductor device with bipolar junction transistor cells |
US9012980B1 (en) * | 2013-12-04 | 2015-04-21 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure |
US9105717B2 (en) | 2013-12-04 | 2015-08-11 | Infineon Technologies Austria Ag | Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device |
US9245754B2 (en) | 2014-05-28 | 2016-01-26 | Mark E. Granahan | Simplified charge balance in a semiconductor device |
US20210151597A1 (en) * | 2018-05-22 | 2021-05-20 | Sanken Electric Co., Ltd. | Semiconductor device |
CN110676333B (zh) * | 2019-10-10 | 2021-05-11 | 中国电子科技集团公司第四十四研究所 | 一种单光子Si-APD探测器及其制造方法 |
CN114122115B (zh) * | 2022-01-28 | 2022-04-29 | 绍兴中芯集成电路制造股份有限公司 | 超结半导体器件及其形成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
US6291856B1 (en) * | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
EP1009036B1 (de) * | 1998-12-09 | 2007-09-19 | STMicroelectronics S.r.l. | Leistungsbauelement mit MOS-Gate für hohe Spannungen und diesbezügliches Herstellungsverfahren |
DE19950579B4 (de) | 1999-10-20 | 2007-11-15 | Infineon Technologies Ag | Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom |
-
2001
- 2001-07-03 DE DE10132136A patent/DE10132136C1/de not_active Expired - Fee Related
-
2002
- 2002-07-03 US US10/190,119 patent/US6667514B2/en not_active Expired - Lifetime
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10337808B3 (de) * | 2003-08-14 | 2004-10-21 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur |
DE10340131B4 (de) * | 2003-08-28 | 2005-12-01 | Infineon Technologies Ag | Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung |
US7332788B2 (en) | 2003-08-28 | 2008-02-19 | Infineon Technologies Ag | Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it |
US7554137B2 (en) | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
DE102006034678B3 (de) * | 2006-07-24 | 2007-11-29 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
DE102008039845B4 (de) * | 2007-08-31 | 2018-11-08 | Infineon Technologies Austria Ag | IGBT mit einem Halbleiterkörper |
DE102009010373B4 (de) * | 2008-03-20 | 2016-11-17 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper |
US8809949B2 (en) | 2009-06-17 | 2014-08-19 | Infineon Technologies Austria Ag | Transistor component having an amorphous channel control layer |
US8901717B2 (en) | 2009-11-25 | 2014-12-02 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
US8759202B2 (en) | 2009-11-25 | 2014-06-24 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
US8421196B2 (en) | 2009-11-25 | 2013-04-16 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
US9112022B2 (en) | 2013-07-31 | 2015-08-18 | Infineon Technologies Austria Ag | Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area |
US9520463B2 (en) | 2013-07-31 | 2016-12-13 | Infineon Technologies Austra AG | Super junction semiconductor device including edge termination |
US9257503B2 (en) | 2013-10-23 | 2016-02-09 | Infineon Technologies Austria Ag | Superjunction semiconductor device and method for producing thereof |
DE102016122952A1 (de) * | 2016-11-29 | 2018-05-30 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen |
DE102016122952B4 (de) | 2016-11-29 | 2020-07-09 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen |
DE102016122952B9 (de) * | 2016-11-29 | 2020-09-24 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen |
Also Published As
Publication number | Publication date |
---|---|
US20030011039A1 (en) | 2003-01-16 |
US6667514B2 (en) | 2003-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10132136C1 (de) | Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren | |
DE19808348C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE19843959B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang | |
EP0879481B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE19954351B4 (de) | Halbleiterbauelement | |
EP1114466B1 (de) | Hochspannungs-halbleiterbauelement | |
DE102006037510B3 (de) | Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur | |
DE19839970C2 (de) | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung | |
DE10004548B4 (de) | Trench-IGBT | |
DE112019003790T5 (de) | Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung | |
DE10106006A1 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10203164A1 (de) | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19954352A1 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
WO2000057481A2 (de) | Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
WO1996001500A1 (de) | FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG | |
DE10239815A1 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
DE112011100533T5 (de) | Halbleitervorrichtung | |
DE19722441C2 (de) | IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung | |
EP0178387A2 (de) | Abschaltbares Leistungshalbleiterbauelement | |
EP1074052A1 (de) | Lateraler hochvolt-seitenwandtransistor | |
DE10309400B4 (de) | Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand | |
DE102014013947A1 (de) | Halbleiterbauelement | |
DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE102020128891B4 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |