DE2934994C2 - - Google Patents

Info

Publication number
DE2934994C2
DE2934994C2 DE2934994A DE2934994A DE2934994C2 DE 2934994 C2 DE2934994 C2 DE 2934994C2 DE 2934994 A DE2934994 A DE 2934994A DE 2934994 A DE2934994 A DE 2934994A DE 2934994 C2 DE2934994 C2 DE 2934994C2
Authority
DE
Germany
Prior art keywords
epitaxial
layer
substrate
layers
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2934994A
Other languages
English (en)
Other versions
DE2934994A1 (de
Inventor
Jacques Jean Troarn Fr Varon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2934994A1 publication Critical patent/DE2934994A1/de
Application granted granted Critical
Publication of DE2934994C2 publication Critical patent/DE2934994C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Description

Die Erfindung bezieht sich auf ein Verfahren zur epitaktischen Herstellung einer Halbleiteranordnung mit Mehrschichtenstruktur, die von einem Substrat aus einem Halbleitermaterial aus, zu der oberen oder wirksamen Fläche, in deren Nähe ein pn- Übergang liegt, zunächst mit einer epitaktischen Schicht (einer sogenannten Verbindungsschicht) mit einer mit der des Substrats praktisch identischen chemischen Zusammensetzung und dann mit einer Vielzahl aufeinanderfolgender epitaktischer Schichten (als epitaktische Zwischenschichten bezeichnet), versehen ist, wobei die erste dieser epitaktischen Schichten diejenige Schicht ist, die dem Substrat am nächsten liegt, und wobei auf diesen epitaktischen Zwischenschichten mindestens eine Halbleiterschicht liegt, wobei die genannten epitaktischen Zwischenschichten und die genannte Halbleiterschicht chemisch durch Elemente gebildet werden, die in der Formel des Materials des genannten Substrats vorhanden sind, wobei mindestens ein zusätzliches Element vorhanden ist und die Menge dieses zusätzlichen Elements in jeder epitaktischen Zwischenschicht zunimmt, je nachdem die Entfernung von dem Substrat größer wird, wobei die Abmessung des Kristallgitters des Materials des genannten Substrats kleiner als die Abmessungen der Kristallgitter der Materialien der genannten ersten epitaktischen Zwischenschicht und der aufeinanderfolgenden epitaktischen Schichten und der genannten Halbleiterschicht ist.
Die Erfindung bezieht sich insbesondere auf das epitaktische Anwachsen quaternärer und ternärer intermetallischer Halbleiterverbindungen auf Substraten aus binären III-V-Verbindungen zum Erhalten von Strukturen, die vorzugsweise, aber nicht ausschießlich in der optischen Elektronik Anwendung finden können.
Es ist bekannt, daß der größte Teil der quaternären oder ternären intermetallischen Verbindungen in der einkristallinen Form, die für ihre Anwendung in der Halbleiterindustrie erforderlich ist, nur durch epitaktische Ablagerung auf Subtraten, die selber einkristallin sind, erhalten werden kann, wobei die Kristallparameter der genannten Ablagerungen und der genannten Substrate miteinander kompatibel sein müssen. Oft werden in der chemischen Formel der Ablagerung alle Elemente wiedergefunden, die schon in der chemischen Formel des Substrats vorhanden sind. Dies ist z. B. der Fall, wenn GaAlAs oder GaAsSb oder GaInAs auf Substraten aus GaAs oder auch GaAsP auf GaP angewachsen wird.
Wenn der Unterschied zwischen den Abmessungen der Kristallgitter der epitaktischen Ausgangsstoffe - z. B. der festen Lösungen von GaAs und AlAs oder von GaAs und GaSb beim Anwachsen von GaAlAs bzw. von GaAsSb in flüssiger Phase - gering ist (was für GaAlAs der Fall ist), ergibt die Anpassung zwischen den beiden Kristallgittern der genannten Ausgangsstoffe praktisch keine Probleme, während die erhaltene epitaktische Schicht, von der ersten niedergeschlagenen epitaktischen Schicht her, eine hohe Güte aufweist; die genannte epitaktische Schicht weist insbesondere keine Versetzungen auf.
Wenn dagegen der Unterschied zwischen den Abmessungen der Kristallgitter der epitaktischen Ausgangsstoffe groß ist (was für die Synthese von GaAsSb der Fall ist, wobei der Unterschied zwischen den Abmessungen der Kristallgitter von GaAs und GaSb einen Wert von nahezu 8% erreicht) ergibt sich das Problem des Vorhandenseins zahlreicher Versetzungen. Dieses Problem ist sehr ernst in dem Falle, in dem die Abmessung des Kristallgitters der Halbleiterverbindung größer als die des Materials des Substrats ist, auf dem sich, wie sich herausstellt, die niedergeschlagene Schicht in komprimiertem Zustand befindet.
In Schwerfällen, wie beim Anwachsen von GaInAs oder von GaAsSb auff z. B. GaAs ist es bekannt, zu der Ablagerung epitaktischer Zwischenschichten überzugehen, deren Zusammensetzungen sich regelmäßig (bei Epitaxie aus der Dampfphase) oder schrittweise (bei Epitaxie aus der flüssigen Phase) von der Zusammensetzung des Substrats bis zu der der gewünschten chemischen Formel der epitaktischen Verbindung entsprechenden Zusammensetzung ändern, wobei die Abmessung des Kristallgitters des niedergeschlagenen Materials dann entweder regelmäßig oder schrittweise mit der relativen Menge des (der) denen des Substrats zugesetzten Elements (Elemente) zunimmt.
Es sind viele Untersuchungen in bezug auf die optimale Weise des schrittartigen Anwachsens vorgenommen worden, um das Auftreten von Kristallfehlern möglichst zu vermeiden. Es versteht sich sofort - und die Erfahrung hat dies bestätigt -, daß, je nachdem der Schritt zwischen zwei aufeinanderfolgenden chemischen Zusammensetzungsstufen weniger groß ist, die Kristallanpassung besser vor sich geht und daß z. B. weniger Kristallfehler auftreten. Unglücklicherweise würde ein derartiges Verfahren zu einer Vergrößerung der Anzahl epitaktischer Zwischenschichten und somit in technologischer Hinsicht zu einer zu großen Verwickeltheit des Materials und zu zu langen Bearbeitungsperioden führen.
Das am vielfachsten angewandte Verfahren besteht darin, daß die chemische Zusammensetzung der epitaktischen Zwischenschichten durch nahezu gleiche Schritte oder Schritte sich allmählich verringernder Höhen geändert wird, wobei jeder Schritt einem konstanten oder abnehmenden molekularen Zusatz des chemischen Elements oder der chemischen Elemente entspricht, das oder die der Formel des Substrats zugesetzt wird (werden), wobei die Größen der Schritte derart gewählt sind, daß die Anzahl epitaktischer Zwischenschichten zwischen dem Substrat und der letzten Schicht technisch akzeptabel bleibt.
Ein Beispiel der Anwendung dieses Verfahrens wird in der US-PS Nr. 39 95 303 gegeben. Es werden zwei Fälle von Epitaxie aus der flüssigen Phase genannt, und zwar die Herstellung von Schichten aus In0,18Ga0,82As auf GaAs und die Herstellung von Schichten aus GaAs0,907Sb0,093, ebenfalls auf GaAs.
Im ersten Falle (InGaAs) zeigen die in Fig. 4A angegebenen Ziffern, daß in den drei epitaktischen Zwischenschichten, die zu der In-reichsten Schicht führen, ein sehr In-reicher Zusatz (In = 0,08) von der ersten epitaktischen Schicht her und dann in den beiden folgenden epitaktischen Schichten angebracht wird, wobei die weiteren Zusätze kleiner und für diese beiden Schichten gleich sind (Δ In = 0,04), wobei schließlich der weitere Zusatz noch weiter (Δ In = 0,02) für den Sprung herabgesetzt wird, der von der dritten epitaktischen Zwischenschicht zu der genannten In-reichsten Schicht führt.
Im zweiten Fall (GaAsSb) (siehe die in Fig. 8A angegebenen Ziffern), in dem ebenfalls drei epitaktische Zwischenschichten zwischen dem Substrat und der Schicht mit der höchsten Sb-Konzentration angebracht sind, wird die Konzentration an Sb in der ersten dieser Schichten, die bereits groß ist (Sb = 0,025), verhältnismäßig weniger hoch als die neue Konzentration (Δ Sb = 0,033) in der zweiten epitaktischen Zwischenschicht. Die Schritte, die zu der genannten Schicht entweder von der zweiten epitaktischen Schicht oder der dritten epitaktischen Schicht (Δ Sb = 0,035) und dann von der dritten epitaktischen Schicht zu dieser Schicht (Δ Sb = 0,037) führen, sind praktisch identisch. Im letzteren Falle gibt es also drei Schritte, wobei Δ Sb praktisch gleich ist.
Die beiden Züchtungsprofile entweder von In oder von Sb für die obenerwähnten praktischen Beispiele führen gemäß Beobachtungen der Anmelderin im Rahmen zahlreicher der vorliegenden Erfindung zugrunde­ liegender Versuche zu Schichten aus InGaAs oder von GaAsSb, deren Güte für die Herstellung von optisch elektronischen Anordnungen mit hohen Leistungen, elektrolumineszierenden Dioden oder Laseranordnungen ungenügend ist. Diese Schichten weisen nämlich eine ziemlich große Anzahl von Kristallfehlern auf. Die Anzahl von 10⁵ Versetzungen pro Quadratzentimeter, die eine zuverlässige Grenze für die Beurteilung der Güte einer Kristallschicht bildet, ist in den genannten Fällen deutlich überschritten; dies steht ebenfalls im Zusammenhang mit der ungenügenden Dicke 2 µm), die für die epitaktischen Zwischenschichten gewählt ist.
Der Erfindung liegt die Aufgabe zugrunde, den Nachteilen zu begegnen, die sich bisher beim epitaktischen Erzeugen einkristalliner Schichten ternärer oder quaternärer Verbindungen ergeben haben, deren Kristallgitter Abmessungen aufweisen, die größer als die der Materialien darunterliegenden wenig Versetzungen aufweisenden Substrate sind und das Züchtungsverfahren so auszubilden, daß mit einer Mindestanzahl vorhergehender Versuche befriedigende Ergebnisse vor allem in bezug auf die Kristallgüte erzielt werden und die Anzahl unvermeidlicher epitaktischer Zwischenschichten zwischen dem Substrat und der gebildeten Schicht möglichst herabgesetzt wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale gelöst.
Das gemäß der Erfindung definierte Verfahren entspricht der Herstellung einer ersten epitaktischen Zwischenschicht, in der ein kleiner Teil von dem genannten zusätzlichen Element stammt, das den Elementen zugesetzt wird, die bereits in der chemischen Formel des Substrats vorhanden sind, so daß die Zusammensetzung dieser ersten epitaktischen Schicht sehr wenig von der des genannten Substrats abweicht und der Unterschied zwischen den Gittern der beiden Materialien schnell ausgeglichen ist. Das Züchtungsprogramm nach der Erfindung sichert dann, daß das genannte Element schrittweise in immer stärkerem Maße in die aufeinanderfolgenden epitaktischen Zwischenschichten eingeführt wird, wobei die Höhenunterschiede zwischen den aufeinanderfolgenden Schritten sehr groß werden können, wenn α in der Nähe der oberen Grenze (0,16 · 10-2) gewählt wird; dies verursacht einen erheblichen Unterschied in den Kristallparametern an den Grenzflächen der epitaktischen Zwischenschichten, was wider Erwarten die gute Kristallbildung der epitaktischen Schicht oder der sich bildenden Schicht nicht erheblich beeinträchtigt.
Die Anmelderin hat gefunden, daß dieses Verfahren der "Schritte mit schnell zunehmender Höhe" zu der Bildung von Kristallschichten vorzüglicher Güte führt die wesentlich besser als die der Schichten ist, die durch die bisher angewandten und obenerwähnten Verfahren erhalten sind. Mit dem genannten Verfahren ist es insbesondere möglich, auch in schwierigen Fällen, wie beim Anwachsen von In y Ga1-y As und von GaAs1-x Sb x auf GaAs, sehr befriedigende Ergebnisse zu erzielen, sogar für Schichten mit einem hohen Gehalt entweder an In oder an Sb, je nach dem betreffenden Fall.
Durch Versuche kann oder können in jedem Sonderfall der Wert oder die Werte des zu verwendenden Koeffizienten α gewählt werden. In jedem Fall führt jedoch das Verfahren ohne eine Vielzahl von Experimenten zu sehr guten Ergebnissen bei einer Mindestanzahl epitaktischer Zwischenschichten.
Vorzugsweise weisen die epitaktischen Zwischenschichten eine Dicke von mindestens 3 µm auf. Die Anmelderin hat gefunden, daß diese Dicke erwünscht ist, um die Dichte an Kristallfehlern herabzusetzen.
Andererseits ist die Anwendung des Verfahrens nach der Erfindung, bis auf einige Detailpunkte, dem Verfahren bei einer üblichen epitaktischen Bearbeitung analog in bezug auf die verwendeten Anlagen sowie in bezug auf den Prozeß.
Was z. B. die Bearbeitung der Schichten aus GaAs1-x Sb x anbelangt, wird Epitaxie aus der flüssigen Phase in einem Gefäß mit verschiedenen Abteilen durchgeführt. In jedem Abteil weist die Flüssigkeitslösung eine verschiedene Zusammensetzung auf, die immer reicher an Sb ist, während die Temperatur regelmäßig bei jeder Stufe abnimmt. Dotierungselemente sind in die Flüssigkeitslösungen eingeführt, um jeder Schicht einen gewünschten Leitungstyp zu erteilen.
Das Verfahren nach der Erfindung ermöglicht insbesondere die Herstellung elektrolumineszierender Dioden gemäß einer Struktur mit doppeltem Heteroübergang, die an sich bekannt ist, aber die wegen der hohen Güte des bearbeiteten Materials verbesserte Eigenschaften in bezug auf analoge bekannte Dioden aufweist. Insbesondere wird eine bessere elektrolumineszierende Wirkung bei identischer Zusammensetzung der Oberflächenschichten erhalten.
Ergänzende Angaben in bezug auf die Bauart derartiger Dioden folgen nachstehend.
Das Anwendungsgebiet der Erfindung beschränkt sich nicht auf nur elektrolumineszierende Dioden; es erstreckt sich auch insbesondere zu der Herstellung von Laseranordnungen und Photodioden.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 in graphischer Darstellung das Profil des Verlaufs der Abmessung des Kristallgitters einer ternären Verbindung, bei deren Bildung von einem Substrat aus einer binären Verbindung ausgegangen ist, wobei das Verfahren der "Schritte mit schnell zunehmender Höhe" nach der Erfindung angewandt wird, und wobei eine Verbindung von GaAs1-x Sb x durch Epitaxie aus der flüssigen Phase auf einem Substrat aus GaAs abgelagert wird, und
Fig. 2 als Anwendungsbeispiel dieses Züchtungsverfahren nach der Erfindung in senkrechtem Schnitt eine elektrolumineszierende Diode mit doppeltem Heteroübergang.
In der graphischen Darstellung nach Fig. 1 bezeichnen die Ziffern auf der Ordinate Abmessungen von Kristallgittern in µm · 10-4, wobei die kleinste dieser Abmessungen - 5,654 - dem Gitter von GaAs entspricht. Die anderen Ziffern entsprechen Abmessungen der Gitter von GaAs1-x Sb x für veränderliche Werte des Parameters x. Als Abszisse sind ohne Berücksichtigung der Dickenwerte die aufeinanderfolgenden Gebiete aufgetragen, die eine Mehrschichtenhalbleiterstruktur bilden, wobei von dem Substrat 100 ausgegangen wird, auf dem zwei Oberflächenschichten 200 und 201 aus GaAs1-x Sb x liegen, die z. B. zusammen einen Homoübergang J definierten, wobei die Gebiete 200 und 201 vom Substrat 100 her durch eine epitaktische Verbindungsschicht 101 aus GaAs und dann durch vier epitaktische Zwischenschichten 1, 2, 3 und 4 aus GaAs1-x voneinander getrennt sind, wobei der Wert x schrittweise von einer epitaktischen Schicht zu der folgenden zunimmt, wobei ein Verfahren gemäß der Erfindung angewandt wird.
Die graphische Darstellung nach Fig. 1 enthält drei Kurven A, B und C, die den Koeffizienten α 0,06 · 10-2-0,16 · 10-2 und 0,12 · 10-2 entsprechen, wobei also für die Kurven A und C die beiden äußersten Werte von α nach der Erfindung zutreffen und für die Kurve B ein Zwischenwert von α zutrifft. Um diese drei Kurven voneinander zu unterscheiden, ist die Kurve A durch eine punktierte Linie, die Kurve B durch eine volle Linie und die Kurve C durch eine strichpunktierte Linie angedeutet.
Die Kurven A, B und C zeigen in graphischer Darstellung die Erfindung, wobei für die erste epitaktische Zwischenschicht 1 eine Abmessung für das Kristallgitter gegeben wird: a₁ = a₀ (1+0,12 · 10-2 max) mit a₀ = 5,654 µm 10-4 (Gitter von GaAs), während für die anderen beiden epitaktischen Zwischenschichten Gitterabmessungen gegeben werden gemäß der Formel: a n = a n-1 (1+α · n).
Die genannten Kurven entsprechen der nachstehenden Tabelle I, die auf den beiden obenerwähnten Formeln basiert, wobei beispielsweise vier epitaktische Zwischenschichten vorhanden sind. Der Wert der gegenseitigen Zunahme der Abmessungen der Gitter der ersten epitaktischen Zwischenschicht und des Substrats ist für dieses Beispiel gleich 0,11 · 10-2 gewählt.
Tabelle I
In der nachstehenden Tabelle II, die auf gleiche Weise wie die Tabelle I aufgesetzt ist, sind die abgerundeten Werte des Parameters x in der Formel GaAs1-x Sb x für jede der genannten Gitterabmessungen gegeben.
Tabelle II
Aus den Kurven A, B und C geht deutlich hervor, daß nach der Erfindung die Evolution der Zusammensetzung der ternären Verbindung, für jede epitaktische Schicht der Reihe nach, auf richtige Weise nach Schritten mit schnell zunehmender Höhe stattfindet. Insbesondere die Unterschiede von der epitaktischen Schicht 3 her und für Werte von α von 0,12 · 10-2 und 0,16 · 10-2 werden groß.
Für jede der Kurven A, B und C ist derselbe Koeffizient α eingehalten, um den Sprung in der Zusammensetzung, der die epitaktische Schicht 4 von der Schicht 200 trennt, zu kennzeichnen. Je nach der Zusammensetzung, die man der Schicht 200 zu erteilen wünscht, und um eine größere Genauigkeit zu erhalten, versteht es sich, daß für diesen letzteren Sprung ein Wert α gewählt wird, der in geringem Maße von dem anfänglich gewählten Wert abweicht. Ebenso ist es in den Schritten von einer epitaktischen Zwischenschicht zu der anderen nicht notwendig, α genau auf demselben Wert zu halten. Die Erfahrung gestattet, diese Detailpunkte zu präzisieren, mit der Maßgabe - und dies ist von entscheidender Bedeutung -, daß ein schrittweiser Anstieg angemessener Werte zwischen den aufeinanderfolgenden Niederschlägen erhalten bleiben soll.
In der elektrolumineszierenden Diode mit doppeltem Heteroübergang aus Ga1-y Al y As1-x Sb x /GaAs1-x , die als Ausführungsbeispiel gewählt ist, bei dem das Verfahren nach der Erfindung angewandt wird und das in Fig. 2 dargestellt ist, werden von der Grundfläche, die aus dem Substrat 100 besteht, zu der oberen oder wirksamen Fläche 230 a, in deren Nähe sich die wirksamen Schichten der Anordnung befinden, die folgenden Gebiete unterschieden:
  • - Das Substrat 100 aus GaAs, das kristallographisch mit seinen Hauptflächen gemäß der Ebene <100< orientiert ist, den n-Leitungstyp aufweist, in einer Konzentration von 2 · 10¹⁷ bus 2 · 10¹⁸ Atomen/cm³ mit Silizium dotiert ist und eine anfängliche Dicke von 500 µm aufweist, die auf 150 µm in der fertigen Anordnung herabgesetzt wird;
  • - eine epitaktische Schicht 101 (epitaktische Verbindungsschicht) aus GaAs vom n-Leitungstyp mit einer Dicke von 2 µm;
  • - drei aufeinanderfolgende epitaktische Schichten 10, 20, 30 (sogenannte epitaktische Zwischenschichten) aus GaAs1-x Sb x vom n-Leitungstyp, die alle drei, gleich wie die epitaktische Verbindungsschicht 101, mit Zinn dotiert sind, wobei die allgemeine Dotierungskonzentration 5 · 10¹⁶ bis 5 · 10¹⁷ Atome/cm³ beträgt. Die Abmessungen der Kristallgitter der Materialien jeder der genannten epitaktischen Schichten 10, 20 und 30 betragen 5,660, 5,671 bzw. 5,688, was nahezu Werten von 0,013, 0,038 bzw. 0,077 des Parameters x entspricht. Diese epitaktischen Schichten weisen je eine Dicke von 4 µm auf;
  • - eine Schicht 210 aus Ga0,8Al0,2As0,88Sb0,12 vom n- Leitungstyp, die mit Zinn in einer Konzentration von 5 · 10¹⁶ bis 5 · 10¹⁷ Atomen/cm³ dotiert ist und eine Dicke von 3 bis 10 µm aufweist. Diese Schicht 210 ist die sogenannte Injektionsschicht;
  • - eine Schicht 220 aus GaAs0,88Sb0,12 vom p-Leitungstyp, die mit Germanium in einer Konzentration von 2 · 10¹⁸ Atomen/ cm³ dotiert ist und eine Dicke von 0,5 bis 4 µm aufweist. Diese Schicht 220 ist die sogenannte wirksame Schicht, in der strahlende Rekombinationen auftreten;
  • - schließlich eine Schicht 230 aus Ga0,8Al0,2As0,88Sb0,12 vom p-Leitungstyp, die mit Germanium in einer Konzentration von 5 · 10¹⁷ bis 5 · 10¹⁸ Atomen/cm³ dotiert ist und eine Dicke von 1 bis 6 µm aufweist. Diese Schicht 230 ist die sogenannte Einschlußschicht, die eine Sperre für die Elektronen bildet, die sich zu der Oberfläche 230 a hin richten.
Kontaktflächen sind einerseits auf der Rückseite des Substrats 100 (Metallisierung 102 aus Zinn) und andererseits auf örtlichen Gebieten der wirksamen Oberfläche 230 a (Metallisierung 230 aus Gold0,99-Beryllium 0,01) angebracht.
Nur zwei der drei Schichten 210, 220 und 230 weisen trotz des Vorhandenseins von Aluminium praktisch die gleiche Kristallgitterabmessung, z. B. 5,707 µm · 10-4, auf. Es ist bekannt, daß der Ersatz von Aluminiumatomen durch Galliumatome die Kristallparameter nur in geringem Maße beeinflußt.
Die beschriebene Anordnung, die an sich in bezug auf ihre allgemeine Bauart bekannt ist, ist mit drei epitaktischen Zwischenschichten aus GaAs1-x Sb x versehen, deren gegenseitige Zusammensetzungen mit Hilfe des Verfahrens nach der Erfindung erhalten werden. Der schnelle schrittweise Anstieg wird festgestellt, der für diese drei epitaktischen Schichten zu einem Gehalt von 12% Antimon der Schichten 210, 220 und 230 führt. Dieser Gehalt von 12% an Sb ist erwünscht, um eine Lichtemission mit λ≃1,06 µm zu erhalten, was elektrolumineszierenden Elementen für die optische Fernmeldung entspricht, von denen eine optische Faser und eine elektrolumineszierende Anordnung einen integrierenden Teil bilden.
Die Struktur nach Fig. 2 wird durch Epitaxie aus der flüssigen Phase in einem Gefäß mit mehreren Abteilen bearbeitet.
Die Epitaxie wird bei einer Temperatur von 780°C für die epitaktische Schicht 101 eingesetzt. Für die drei epitaktischen Zwischenschichten 10, 20-30 aus GaAs1-x Sb x werden die Ablagerungen bei Temperaturen von 772°C, 768°C bzw. 764°C auf übliche Weise aus Flüssigkeitslösungen von GaAs und von GaSb durchgeführt, wobei der Sb-Gehalt auf die vorgeschriebene Weise von einem Abteil zum andern zunimmt, was für die erste epitaktische Schicht 10 auf die Einführung von 1,3% Sb in die Lösung und für die zweite und die dritte epitaktische Schicht 20 bzw. 30 auf weitere Zusätze von 2,5% bzw. 3,9% hinauskommt, wobei die beiden letzteren Werte mit einem Koeffizienten α für die relative Zunahme der Abmessung des Kristallgitters von 0,10 · 10-2 korrelieren. Was die Schicht 210 anbelangt, diese wird bei einer Temperatur von 760°C aus einer Flüssigkeitslösung niedergeschlagen, die aus Gallium, Antimon, Aluminium und Galliumarsenid mit einem weiteren Zusatz von 4,3% Sb in bezug auf die die Erhaltung der epitaktischen Schicht 30 gestattende Flüssigkeitslösung besteht, was einem Koeffizienten a mit einem Wert von 0,085 · 10-2 entspricht. Für die Schichten 220 und 230 betragen schließlich die Ablagerungstemperaturen 756°C bzw. 754°C.
Eine Diode der eben beschriebenen Art weist interressante Merkmale für das Arbeiten mit Wellenlängen von ≃1,06 µm auf, bei denen sie aussendet; dies im Zusammenhang mit der sehr hohen Güte der epitaktischen Zwischenschichten 10, 20 und 30, die zu ihrer Bildung beigetragen haben.
Die pro injizierte Stromeinheit emittierte Lichtleistung beträgt etwa 3 mW/A. Andererseits liegt die Strahlung in der Nähe von 1 W · cm-2 · sr-1 bei einer injizierten Stromeinheit von 1000 A/cm-2.
Diese Werte liegen in der Nähe der Werte, die mit auf übliche Weise hergestellten Dioden aus GaAs erhalten werden. Es sei aber bemerkt, daß die Emissionswellenlänge von 1,06 µm erheblich höher als die von Dioden aus GaAs ist und den günstigsten Kopplungsbedingungen mit optischen Fasern entspricht; mit Dioden aus GaAs sind die Verluste durch Absorption und Dispersion in den optischen Fasern größer als mit Dioden der oben beispielsweise beschriebenen Art.
Die Erfindung kann auch angewendet werden bei der Herstellung von Halbleiteranordnungen, optisch elektronischen Anordnungen oder anderen Anordnungen mit Materialkombinationen, wie insbesondere GaAsP/GaP, GaInAs/GaAs, InAsSb, InAs, für die derselbe schrittweise Vorgang beim Anwachsen angewandt werden kann.
Außer auf die Bearbeitung ternärer oder quaternärer Verbindungen der Gruppe III-V bezieht, läßt sich die Erfindung auch auf andere Verbindungen, insbesondere der II-VI-Gruppe, anwenden.

Claims (9)

1. Verfahren zur epitaktischen Herstellung einer Halbleiteranordnung mit Mehrschichtenstruktur, die von einem Substrat aus einem Halbleitermaterial aus, zu der oberen oder wirksamen Fläche, in deren Nähe ein pn-Übergang liegt, mit zunächst einer epitaktischen Schicht (einer sogenannten Verbindungsschicht) mit einer mit der des Substrats praktisch identischen chemischen Zusammensetzung und dann mit einer Vielzahl aufeinanderfolgender epitaktischer Schichten (als epitaktische Zwischenschichten bezeichnet) versehen ist, wobei die erste dieser epitaktischen Schichten diejenige Schicht ist, die dem Substrat am nächsten liegt, und wobei auf diesen epitaktischen Zwischenschichten mindestens eine Halbleiterschicht liegt, wobei die genannten epitaktischen Zwischenschichten und die genannte Halbleiterschicht chemisch durch Elemente gebildet werden, die in der Formel des Materials des genanntenSubstrats vorhanden sind, wobei mindestens ein zusätzliches Element vorhanden ist und die Menge dieses zusätzlichen Elements in jeder epitaktischen Zwischenschicht zunimmt, je nachdem die Entfernung von dem Substrat größer wird, wobei die Abmessung des Kristallgitters des Materials des genannten Substrats kleiner als die Abmessungen der Kristallgitter der Materialien der genannten ersten epitaktischen Schichten und der aufeinanderfolgenden epitaktischen Schichten und der genannten Halbleiterschicht ist, dadurch gekennzeichnet, daß die relative Zunahme der Abmessung des Kristallgitters des Materials der genannten ersten epitaktischen Zwischenschicht in bezug auf die des Kristallgitters des Materials des genannten Substrats geringer als 0,12 · 10-2 gewählt ist, und daß die relative Zunahme der Abmessung a n des Kristallgitters des Materials einer epitaktischen Zwischenschicht mit der Rangnummer n in bezug auf die Abmessung (a n-1) des Kristallgitters des Materials der epitaktischen Zwischenschicht mit der Rangnummer n-1, die ihr, vom Substrat her gerechnet, vorangeht, derart gewählt ist, daß sie dem Produkt α · n gleich ist, wobei α ein Koeffizient zwischen 0,06 · 10-2 und 0,16 · 10-2 ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Koeffizient α für die Bearbeitung sämtlicher epitaktischen Zwischenschichten, von der epitaktischen Schicht mit der Rangnummer 2 her, gleich gewählt ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Koeffizient α für die Bearbeitung mindestens zweier epitaktischer Zwischenschichten, von der epitaktischen Zwischenschicht mit der Rangnummer 2 her, verschieden gewählt ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zusammensetzung der genannten Halbleiterschicht von der der epitaktischen Zwischenschicht, auf der sie liegt, in bezug auf das genannte zusätzliche Element verschieden ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die relative Zunahme der Abmessung des Kristallgitters der genannten Halbleiterschicht in bezug auf die der genannten epitaktischen Zwischenschicht, auf der sie legt, gleich dem Produkt ist von α und die Rangnummer plus 1 der genannten epitaktischen Zwischenschicht.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die epitaktischen Zwischenschichten mit einer Mindestdicke von 3 µm gebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Substrat eine binäre Verbindung verwendet wird, daß die epitaktischen Zwischenschichten und die Halbleiterschicht aus zusammengesetzten, mindestens ternären Materialien gebildet werden, wobei alle Materialien zu den III-V- oder den II-VI-Verbindungen gehören.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als Substrat eine binäre Verbindung verwendet wird, die aus den Materialien GaAs, GaP und InAs gewählt ist, und daß mindestens eine der Zwischenschichten aus einer Verbindung gebildet wird, die aus GaInAs und GaAsSb gewählt ist, wenn das genannte Substrat aus GaAs besteht, während diese Schicht bei einem aus GaP bestehenden Substrat aus GaAsP und bei einem aus InAs bestehenden Substrat aus InAsSb gebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß eine elektrolumineszierende Diode durch Epitaxie aus der flüssigen Phase hergestellt und von ihrer Grundfläche, die aus einem GaAs-Substrat besteht, zu der oberen Fläche mit zunächst einer epitaktischen Verbindungsschicht aus GaAs und dann mit drei epitaktischen Zwischenschichten aus GaAs1-x Sb x versehen wird, auf denen drei Halbleiterschichten liegen, von denen die erste aus Ga1-y Al y As1-x Sb x besteht, auf der die zweite Schicht aus GaAs1-x Sb x liegt, die ihrerseits von einer dritten Schicht aus Ga1-y Al y As1-x Sb x bedeckt ist.
DE19792934994 1978-09-08 1979-08-30 Verfahren zur epitaktischen herstellung einer halbleiteranordnung mit mehrschichtenstruktur und anwendung dieses verfahrens Granted DE2934994A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7825861A FR2435816A1 (fr) 1978-09-08 1978-09-08 Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede

Publications (2)

Publication Number Publication Date
DE2934994A1 DE2934994A1 (de) 1980-03-20
DE2934994C2 true DE2934994C2 (de) 1989-07-20

Family

ID=9212457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792934994 Granted DE2934994A1 (de) 1978-09-08 1979-08-30 Verfahren zur epitaktischen herstellung einer halbleiteranordnung mit mehrschichtenstruktur und anwendung dieses verfahrens

Country Status (7)

Country Link
US (1) US4274890A (de)
JP (1) JPS5538096A (de)
CA (1) CA1134060A (de)
DE (1) DE2934994A1 (de)
FR (1) FR2435816A1 (de)
GB (1) GB2030767B (de)
IT (1) IT1123552B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947020A1 (de) * 1999-09-30 2001-04-19 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319937A (en) * 1980-11-12 1982-03-16 University Of Illinois Foundation Homogeneous liquid phase epitaxial growth of heterojunction materials
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
JPH0650723B2 (ja) * 1984-10-17 1994-06-29 日本電気株式会社 エピタキシヤル成長方法
JPS61172381A (ja) * 1984-12-22 1986-08-04 Fujitsu Ltd ＩｎＰ系化合物半導体装置
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
IL78840A0 (en) * 1985-10-17 1986-09-30 Holobeam Lattice-graded epilayer
US5326716A (en) * 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
FR2595509B1 (fr) * 1986-03-07 1988-05-13 Thomson Csf Composant en materiau semiconducteur epitaxie sur un substrat a parametre de maille different et application a divers composants en semiconducteurs
JPH01117728A (ja) * 1987-10-30 1989-05-10 Masatoshi Shinozaki 根無しもやしの製造方法
GB2213634B (en) * 1987-12-08 1992-03-18 Third Generation Technology Li Photocathode structures
US5264070A (en) * 1990-10-09 1993-11-23 Motorola, Inc. Method of growth-orientation of a crystal on a device using an oriented seed layer
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
US8159791B2 (en) * 2008-02-06 2012-04-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having quantum well structure and a trapping layer for preventing charge carrier migration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982261A (en) * 1972-09-22 1976-09-21 Varian Associates Epitaxial indium-gallium-arsenide phosphide layer on lattice-matched indium-phosphide substrate and devices
US3958263A (en) * 1973-11-12 1976-05-18 Bell Telephone Laboratories, Incorporated Stress reduction in algaas-algaasp multilayer structures
US3962716A (en) * 1973-11-12 1976-06-08 Bell Telephone Laboratories, Incorporated Reduction of dislocations in multilayer structures of zinc-blend materials
US3963538A (en) * 1974-12-17 1976-06-15 International Business Machines Corporation Two stage heteroepitaxial deposition process for GaP/Si
US3995303A (en) * 1975-06-05 1976-11-30 Bell Telephone Laboratories, Incorporated Growth and operation of a step-graded ternary III-V heterojunction p-n diode photodetector
US4032951A (en) * 1976-04-13 1977-06-28 Bell Telephone Laboratories, Incorporated Growth of iii-v layers containing arsenic, antimony and phosphorus, and device uses
US4136350A (en) * 1977-07-14 1979-01-23 Bell Telephone Laboratories, Incorporated Epitaxial growth of dissimilar materials

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947020A1 (de) * 1999-09-30 2001-04-19 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz
DE19947020B4 (de) * 1999-09-30 2006-02-23 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren

Also Published As

Publication number Publication date
US4274890A (en) 1981-06-23
GB2030767A (en) 1980-04-10
DE2934994A1 (de) 1980-03-20
JPS5538096A (en) 1980-03-17
IT7925506A0 (it) 1979-09-05
JPS5745055B2 (de) 1982-09-25
CA1134060A (en) 1982-10-19
IT1123552B (it) 1986-04-30
FR2435816B1 (de) 1982-04-16
GB2030767B (en) 1983-03-02
FR2435816A1 (fr) 1980-04-04

Similar Documents

Publication Publication Date Title
DE2818261C2 (de) Verfahren zur Herstellung von Galliumarsenid-Solarzellen
DE60130461T2 (de) Halbleitervorrichtung aus einer gruppe iii-nitridverbindung
DE2934994C2 (de)
DE2453347C2 (de) Halbleitervorrichtung, insbesondere Halbleiterlaser
DE19905517B4 (de) Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
DE3635944A1 (de) Tandem-solarzelle
DE112011103244T5 (de) Mehrfachübergangssolarzelle mit schwachnitridischer Teilzelle, die eine graduierte Dotierung aufweist
DE2165006A1 (de) Halbleiterkörper mit aktivem Bereich
DE1222586B (de) Formierung von Halbleitern
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE2231926A1 (de) Verfahren zur herstellung von halbleitermaterial und zur herstellung von halbleitereinrichtungen
DE2715558A1 (de) Verfahren zur herstellung eines bauteils zur verwendung bei der halbleiterbauelementfertigung
DE2714945A1 (de) Optoelektronisches halbleiter- bauelement
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE2801292A1 (de) Halbleiterbauelement mit zweidimensionalem ladungstraegerfluss
DE2450162A1 (de) Verfahren zur herstellung eines halbleiterlaserelements
DE112012004230T5 (de) Mehrfachübergänge in einer Halbleitervorrichtung, die durch unterschiedliche Abscheidungstechniken ausgebildet ist
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE102013000882B3 (de) Halbleiterbauelement mit Härtepuffer und dessen Verwendung
DE2734203A1 (de) Hetero-uebergangslaser
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2507357C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112019006575T5 (de) Lichtemittierendes Halbleiterelement und Verfahren zur Herstellung eines lichtemittierenden Halbleiterelements
DE3932277C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee