DE1222586B - Formierung von Halbleitern - Google Patents

Formierung von Halbleitern

Info

Publication number
DE1222586B
DE1222586B DEJ19553A DEJ0019553A DE1222586B DE 1222586 B DE1222586 B DE 1222586B DE J19553 A DEJ19553 A DE J19553A DE J0019553 A DEJ0019553 A DE J0019553A DE 1222586 B DE1222586 B DE 1222586B
Authority
DE
Germany
Prior art keywords
temperature
heat treatment
tunnel effect
junction
esaki
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ19553A
Other languages
English (en)
Inventor
John Carter Marinace
Richard Frederick Rutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1222586B publication Critical patent/DE1222586B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B41/00—Obtaining germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/006—Apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/071—Heating, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. σ.:
HOIl
Deutschem.: 21g-11/02
Nummer: 1222 586
Aktenzeichen: J19553 VIII c/21 g
Anmeldetag: 9. März 1961
Auslegetag: 11. August 1966
Gegenstand des Hauptpatentes 1178 827 ist ein insbesondere für die Herstellung von Tunneldioden geeignetes Verfahren, welches sich zur Herstellung von abrupten PN-Übergängen der sogenannten epitaktischen Aufdampfungsmethode nach der thermischen Zersetzungs- oder Disproportionierungsreak-
2 GeI2 =?= Ge + Ge\
bedient. Bei diesem Verfahren wird ein Halbleitermaterial auf eine Einkristallunterlage in der Weise aufgebracht, daß die entstehende Schicht dieselbe Kristallstruktur und -orientierung wie die Unterlage besitzt.
Die dieser Aufdampftechnik eigenen Vorteile, insbesondere die Leichtigkeit der Herstellung von epitaktischen Schichten auf breiter Fläche und die Möglichkeit der Begrenzung der Abscheidung auf genau abgegrenzte Zonen durch entsprechendes Abdecken der Unterlage sind von besonderer Bedeutung für die Herstellung der Esaki-Diode.
Die Esaki- oder Tunneldiode ist eine Halbleiteranordnung, deren Halbleiterkörper bis zur Entartung mit Verunreinigungen dotierte Bereiche besitzt. Außerdem ist der PN-Übergang derart abrupt, daß der quantenmechanische Tunneleffekt auftritt. Die Strom-Spannungscharakteristik der Esaki-Diode hat in Durchlaßrichtung einen ersten und einen zweiten Bereich positiven Widerstandes, welche durch einen Übergangsbereich negativen Widerstandes getrennt sind. Dieser Bereich negativen Widerstandes ist wichtig für Anwendungen bei Verstärkern, logischen Schaltungen und Speichern. Der Spitzenstrom einer Esaki-Diode ist der höchste Wert, den der Strom im ersten Bereich positiven Widerstandes erreicht, und der Minimalstrom ist der niedrigste Stromwert im zweiten Bereich positiven Widerstandes.
Die obenerwähnte Aufdampftechnik ist in letzter Zeit im Erfolg auf die Herstellung von Esaki-Dioden erweitert worden. Bei der Herstellung dieser Bauelemente brauchen nach Bildung einer epitaktischen Schicht auf der Unterlage nur ohmsche Kontakte an jede Schicht des PN-Überganges angelötet oder bei niedriger Temperatur anlegiert zu werden. Normalerweise ist bisher bei diesem Verfahrensschritt die geringstmÖgliche Wärmemenge verwendet worden, da bei legierten Esaki-Dioden durch längere Zeit- und Temperaturzyklen das Verhältnis von Spitzen- zu Minimalströmen verkleinert wird.
Es wurde nun festgestellt, daß man bei durch Aufdampfen hergestellten Esaki-Dioden teilweise größere Verhältnisse von Spitzen- zu Minimalstrom erFormierung von Halbleitern
Zusatz zum Patent: 1178 827
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
20
John Carter Marinace, Yorktown Heights, N. Y.; Richard Frederick Rutz, Cold Spring, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 13. Juni 1960 (35 804) --
hält, was für viele praktische Zwecke erwünscht ist und einer Verbesserung der Diodeneigenschaften entspricht. Die genannten Verbesserungen werden dadurch erzielt, daß der Übergang unmittelbar nach semer Erzeugung aus der Dampfphase zur Formierung einer Wärmebehandlung von 20 Sekunden bis Minute bei einer Temperatur zwischen 600 und 700° C unterworfen wird.
Die Untersuchung dieses unerwarteten Ergebnisses wurde fortgesetzt, und nachstehend ist ein Beispiel für einige in einer Versuchsfolge vorgenommene Messungen beschrieben.
Aufgabe der Erfindung ist demnach eine Verbesserung der Eigenschaften von Esaki-Dioden. Dies soll durch eine Vergrößerung des Verhältnisses von Spitzen- zu Minimalstrom mit Hilfe einer Art Formierung erreicht werden, die im wesentlichen auf einer Temperaturbehandlung beruht. Auch soll eine kleine Kapazität bei hohem Spitzenstrom erreicht werden. Weitere Einzelheiten ergeben sich aus der Beschreibung sowie aus den nachstehend aufgeführten Zeichnungen.
609 609/291
Fig. 1 ist ein Arbeitsflußdiagramm, das mehrere Möglichkeiten zur Durchführung des erfindungsgemäßen Verfahrens darstellt;
F i g. 2 stellt die Strom-Spannungs-Charakteristik einer typischen Esaki-Diode dar;
Fig. 3 ist eine Skizze eines Halbleiterkristalls, der einen PN-Übergang enthält, mit einer zugeordneten Darstellung der wirksamen Verunreinigungskonzentrationen.
In der F i g. 1 stellt das mit »Aufdampfung« bezeichnete Kästchen die nach der oben beschriebenen Technik ausgeführten Verfahrensschritte dar. In diesem wird ein Transportgas in einen Behälter eingeführt, in dem hochdotiertes Halbleitermaterial und ein Halbleiterkristall als Unterlage aus stark entgegengesetzt dotiertem Material in getrennten Zonen angeordnet sind, die auf verschiedene Temperaturen erhitzt werden. Das Ausgangsmaterial und das Transportgas reagieren miteinander und bilden eine dampfförmige Verbindung, die diffundiert und sich durch Konvektion zur kühleren Zone mit der Unterlage bewegt, wo durch Zersetzung freies Halbleitermaterial sich epitaktisch auf der Unterlage abscheidet. Der so gebildete PN-Übergang weist wegen der hohen Dotierung den quantenmechanischen Tunneleffekt auf. Eine Veranschaulichung der Strom-Spannungs-Charakteristik eines solchen PN-Übergangs ist in Fig. 2 enthalten.
Nach der Aufdampfung wird der PN-Übergang auf eine der in F i g. 1 dargestellten Weisen einer Wärmebehandlung unterzogen. Der PN-Übergang wird entweder zuerst eine bestimmte Zeitlang auf eine definierte hohe Temperatur erhitzt, und dann werden Kontakte nach dem üblichen Legierungsverfahren mit niedriger Temperatur angebracht, oder das Anlegieren der Kontakte erfolgt bei hoher Temperatur, so daß gleichzeitig die vorteilhafte Wärmebehandlung bewirkt wird. In beiden Fällen läßt sich der erforderliche Zeit-Temperatur-Zyklus empirisch genau feststellen.
Die Fig. 2 zeigt eine Strom-Spannungs-Charakteristik 2 (in gestrichelten Linien), die durch Vergleich mit Kurve 1 das verbesserte Verhältnis von Spitzenzu Minimalstrom darstellt, das sich durch die erfindungsgemäße Wärmebehandlung erreichen läßt.
Die genauen Vorgänge, die zu den genannten Verbesserungen der Esaki-Dioden führen, sind noch nicht vollständig ergründet worden. Es wird ange-. nommen, daß Mangel im Gitter an der Zwischenfläche eine geringere wirksame Konzentration der Verunreinigungen in einem an die Zwischenfläche
ίο angrenzenden Bereich bewirken, d. h., daß infolge von kristallographischen Defekten die Wirkung der vorhandenen Verunreinigungen verringert und daher der Tunneleffekt beeinträchtigt wird.
Diese hypothetische Erscheinung ist in der Fig. 3 graphisch dargestellt, und zwar zeigt dort die Kurve 3 die Störstellenkonzentration quer zur Fläche des PN-Übergangs. ND stellt die Konzentration von Donatorstörstellen dar und NA die Konzentration von Akzeptorstörstellen. Im" die Unterlage bildenden
ao P-Bereich5 herrschen die Akzeptorstörstellen vor,
. so daß die Kurven unterhalb der Achse gezeigt sind. Wie weiter aus der F i g. 3 hervorgeht, zeigt die Kurve 3 einen steilen Abfall in der Störstellenkonzentration im ganzen Bereich? angrenzend an den PN-Übergang 8 im aufgebrächten N-Bereich 6 als Folge der oben angedeuteten Gitterstörungen. Wenn jedoch dieser PN-Übergang mit Wärme behandelt wird, wird angenommen, daß die Störungen »ausgeglüht« werden, wobei dann die vorhandenen Verunreinigungen für den Tunneleffekt eine größere Wirksamkeit erlangen. Diese größere Wirksamkeit wird durch die Kurve 4 in der F i g. 3 veranschaulicht, die im Bereich 7 eine höhere Störstellenkonzentration als die durch die Kurve 3 dargestellte zeigt.
In einer Versuchsfolge, die den Zweck hatte, das unerwartete Ergebnis höherer Verhältnisse von Spitzen- zu Minimalstrom zu erforschen, wurden Gruppen von aufgedampften Germanium-PN-Ubergangselementen verschieden lange bei 665° C mit Wärme behandelt. Die so erhaltenen Werte der wichtigsten Parameter sind in der folgenden Tabelle dargestellt:
Wirkung der Wärmebehandlung auf im Dampf gezüchtete Esaki-Dioden
/„ [Amp.]
Fläche [cm2]
Fläche [cm2]
Ohne Wärmebehandlung
20 Sekunden bei 665° C
1 Minute bei 665° C
10 Minuten bei 665° C
*) Geschätzte Werte.
Es ist klar, daß die oben angegebenen Temperaturen und Zeitabschnitte nur als Beispiele dienen und daß diese Faktoren individuell veränderbar sind, da die gewünschten Wirkungen erst durch die Kombination von Zeitdauer und Temperatur erreicht werden.
Das hier beschriebene Verfahren ist auch auf Esaki-Dioden anwendbar, die aus anderen Halbleiter-Stoffen als Germanium bestehen. Zum Beispiel wurde in einer anderen Versuchsfolge Germanium epitaktisch auf eine Unterlage aus Galliumarsenid aufgebracht, und der so entstandene PN-Übergang wurde einer Wärmebehandlung unterworfen. Dabei wurden 3/2
5/2
900
1500
1000
200
9*)
4,5
7*)
2
0,01*)
0,003
0,007*)
0,01
ähnliche Resultate wie die oben durch die Tabelle dargestellten erhalten.
Ein praktisches Ergebnis des Verfahrens nach der Erfindung besteht auch darin, daß durch die Wärmebehandlung die Anlegung weniger strenger Maßstäbe an die Oberflächenbeschaffenheit der Unterlage für das Aufdampfen guter PN-Übergänge mit Tunneleffekt ermöglicht wird.

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung von abrupten PN-Übergängen mit quantenmechanischem Tunneleffekt in einem mit mehreren einstellbaren
Temperaturzonen eingerichteten Reaktionsgefäß, in welchem dotiertes Ausgangshalbleitermaterial in einer seiner Temperaturzonen verdampft und unter Verwendung eines Transportgases auf einer Halbleiterunterlage niedergeschlagen wird, während eine der Niederschlagstemperaturzone benachbarte Temperaturzone als Absaugzone betrieben wird, nach Patent 1178 827, dadurch gekennzeichnet, daß der Übergang zur Verbesserung des Tunneleffekts unmittelbar nach seiner Erzeugung aus der Dampfphase zur Formierung einer Wärmebehandlung von 20 Sekunden bis 1 Minute bei einer Temperatur zwischen 600 und 700° C unterworfen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die formierende Wärmebehandlung während der Anlegierung der ohmschen Kontakte erfolgt.
Hierzu 1 Blatt Zeichnungen
DEJ19553A 1959-05-28 1961-03-09 Formierung von Halbleitern Pending DE1222586B (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US816572A US3047438A (en) 1959-05-28 1959-05-28 Epitaxial semiconductor deposition and apparatus
US816573A US3000768A (en) 1959-05-28 1959-05-28 Semiconductor device with controlled zone thickness
US863318A US3014820A (en) 1959-05-28 1959-12-31 Vapor grown semiconductor device
US35804A US3100166A (en) 1959-05-28 1960-06-13 Formation of semiconductor devices

Publications (1)

Publication Number Publication Date
DE1222586B true DE1222586B (de) 1966-08-11

Family

ID=27488329

Family Applications (3)

Application Number Title Priority Date Filing Date
DEJ18210A Pending DE1146982B (de) 1959-05-28 1960-05-28 Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren
DEJ18778A Pending DE1178827B (de) 1959-05-28 1960-09-28 Verfahren zur Herstellung von Halbleiterkoerpern fuer Halbleiterbauelemente durch pyrolytische Zersetzung einer Halbleiterverbindung
DEJ19553A Pending DE1222586B (de) 1959-05-28 1961-03-09 Formierung von Halbleitern

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DEJ18210A Pending DE1146982B (de) 1959-05-28 1960-05-28 Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren
DEJ18778A Pending DE1178827B (de) 1959-05-28 1960-09-28 Verfahren zur Herstellung von Halbleiterkoerpern fuer Halbleiterbauelemente durch pyrolytische Zersetzung einer Halbleiterverbindung

Country Status (4)

Country Link
US (4) US3000768A (de)
DE (3) DE1146982B (de)
GB (4) GB916887A (de)
NL (4) NL133151C (de)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL265823A (de) * 1960-06-13
NL268758A (de) * 1960-09-20
DE1498891A1 (de) * 1960-12-06 1969-02-06 Siemens Ag Verfahren zur Bestimmung der Konzentration von aktiven Verunreinigungen in einer zur Darstellung eines halbleitenden Elements geeigneten Verbindung
NL275516A (de) * 1961-03-02
NL273326A (de) * 1961-04-14
US3210624A (en) * 1961-04-24 1965-10-05 Monsanto Co Article having a silicon carbide substrate with an epitaxial layer of boron phosphide
NL265122A (de) * 1961-05-24
DE1137807B (de) * 1961-06-09 1962-10-11 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
US3172792A (en) * 1961-07-05 1965-03-09 Epitaxial deposition in a vacuum onto semiconductor wafers through an in- teracttgn between the wafer and the support material
FR1303635A (fr) * 1961-08-04 1962-09-14 Csf Procédé de fabrication de dispositifs à semi-conducteur
US3219891A (en) * 1961-09-18 1965-11-23 Merck & Co Inc Semiconductor diode device for providing a constant voltage
NL283619A (de) * 1961-10-06
US3237062A (en) * 1961-10-20 1966-02-22 Westinghouse Electric Corp Monolithic semiconductor devices
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3200018A (en) * 1962-01-29 1965-08-10 Hughes Aircraft Co Controlled epitaxial crystal growth by focusing electromagnetic radiation
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
US3213827A (en) * 1962-03-13 1965-10-26 Union Carbide Corp Apparatus for gas plating bulk material to metallize the same
US3178798A (en) * 1962-05-09 1965-04-20 Ibm Vapor deposition process wherein the vapor contains both donor and acceptor impurities
NL294124A (de) * 1962-06-18
US3234058A (en) * 1962-06-27 1966-02-08 Ibm Method of forming an integral masking fixture by epitaxial growth
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
NL296876A (de) * 1962-08-23
US3399072A (en) * 1963-03-04 1968-08-27 North American Rockwell Magnetic materials
US3316130A (en) * 1963-05-07 1967-04-25 Gen Electric Epitaxial growth of semiconductor devices
US3317801A (en) * 1963-06-19 1967-05-02 Jr Freeman D Shepherd Tunneling enhanced transistor
US3316131A (en) * 1963-08-15 1967-04-25 Texas Instruments Inc Method of producing a field-effect transistor
US3206339A (en) * 1963-09-30 1965-09-14 Philco Corp Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites
US3278347A (en) * 1963-11-26 1966-10-11 Int Rectifier Corp High voltage semiconductor device
US3290188A (en) * 1964-01-10 1966-12-06 Hoffman Electronics Corp Epitaxial alloy semiconductor devices and process for making them
US3797102A (en) * 1964-04-30 1974-03-19 Motorola Inc Method of making semiconductor devices
US3502516A (en) * 1964-11-06 1970-03-24 Siemens Ag Method for producing pure semiconductor material for electronic purposes
US3332143A (en) * 1964-12-28 1967-07-25 Gen Electric Semiconductor devices with epitaxial contour
US3409482A (en) * 1964-12-30 1968-11-05 Sprague Electric Co Method of making a transistor with a very thin diffused base and an epitaxially grown emitter
US3793712A (en) * 1965-02-26 1974-02-26 Texas Instruments Inc Method of forming circuit components within a substrate
DE1297586B (de) * 1965-04-20 1969-06-19 Halbleiterwerk Frankfurt Oder Verfahren zur Herstellung epitaktischer Halbleiterschichten mit Hilfe einer chemischen Transportreaktion
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3322581A (en) * 1965-10-24 1967-05-30 Texas Instruments Inc Fabrication of a metal base transistor
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
GB1094457A (en) * 1965-11-27 1967-12-13 Ferranti Ltd Improvements relating to the manufacture of thermo-electric generators
US3473976A (en) * 1966-03-31 1969-10-21 Ibm Carrier lifetime killer doping process for semiconductor structures and the product formed thereby
US3453154A (en) * 1966-06-17 1969-07-01 Globe Union Inc Process for establishing low zener breakdown voltages in semiconductor regulators
US3446659A (en) * 1966-09-16 1969-05-27 Texas Instruments Inc Apparatus and process for growing noncontaminated thermal oxide on silicon
US3421933A (en) * 1966-12-14 1969-01-14 North American Rockwell Spinel ferrite epitaxial composite
US3524776A (en) * 1967-01-30 1970-08-18 Corning Glass Works Process for coating silicon wafers
US3470038A (en) * 1967-02-17 1969-09-30 Bell Telephone Labor Inc Electroluminescent p-n junction device and preparation thereof
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
DE1900116C3 (de) * 1969-01-02 1978-10-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen hxxochreiner, aus Silicium bestehender einkristalliner Schichten
US3836408A (en) * 1970-12-21 1974-09-17 Hitachi Ltd Production of epitaxial films of semiconductor compound material
FR2133498B1 (de) * 1971-04-15 1977-06-03 Labo Electronique Physique
US3805736A (en) * 1971-12-27 1974-04-23 Ibm Apparatus for diffusion limited mass transport
JPS5137915B2 (de) * 1973-10-19 1976-10-19
US4047496A (en) * 1974-05-31 1977-09-13 Applied Materials, Inc. Epitaxial radiation heated reactor
US4081313A (en) * 1975-01-24 1978-03-28 Applied Materials, Inc. Process for preparing semiconductor wafers with substantially no crystallographic slip
JPS5814644B2 (ja) * 1975-05-14 1983-03-22 松下電器産業株式会社 ヒカリデンソウロノセイゾウホウホウ
US4053350A (en) * 1975-07-11 1977-10-11 Rca Corporation Methods of defining regions of crystalline material of the group iii-v compounds
US4048955A (en) * 1975-09-02 1977-09-20 Texas Instruments Incorporated Continuous chemical vapor deposition reactor
US4115163A (en) * 1976-01-08 1978-09-19 Yulia Ivanovna Gorina Method of growing epitaxial semiconductor films utilizing radiant heating
US4063529A (en) * 1977-04-19 1977-12-20 Ellin Petrovich Bochkarev Device for epitaxial growing of semiconductor periodic structures from gas phase
US4275094A (en) * 1977-10-31 1981-06-23 Fujitsu Limited Process for high pressure oxidation of silicon
US4421592A (en) * 1981-05-22 1983-12-20 United Technologies Corporation Plasma enhanced deposition of semiconductors
US4609424A (en) * 1981-05-22 1986-09-02 United Technologies Corporation Plasma enhanced deposition of semiconductors
JPS60116778A (ja) * 1983-11-23 1985-06-24 ジエミニ　リサーチ，インコーポレイテツド 化学蒸着方法及び装置
US4698486A (en) * 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
US4649261A (en) * 1984-02-28 1987-03-10 Tamarack Scientific Co., Inc. Apparatus for heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
GB2196019A (en) * 1986-10-07 1988-04-20 Cambridge Instr Ltd Metalorganic chemical vapour deposition
US5259883A (en) * 1988-02-16 1993-11-09 Kabushiki Kaisha Toshiba Method of thermally processing semiconductor wafers and an apparatus therefor
JPH0897159A (ja) * 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
DE10128091C1 (de) * 2001-06-11 2002-10-02 Applied Films Gmbh & Co Kg Vorrichtung für die Beschichtung eines flächigen Substrats
WO2003060447A1 (en) 2001-12-26 2003-07-24 Vortek Industries Ltd. Temperature measurement and heat-treating methods and systems
KR101163682B1 (ko) 2002-12-20 2012-07-09 맷슨 테크날러지 캐나다 인코퍼레이티드 피가공물 지지 장치
JP5630935B2 (ja) 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
JP5967859B2 (ja) 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
KR20090035869A (ko) * 2007-10-08 2009-04-13 삼성전자주식회사 유기 반도체 소자
KR101610269B1 (ko) 2008-05-16 2016-04-07 맷슨 테크놀로지, 인크. 워크피스 파손 방지 방법 및 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL47563C (de) * 1936-03-30
US2438892A (en) * 1943-07-28 1948-04-06 Bell Telephone Labor Inc Electrical translating materials and devices and methods of making them
DE883784C (de) * 1949-04-06 1953-06-03 Sueddeutsche App Fabrik G M B Verfahren zur Herstellung von Flaechengleichrichtern und Kristallverstaerkerschichten aus Elementen
US2602033A (en) * 1950-01-18 1952-07-01 Bell Telephone Labor Inc Carbonyl process
BE502229A (de) * 1950-03-31
BE509317A (de) * 1951-03-07 1900-01-01
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same
US2763581A (en) * 1952-11-25 1956-09-18 Raytheon Mfg Co Process of making p-n junction crystals
BE529698A (de) * 1953-06-19
DE960268C (de) * 1953-09-20 1957-03-21 Siemens Ag Verfahren zum verarmungsverhindernden Schmelzen von Verbindungen mit wesentlich verschiedenen Partialdampfdrucken ueber der Schmelze
GB745698A (en) * 1953-09-25 1956-02-29 Standard Telephones Cables Ltd Improvements in or relating to methods of producing silicon of high purity
US2846346A (en) * 1954-03-26 1958-08-05 Philco Corp Semiconductor device
US2900584A (en) * 1954-06-16 1959-08-18 Motorola Inc Transistor method and product
DE1029803B (de) * 1954-09-18 1958-05-14 Siemens Ag Verfahren zur Herstellung einer Verbindung oder einer Legierung in kristalliner Form durch Zusammen-schmelzen der Komponenten in einem abgeschlossenen System
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices
US2885609A (en) * 1955-01-31 1959-05-05 Philco Corp Semiconductive device and method for the fabrication thereof
US2845374A (en) * 1955-05-23 1958-07-29 Texas Instruments Inc Semiconductor unit and method of making same
FR1131213A (fr) * 1955-09-09 1957-02-19 Csf Procédé et appareil de contrôle de l'épaisseur d'un échantillon de semi-conducteur au cours d'une attaque électrolytique
US2766144A (en) * 1955-10-31 1956-10-09 Lidow Eric Photocell
NL105577C (de) * 1955-11-04
DE1029485B (de) * 1956-08-27 1958-05-08 Telefunken Gmbh Verfahren zum Anbringen eines Zuleitungsdrahtes an der Oberflaeche eines halbleitenden Koerpers
US2898248A (en) * 1957-05-15 1959-08-04 Ibm Method of fabricating germanium bodies

Also Published As

Publication number Publication date
GB974750A (en) 1964-11-11
DE1146982B (de) 1963-04-11
GB916888A (en) 1963-01-30
US3014820A (en) 1961-12-26
US3047438A (en) 1962-07-31
US3100166A (en) 1963-08-06
NL133151C (de) 1900-01-01
GB891572A (en) 1962-03-14
DE1178827B (de) 1964-10-01
NL256300A (de) 1900-01-01
GB916887A (en) 1963-01-30
US3000768A (en) 1961-09-19
NL251614A (de) 1900-01-01
NL262369A (de) 1900-01-01

Similar Documents

Publication Publication Date Title
DE1222586B (de) Formierung von Halbleitern
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE2231926A1 (de) Verfahren zur herstellung von halbleitermaterial und zur herstellung von halbleitereinrichtungen
DE112006002430B4 (de) Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2422621A1 (de) Halbleiteranordnung vom iii-v-typ mit ohmschen kontakten und verfahren zur herstellung dieser kontakte
DE112014004744T5 (de) n-Aluminiumnitrid-Einkristallsubstrat und vertikales Nitrid-Halbleiterbauelement
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE1034776B (de) Diffusionsverfahren fuer leitungstypbestimmende Verunreinigungen in Halbleiteroberflaechen
DE2934994C2 (de)
DE1194062C2 (de) Verfahren zur Herstellung von Halbleiterkoerpern fuer Halbleiterbauelemente, insbesondere von Halbleiterkoerpern mit abgestufter Verunreinigungsverteilung
DE2030367C3 (de) Verfahren zur Herstellung einer epitaktisch aus einer A tief III B tief V -Verbindung gewachsenen Schicht
DE2419142A1 (de) Verfahren zum aufwachsen einer halbleiterschicht aus der dampfphase
DE2734203A1 (de) Hetero-uebergangslaser
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1131808B (de) Verfahren zum Herstellen von n-leitenden Halbleiterkoerpern von Transistoren od. dgl. aus Elementen der IV. Gruppe des Periodischen Systems, insbesondere Germanium oder Silizium
DE2244992B2 (de) Verfahren zum herstellen homogen dotierter zonen in halbleiterbauelementen
DE1444430B2 (de) Verfahren zum epitaktischen aufwachsen von halbleitermaterial auf eine einkristalline halbleiterunterlage
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1544204B2 (de) Verfahren zum Herstellen einer auf ein Halbleitersubstrat aufgedampften Halbleiterschicht