DE2030367C3 - Verfahren zur Herstellung einer epitaktisch aus einer A tief III B tief V -Verbindung gewachsenen Schicht - Google Patents
Verfahren zur Herstellung einer epitaktisch aus einer A tief III B tief V -Verbindung gewachsenen SchichtInfo
- Publication number
- DE2030367C3 DE2030367C3 DE2030367A DE2030367A DE2030367C3 DE 2030367 C3 DE2030367 C3 DE 2030367C3 DE 2030367 A DE2030367 A DE 2030367A DE 2030367 A DE2030367 A DE 2030367A DE 2030367 C3 DE2030367 C3 DE 2030367C3
- Authority
- DE
- Germany
- Prior art keywords
- temperature
- type
- layer
- cooling
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
- C30B19/08—Heating of the reaction chamber or the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
- C30B19/10—Controlling or regulating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/915—Amphoteric doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Led Devices (AREA)
Description
Lichtkommunikationssystemen, Lichtcomputern und 30 Festkörperbildwandlern befaßt, werden lichtemittie-
Die Erfindung bezieht sich auf ein Verfahren zur rende Dioden mit negativem Widerstand verwendet.
Herstellung einer epitaktisch auf einer einkristallinen Diese sind im allgemeinen aus Halbleitermaterialien,
Unterlage aus einer AmBv-Verbindung gewachsenen die einen hohen Energieabstand der Leitfähigkeits-Schicht
aus einer ebensolchen AmBv-Verbindung, bänder aufweisen, in Form von Mehrschichtenstrukdie
einen pn-übergang enthält, durch Abkühlen einer 35 türen, wie etwa Drei-Schichten-Strukturen und Vierauf
die Unterlage aufgebrachten, schmelzflüssigen Schichten-Strukturen hergestellt. Beim herkömm-Lösung
aus der AinBv-Verbindung, einem Dotierstoff liehen Verfahren aus der flüssigen Phase kann man
aus Silicium, Germanium oder Zinn und einem Lö- jedoch bestenfalls zwei Schichten aufwachsen lassen,
sungsmittel. während die Herstellung von Mehrschichtenstruktu-
Ein derartiges Verfahren ist bereits bekannt. Die 40 ren schwierig ist. Für den Fall der Herstellung eines
Epitaxie aus der flüssigen Phase wird z. B. bei der Vier-Schichten-Elements ist es nötig, mindestens zwei
Herstellung von Silicium dotierten lichtemittierenden Wachstumsoperationen vorzunehmen, wodurch der
GaAs-Dioden angewendet. Zur Herstellung derarti- Prozeß sehr schwierig wird. Für praktische Zwecke ist
ger Dioden wird ein elektrischer Ofen mit einem die Herstellung einer lichtemittiorenden Diode nega-Quarz-
oder Graphitschiffchen verwendet. An einem 45 tiven Widerstandes von dem Mehr-Schichtentyp nicht
Ende des Schiffchens wird eine GaAs-Scheibe ange- möglich, da die Wachstumsschichten extrem dünne
ordnet und am anderen Ende Gallium als Lösungs- Schichten sind und diese Schichten während der £wei»
mittel, ein GaAs-Vorrat und das Silicium eingebracht. ten Operation dem Einfluß hoher Temperatur ausge-Wenn
die Temperatur einen vorbestimmten Wert er- setzt sind.
reicht hat, wird der Ofen gekippt, und die Schmelze 50 Femer können mit dem Herstellungsprozeß aus
kommt in Kontakt mit der Scheibe. Die vorgeschrie- der flüssigen Phase theoretisch GaAs-Transistoren
bene Temperatur wird dann über einige Minuten hergestellt werden; die erhaltenen Transistoren sind
aufrechterhalten. Anschließend erfolgt Abkühlung jedoch auf den pnp-Typ begrenzt. In einem npnmit
einer vorbestimmten Temperaturabnahme- Transistor ist die Beweglichkeit der als Ladungsträger
geschwindigkeit. Es ist allgemein bekannt, daß 55 dienenden Elektronen größer als die der Löcher. Das
Elemente der IV. Gruppe als amphotere Dotierstoffe bedeutet, daß die npn-Transistoren ausgezeichnete
für halbleitende AmBv-Verbindungen wirken und Eigenschaften bei hohen Frequenzen aufweisen. Die
während des epitaktischen Wachstums aus der flüs- Herstellung solcher npn-Transistoren mit dem hersigen
Phase bei einer bestimmten Temperatur, die im kömnilichen Verfahren des epitaxialen Wachstums
folgenden als Übergangstemperatur bezeichnet wird, 60 aus der flüssigen Phase ist jedoch nicht möglich,
von einem Donatorverhalten zu einem Akzeptor- Die Aufgabe der vorliegenden Erfindung ist es, das
von einem Donatorverhalten zu einem Akzeptor- Die Aufgabe der vorliegenden Erfindung ist es, das
verhalten übergehen. Im Falle von siliciumdotiertem Verfahren der eingangs genannten Art so auszubil-GaAs
neigt Silicium bei hohem Arsendampfdruck den, uaß zwecks Bildung von pn-Übergängen in beihohe
Temperatur) dazu, die Gitterplätze des GaIH- liebiger Reihenfolge p-Schichten und η-Schichten erciums
einzunehmen, so daß eine η-Schicht aufwächst, 65 halten werden können.
und bei niedrigem Arsendampfdruck (niedrige Tem- Diese Aufgabe wird erfindungsgemäß dadurch ge-
peratur) neigt das Silicium zum Einnehmen der löst, daß während des Abkühlens die Temperaturab-Arsen-Gitterplätze,
so daß eine p-Schicht aufwächst. nahmegeschwindigke.t je nach Art des gewünschten
katfähigkeitstyps der Schicht geändert wird, und temperatur in Abhängigkeit von der Temperaturab-
^war innerhalb emes Bereiches von 0,1 bis zu 10° C/ nahmegeschwindigkeit variiert. Das bedeutet, daß der
min, wobei sie zur Bildung der p-Schicht klein und Arsen-Dampfdruck nicht nur durch die Temperatur
Bildung dern-Schicht groß gehalten wird. tür, sondern auch durch die Temperaturgeschwindig-
Ausfuhrungsbeispiele der Erfindung· werden nach- 5 keit gesteuert werden kann.
stehend an Hand der Zeichnungen näher beschrieben; Fig. 2 zeigt die Abhängigkeit zwischen der Tem-
jfl diesen zeigt peraturabnahmegeschwindigkeit Vc und der Über-
F i g. 1 eine schematische Darstellung einer Appa- gangstemperatur Tc. Folgende Versuchsbedingungen
ratur nt Ausführung des erfindungsgemäßen Ver- wurden eingehalten:
!ahrens, « lüg Gallium-Losung, 2,6 bis 3,2 g GaAs,
!ahrens, « lüg Gallium-Losung, 2,6 bis 3,2 g GaAs,
Fig. 2 em Diagramm, in dem die experimentell 20±0,5 mg Silicium-Dotierung und Kristallebene
erhaltenen Werte der Übergangstemperatur in Ab- (111)^4. Auf Grund dieser Experimente wurde empi-Jjängigkeit
von der Temperaturabnahmegeschwindig- risch folgende Formel gewonnen:
keit auf getragen sind, /,,cc imw „ί«\
keit auf getragen sind, /,,cc imw „ί«\
Fig.3 einProgramm des Temperaturablaufs im ,5 i'c = exp (115,5 · W/Tc-94,56).
Ofen für zwei Beispiele, Es wurde festgestellt, daß die in F i g. 2 gezeigten
Fig. 4 eine schematische Darstellung der mit HiUe Verhältnisse von verschiedenen Faktoren, wie etwa
der in F i g. 3 gezeigten Verfahrensschritte erzeugten der Substratkristallebene, die als Wachstumsfläche
Schichten, verwendet wird, von der Menge des Dotiermittels, der
Fig. 5 ein Programm des Temperaturablaufs im 20 Temperarurverteilung im Ofen und anderen Faktoren
Ofen für ein anderes Beispiel, abhängen und die Funktion in einem bestimmten
F i g. 6 das Programm des Temperaturablaufs im Temperaturabnahinegeschwindigkeitsbereich, d. h. in
Ofen für ein weiteres Beispiel, dem Bereich von 0,1 bis 10°C/min, eine fallende
Fig. 7 eine schematische Darstellung der nach Tendenz aufweist, wie es in Fig. 2 zu sehen ist Dardem
Verfahren in F i g. 6 gewachsenen Schichten, 25 aus ist auch ersichtlich, daß bei kleiner Temperatur-
F i g. 8 ein Programm des Temperaturablaufs im abnahmegeschwindigkeit eine Schicht vom p-Typ und
Ofen eines anderen Ausführungsbeispiels, bei hoher Temperaturabnahmegeschwindigkeit eine
F i g. 9 eine schematische Darstellung der nach den Schicht vom η-Typ wächst. Bei gleichbleibende!
Verfahrensschritten in Fig. 8 gewachsenen Schich- Temperaturabnahmegeschwindigkeit wächst zuersi
ten. 30 eine Schicht vom η-Typ und dann eine solche von
In F i g. 1 ist ein Ofen gezeigt, wie er für das Auf- p-Typ.
wachsen von η-Typ- und p-Typ-Halbleiterschichten Dies eigenartige Phänomen kann durch die fol·
verwendet wird. Gallium dient als Lösungsmittel für gende theoretische Erklärung verstanden werden:
die Materialien. Eine Schmelze 11 aus Gallium, GaAs- Es ist bekannt, daß Gitterleerstellen von Galliurr
die Materialien. Eine Schmelze 11 aus Gallium, GaAs- Es ist bekannt, daß Gitterleerstellen von Galliurr
Ausgangsmaterial und Silicium-Dotierungsmaterial 35 und Arsen häufig in GaAs-Gittern, die aus der flüs
wird für die Züchtung der epitaktischen GaAs- kigen Phase epitaktisch gewachsen sind, auftreten
Schichten vom p-Typ und η-Typ verwendet. Die Die Tendenz des Siliciums, die Galliumplätze odei
Schmelze 11 ist an einem Ende eines Graphitschiff- Arsenplätze im Gats-Gitter einzunehmen, hängt voi
chens 12 angeordnet und das GaAs-Subslrat 13 am der Arsen-Konzentration in der Zwischenfläche zwi
anderen Ende. Die Leitfähigkeit des Substrats 13 kann 40 sehen flüssiger und fester Phase während des Wachs
entweder vom p-Typ oder vom η-Typ sein, oder das tumsprozesses der festen Phase ab. Vergleicht mai
Substrat besitzt seine Eigenleitfähigkeit. Der rohr- nun den Fall größerer Temperaturabnahmegeschwin
förmige Ofen 14 ist um einen Winkel zur Horizon- digkeit(Kc) mit dem Fall kleiner Temperaturabnah
talen geneigt., so daß die Schmelze 11 und das Sub- megeschwindigkeit, so ergibt sich, je höher die Tem
stratl3 auseinandergehalten werden. Um den rohr- 45 peraturabnahmegeschwindigkeit(Vc) ist, desto größe
förmigen Ofen 14 ist eine Heizwendel 15 angeordnet. ist der Grad der Übersättigung und desto höher di<
Damit um die Scheibe 13 und die Schmelzeil eine Arsen-Konzentration der Zwischenfläche zwischei
nichtoxydierende Atmosphäre aufrechterhalten bleibt, flüssiger und fester Phase. Die Konzentration voi
wird durch den Ofen 14 reiner Wasserstoff 16 gelei- Arsen-Leerstellen in der wachsenden Schicht nimm
tet. 50 deshalb mit zunehmender Ternperaturabnahmege
Erreicht der Ofen beim Aufheizen die vorbe- schwindigkeit ab.
stimmte Temperatur, wird er entgegengesetzt zur ur- Es bestehen die folgenden Beziehungen:
spriinglichen Richtung geneigt, so daß die Schmelze ς; , [νΑς, _^ rc:A<;i
über das GaAs-Substrat hinwegfließt. Die vorbe- ^j T. vGal =ί TSiGaI
stimmte Temperatur wird dann für einige Minuten 55 κ;aJi/rvAd —*ifi* q;
aiifrpchtpi-hnlt<»n 15IAS]Z[VASJ — Λ.4 0131
auirecmernaixen. iSiGal/fVGa] — K 2 α Si
Beim Abkühlungsprozeß wird das in der Gallium-
Schmelze gelöste GaAs aus der Schmelze wieder aus- mit [VAs] als der Konzentration der Arsen-Leerstel
geschieden, wobei das epitaktische Wachstum auf len, [VGa] der Konzentration der Gallium-Leerstel
dem Substrat eintritt. Wenn Silicium als amphotere 60 len, [SiAs] der Silicium-Konzentration in den Arsen
Beimengung verwendet wird, wächst bei hoher Tem- Gitterslellen, [SiGa] der Silicium-Konzentration ii
peratur eine Schicht vom η-Typ und bei einer Tem- Gallium-Gitterstellen, Kl, Kl als den chemische!
peratur unterhalb der Übergangstemperatur eine Gleichgewichtskonstanten und α Si als der Silicium
Schicht vom p-Typ. Konzentration in der Gallium-Schmelze.
Während verschiedener Experimente zur Klärung 65 Diese Bedingungen haben zur Folge, daß bei hohe
der Bedingungen des epitaxialen Wachstums aus der Temperaturabnahmegeschwindigkeit eine n-Schich
flüssigen Phase, bei denen Silicium als Donator oder wächst und bei kleiner Temperaturabnahmegeschwin
Akzeptor dient, wurde gefunden, daß die Übergangs- digkeit eine p-Schicht sich bildet.
Zur Durchführung des Verfahrens sind in dem in laufs zur Herstellung einer mehrschichtigen HaIb-F
i g. 1 gezeigten Ofen Vorrichtungen zur Variierung leiteranordnung. Wie aus F i g. 2 entnommen werden
der Temperaturabnahmegeschwindigkeit nötig. Ein kann, ist es möglich, eine mehrschichtige Halbleiter-Thermoelement
17 ist an der Seitenwand des Graphit- anordnung durch Wiederholen des Ansteigens und
Schiffchens 12 angeordnet, so daß es die tatsächliche 5 Abfallens der Temperaturabnahmegeschwindigkeit
Temperatur im Ofen mißt. Die Ausgangsspannung während eines einzigen Wachstumsprozesses zu erdes
Thermoelements 17 wird als Anzeigesignal zur halten. Dieselben Operationen können wiederholt
Veränderung der Temperaturabnahmegeschwindig- werden, bis die Gallium-Schmelze erstarrt,
keit verwendet. Weiter dienen Referenzeingangs- Ein vielschichtiger Halbleiter des npnp.. .-Typs
keit verwendet. Weiter dienen Referenzeingangs- Ein vielschichtiger Halbleiter des npnp.. .-Typs
signale 18 zur Übermittlung eines vorbestimmten io kann auf diese Weise durch Wiederholung derselben
Temperaturprogramms. Der Stromregler 19 ist mit Operationen erhalten werden, indem jeweils die Temder
Heizspirale 15 verbunden, und die Anzeigesignale peraturabnahmegeschwindigkeit abwechselnd 1O0C/
vom Thermoelement 17 und die Referenzeingangs- min und 0,1° C/min beträgt. Bei Experimenten
signale 18 werden dem Stromregler 19 zugeführt. Der konnten 13schichtige Halbleiter erhalten werden. Es
der Heizspirale 15 zugeführte Strom wird ent- 15 soll betont werden, daß eine vielschichtige Halbleitersprechend der Differenz zwischen der Ist-Temperatur anordnung durch Verwendung eines einzigen Dotier-
und der programmierten Soll-Temperatur gesteuert. stoffes und allein durch Änderungen der Abkühlungs-Die
Ist-Temperatur des Ofens folgt der programmier- geschwindigkeit erhalten werden kann,
ten Soll-Temperatur, und die Temperaturabnahme- Im folgenden wird ein Verfahren zur Herstellung
ten Soll-Temperatur, und die Temperaturabnahme- Im folgenden wird ein Verfahren zur Herstellung
geschwindigkeit ändert sich entsprechend dem vor- ao einer lichtemittierenden Diode des pnpn-Typs mit
bestimmten Programm. negativem Widerstand beschrieben. F i g. 6 zeigt das
Die Erfindung beruht auf den obigen Erkennt- Programm des Temperaturverlaufs zur Herstellung
nissen und besteht hauptsächlich in dem Verfahren dieser Diode. Zur Dotierung wird nur Silicium verzur
Herstellung von pn-Ubergängen, bei dem eine wendet. Die drei p-n-p-Schichten werden auf einem
Schicht vom η-Typ und p-Typ durch epitaktisches 25 Substrat vom η-Typ in einem einzigen Prozeß durch
Wachsen aus der flüssigen Phase durch Änderung der epitaktisches Wachser, aus der flüssigen Phase er-Temperaturabnahmegeschwindigkeit
sich bilden. Die zeugt. In diesem Fall dient ein GaAs-Einkristall 31
p-Schicht und die η-Schicht können wahlweise in be- mit einer Elektronenkonzentration von 6 · 10"/cm3
liebiger Reihenfolge auf dem GaAs-Substrat wach- als Substrat. Die aus 10 g Gallium, 3 g GaAs und
sen. 30 20 mg Silicium bestehende Schmelze bedeckt die
Fig. 3 zeigt das Programm eines Temperaturab- Fläche(111)/! des Einkristalls. Die Abkühlung erlaufes
im Ofen zur Herstellung einer Anordnung mit folgt dann entsprechend dem Temperaturzyklus in
einder p-und einer η-Schicht. Diese Figur zeigt zwei Fig. 6. Die Temperaturen betragen bei Π
Arten der Programmierung der Ofentemperatur, die =960° C, r2 = 958°C, T3 = 954°C, und die
durch die Kurven (A) und (B) bezeichnet sind. In 35 Temperaturabnahmegeschwindigkeiten betragen Vl
beiden Verfahren wächst die Ofentemperatur auf eine = 0,2° C/min, Vl = 10° C/min und VZ = 0,2° C/
maximale Temperatur von 960° C mit Hilfe der min. In dem ersten Bereich wächst eine Schicht 32
Heizwendel 15 an. Diese Temperatur wird dann über des p-Typs mit einer Dicke von etwa 5 μ, im zweiten
einige Minuten aufrechterhalten. Während dieser Bereich eine Schicht 33 des η-Typs mit einer Dicke
Periode fließt durch Neigen des Ofens 14 zum Zeit- 40 von etwa 5 μ und im letzten Bereich eine Schicht 34
punktfl die Gallium-Schmelze 11 über das Substrat des p-Typs mit einer Dicke von etwa 150 bis 180 μ.
13. Zum Zeitpunkt ti beginnt die Abkühlung des Fig. 7 zeigt schematisch die nach dem obigen VerOfens
14. Entsprechend dem durch die Kurve (A) fahren gewachsenen Schichten. Auf das Substrat 31
dargestellten ersten Verfahren ist die Temperatur- vom η-Typ und auf die dritte gewachsene Schicht 34
abnähme im Ofen gering und beträgt 0,2° C/min. 45 werden Kontakte durch Aufbringen von Elektroden-Gleichzeitig
wächst zuerst eine Schicht vom p-Typ material aufgebracht
auf dem Substrat. Zum Zeitpunkt 13 ändert sich die Die siliciumdotierten lichtemittierenden GaAs-
Abkühlungsgeschwindigkeit und nimmtauf 10°C/min Dioden negativen Widerstandes, die nach dem
zu. Dann wächst eine Schicht vom η-Typ auf der erfindungsgemäßen Verfahren erzeugt werden, weisen
Schicht vom p-Typ. Entsprechend dem zweiten, mit 50 eine ausgezeichnete Quantenausbeute der Lichtemisder
Kurve (B) angedeuteten Verfahren wird die Tem- sion auf, die etwa zehnmal so groß ist wie bei herperatur
zuerst mit einer höheren Geschwindigkeit kömmlichen Dioden. Entsprechend arbeiten diese
von 10° C/min erniedrigt und zum Zeitpunkt 14 mit Dioden auch bei Zimmertemperatur. Weiter ist die
einer niedrigeren Geschwindigkeit von 0,2° C/min. Dicke der ersten und zweiten gewachsenen Schicht
In diesem Fall wächst zuerst eine Schicht vom n-Typ 55 etwa 1 bis 40 μ und ist identisch mit der Diffusionsund
dann eine solche vom p^Typ. länge der Minoritätsträger im GaAs. Mit Hilfe des
Fig. 4 zeigt die Halbleiteranordnungen mit den obigen Verfahrens läßt sich befriedigend erreichen,
in Fi g. 3 gezeigten Verfahren gewachsenen Schich- daß die Dicke der Materialschichten gleich der DiSuten.
Teil (A) zeigt einen Querschnitt durch eine Halb- sionslänge ist, so daß die Dioden negative Widerleiteranordnung,
die nach dem durch die Kurve (A) 60 Standscharakteristiken haben.
in Fig. 3 gezeigten Verfahren erzeugt wurde, und Das obige Verfahren kann direkt zur Herstellung
Teil (B) zeigt eine Halbleiteranordnung, die gemäß von npn-GaAs-Transistoren angewendet werden. Es
Kurve (B) in Fig. 3 erhalten wurde. Die höhere ist nur nötig, die zweite Temperaturabnahmege-Temperaturabnahmegeschwindigkeit
bewirkt die BiI- schwindigkeit V 2 nach dem Wechsel beizubehalten,
dung der n-Schicht 21 auf der Halbleiterplatte 22 und 65 Damit wird es möglich, npn-Transistoren mit guter
die niedrigere Temperaturabnahmegeschwindigkeit Hochfrequenzeigenschaften zu erzeugen,
das Wachstum der Schicht 23 vom p-Typ. Im Fall der Herstellung lichtemittierender Dioder
das Wachstum der Schicht 23 vom p-Typ. Im Fall der Herstellung lichtemittierender Dioder
Fig. 5 zeigt das Programm des Temperaturver- ohne negative Widerstandscharakteristik ist es mög
Hch, daß eine Schicht vom η-Typ und eine vom p-Typ auf einer Platte wächst. Fig. 8(A) zeigt ein
Programm eines Temperaturverlaufs, in dem ein einfacher Temperaturanstieg zur Herstellung einer lüchtemittierenden
Diode eines solchen Typs dargestellt ist. Bei der Durchführung treten jedoch bei der Temperatursteuerung
unerwartete Ergebnisse auf.
Der tatsächliche Temperaturverlauf im Ofen hat eine nach rechts abfallende Tendenz, auch wenn die
maximale Temperatur aufrechterhalten wird. Das heißt, daß die Temperatur mit einer extrem kleinen
Temperaturabnahmegeschwindigkeit abnimmt. Deshalb bildet sich eine Schicht vom p-Typ, was aus der
Funktion in F i g. 2 zu verstehen ist. Das ist jedoch bei der Herstellung von solchen Dioden, die sich von
den lichtemittierenden Dioden mit negativem Widerstand unterscheiden, nicht erwünscht. Dieser Nachteil
kann durch Anwendung der in F i g. 2 gezeigten Beziehungen und durch Temperatursteuerung des
Ofens gemäß dem Programm in F i g. 8 (B) vermieden werden. Der Ofen wird bis auf eine maximale Temperatur,
etwa 960° C, aufgeheizt, und die Gallium-Schmelze fließt über das Substrat. Dann wird die
Ofentemperatur um einige Grad weiter erhöht und dann extrem schnell, etwa um 30° C/min, verringc .t.
Bei dieser großen Temperaturabnahmegeschwindigkeit kann keine Schicht vom p-Typ wachsen. Verringert
sich dann die Temperaturabnahmegeschwindigkeit auf etwa 0,3° C/min, dann wächst zuerst eine
Schicht vom η-Typ und dann eine selche vom p-Typ. In Fig. 9 ist schematisch eine solche Halbleiteranordnung
mit nach dem obigen Verfahren gewachsenen Schichten gezeigt. Das Substrat 41 ist vom n-Typ,
die erste gewachsene Schicht 42 ebenfalls vom n-Typ und die zweite gewachsene Schicht 43 vom p-Typ.
Eine solche Diode hat eine hohe Lichtemissionsausbeute am pn-übergang zwischen den gewachsenen
Schichten 42 und 43.
Andere Halbleiter der Komponenten der Gruppe Am-Bv außer GaAs sind GaP, InP, GaSb, GaN.
AlSb, AlAs, (GaAs)Al, Ga(AsP) und (GaAl)P, unc weitere amphotere Dotierstoffe außer Silicium sine
ao Germanium und Zinn.
Die Erfindung kann zur Herstellung von pn-Über gangen mit den obigen Halbleitermaterialien unc
Dotierstoffen verwendet werden.
Hierzu 4 Blatt Zeichnungen
509 629
'•■£L·:.
Claims (2)
- Bei dem obigen Temperaturvorgang wird das GalliumPatentansprüche: arsenid in der Schmelze gelöst und beim Abkühlung»prozeß wieder ausgeschieden. Bei hoher TemperatuI. Verfahren zur Herstellung einer epitaktisch wächst dabei auf dem GaAs-Substrat eine n-Schich auf einer einkristallinen Unterlage aus einer 5 auf, und bei weiterer Abkühlung unter die Über AmBy-Verbindung gewachsenen Schicht aus gangstemperatur wächst Galliumarsenid vom p-Tyj einer ebensolchen AmBy-Verbindung, die einen auf, so daß ein pn-übergang entsteht
pn-übergang enthält, durch Abkühlen einer auf Bei dem herkömmlichen Verfahren der Epitaxifdi& Unterlage aufgebrachten schmelzflüssigen Lö- aus der flüssigen Phase war also der Arsendampf sung aus der AyjBy-Verbindung, einem Dotier- io druck für den Leitfähigkeitstyp der aufwachsender stoff aus Silicium, Germanium oder Zinn und Schichten maßgebend. Die Dotierungsart des GaI-einem Lösungsmittel, dadurch gekeen- liumarsenids bei Verwendung von Silicium wurdt zeichnet, daß während des Abkühlens die allem als von der Temperatur abhängig betrachtet Temperaturabnahmegeschwindigkeit je nach Art und die Abkühlung von einer vorgegebenen Tempedes gewünschten Leitfähigkeitstyps der Schicht 15 ratur fand mit gleichmäßiger Geschwindigkeit statt geändert wird, und zwar innerhalb eines Berei- Die Übergangstejnperatur wurde dabei als festei ches von 0,1 bis zu 10oC/min, wobei sie zur BiI- Wert betrachtet Bezüglich des Leitfähigkeitstyps dei dung der p-Schicht klein und zur Bildung der gewachsenen Schichten wurde davon ausgegangen. η-Schicht groß gehalten wird. daß nur ein Übergang vom η-Typ zum p-Typ, ab« - 2. Verfahren nach Anspruch 1, dadurch ge- ao kein Übergang vom p-Typ zum η-Typ während des kennzeichnet, daß zwecks Herstellung einer mehr- Abkühlungsprozesses möglich sei. Obwohl mit dem schichtigen Halbleiteranordnung während des Ab- herkömmlichen epitaktischen Wachstum aus der kühlens mehrmals abwechselnd ein Ansteigen und flüssigen Phase hinreichend gute lichtemittierende ein Abfallen der Temperarurabnahmegeschwin- Dioden hergestellt werden können, ist wegen der digkeit vorgenommen wird. 25 oben angeführten mangelnden Vielseitigkeit der Anwendungsbereich des Wachstumsprozesses aus der flüssigen Phase begrenzt.Auf dem Gebiet der Optronik, die sich z.B. mit
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4918569A JPS4925630B1 (de) | 1969-06-20 | 1969-06-20 | |
JP4918169A JPS4925629B1 (de) | 1969-06-20 | 1969-06-20 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2030367A1 DE2030367A1 (de) | 1971-01-14 |
DE2030367B2 DE2030367B2 (de) | 1972-03-16 |
DE2030367C3 true DE2030367C3 (de) | 1975-07-17 |
Family
ID=26389549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2030367A Expired DE2030367C3 (de) | 1969-06-20 | 1970-06-19 | Verfahren zur Herstellung einer epitaktisch aus einer A tief III B tief V -Verbindung gewachsenen Schicht |
Country Status (5)
Country | Link |
---|---|
US (1) | US3676228A (de) |
DE (1) | DE2030367C3 (de) |
FR (1) | FR2046941B1 (de) |
GB (1) | GB1286753A (de) |
NL (1) | NL161919C (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3879235A (en) * | 1973-06-11 | 1975-04-22 | Massachusetts Inst Technology | Method of growing from solution materials exhibiting a peltier effect at the solid-melt interface |
US4012242A (en) * | 1973-11-14 | 1977-03-15 | International Rectifier Corporation | Liquid epitaxy technique |
JPS512393A (de) * | 1974-06-24 | 1976-01-09 | Hitachi Ltd | |
US3963536A (en) * | 1974-11-18 | 1976-06-15 | Rca Corporation | Method of making electroluminescent semiconductor devices |
US4086608A (en) * | 1975-11-28 | 1978-04-25 | The United States Of America As Represented By The Secretary Of The Navy | Light emitting diode |
US4384398A (en) * | 1981-10-26 | 1983-05-24 | Bell Telephone Laboratories, Incorporated | Elimination of silicon pyramids from epitaxial crystals of GaAs and GaAlAs |
JPS58156598A (ja) * | 1982-03-09 | 1983-09-17 | Semiconductor Res Found | 結晶成長法 |
IL101966A (en) * | 1992-05-22 | 1998-04-05 | Ramot Ramatsity Authority For | Process for the production of MUILLAG N-I-P EDINESRA structure |
KR102318743B1 (ko) | 2014-12-23 | 2021-10-28 | 인텔 코포레이션 | 비평면 반도체 디바이스의 서브핀에 사용하기 위한 iii-v족 반도체 합금 및 그 형성 방법 |
US20170345900A1 (en) * | 2014-12-23 | 2017-11-30 | Intel Corporation | Diffusion tolerant iii-v semiconductor heterostructures and devices including the same |
US11417523B2 (en) | 2018-01-29 | 2022-08-16 | Northwestern University | Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms |
-
1970
- 1970-06-04 NL NL7008176.A patent/NL161919C/xx not_active IP Right Cessation
- 1970-06-17 US US47031A patent/US3676228A/en not_active Expired - Lifetime
- 1970-06-18 FR FR7022412A patent/FR2046941B1/fr not_active Expired
- 1970-06-19 DE DE2030367A patent/DE2030367C3/de not_active Expired
- 1970-06-22 GB GB30220/70A patent/GB1286753A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2046941B1 (de) | 1976-04-16 |
FR2046941A1 (de) | 1971-03-12 |
NL161919B (nl) | 1979-10-15 |
NL161919C (nl) | 1980-03-17 |
DE2030367B2 (de) | 1972-03-16 |
NL7008176A (de) | 1970-12-22 |
US3676228A (en) | 1972-07-11 |
GB1286753A (en) | 1972-08-23 |
DE2030367A1 (de) | 1971-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2711562C3 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE60101069T2 (de) | Siliziumkarbid und Verfahren zu seiner Herstellung | |
DE1056747B (de) | Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion | |
DE2231926A1 (de) | Verfahren zur herstellung von halbleitermaterial und zur herstellung von halbleitereinrichtungen | |
DE1141724C2 (de) | Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung | |
DE2030367C3 (de) | Verfahren zur Herstellung einer epitaktisch aus einer A tief III B tief V -Verbindung gewachsenen Schicht | |
DE102005006766A1 (de) | Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement | |
DE2822963A1 (de) | Verfahren zur herstellung von pbs tief x se tief 1-x -epischichten mittels gleichgewichtzuechtung | |
DE3123234A1 (de) | "verfahren zur herstellung eines pn-uebergangs in einem halbleitermaterial der gruppe ii-vi" | |
DE2555764A1 (de) | Amphoterer heterouebergang | |
DE1194062C2 (de) | Verfahren zur Herstellung von Halbleiterkoerpern fuer Halbleiterbauelemente, insbesondere von Halbleiterkoerpern mit abgestufter Verunreinigungsverteilung | |
DE4209161C2 (de) | Diamant-Heterodiode | |
DE2346399A1 (de) | Verfahren zum zuechten von epitaxialschichten | |
DE2154386A1 (de) | Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird | |
DE1026433B (de) | Flaechenhalbleiter und Verfahren zur Herstellung desselben durch lokale Schmelzung | |
DE3123232C2 (de) | Verfahren zur Herstellung eines pn-Übergangs in einem ZnSe-Einkristall | |
DE2430687C3 (de) | Kaltemissionshalbleitervorrichtung | |
DE1564170C3 (de) | Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung | |
DE1288687B (de) | Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden | |
DE2030368C3 (de) | PNPN-Halbleiterelement | |
DE1228340B (de) | Schnellschaltende Halbleiterdiode mit verringerter Erholungszeit und epitaktisches Verfahren zu ihrer Herstellung | |
DE2634155B2 (de) | Halbleiter-Gleichrichter und Verfahren zu seiner Herstellung | |
DE3831555A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
WO2017148476A1 (de) | Bauelement im system aigalnn mit einem tunnelübergang | |
DE3508024A1 (de) | Halbleiteranordnung aus verbindungshalbleitermaterial |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8328 | Change in the person/name/address of the agent |
Free format text: KADOR, U., DIPL.-CHEM. DR.RER.NAT. KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8328 | Change in the person/name/address of the agent |
Free format text: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |