JPS58156598A - 結晶成長法 - Google Patents

結晶成長法

Info

Publication number
JPS58156598A
JPS58156598A JP57037526A JP3752682A JPS58156598A JP S58156598 A JPS58156598 A JP S58156598A JP 57037526 A JP57037526 A JP 57037526A JP 3752682 A JP3752682 A JP 3752682A JP S58156598 A JPS58156598 A JP S58156598A
Authority
JP
Japan
Prior art keywords
growth
crystal
pressure
temperature
vapor pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57037526A
Other languages
English (en)
Other versions
JPS612639B2 (ja
Inventor
Junichi Nishizawa
潤一 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Research Foundation
Original Assignee
Semiconductor Research Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Research Foundation filed Critical Semiconductor Research Foundation
Priority to JP57037526A priority Critical patent/JPS58156598A/ja
Priority to EP83301264A priority patent/EP0090521B1/en
Priority to CA000423088A priority patent/CA1212018A/en
Priority to DE8383301264T priority patent/DE3376924D1/de
Publication of JPS58156598A publication Critical patent/JPS58156598A/ja
Publication of JPS612639B2 publication Critical patent/JPS612639B2/ja
Priority to US06/904,759 priority patent/US4692194A/en
Granted legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/906—Special atmosphere other than vacuum or inert
    • Y10S117/907—Refluxing atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/915—Amphoteric doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は両性不純物である■族元素を添加した四−■化
合物半導体結晶の成長法に関し、特に■族元素の蒸気圧
を制御した温度差液相成長法に関するものである。
従来、一般的に行なわれている化合物半導体の結晶成長
は、溶液の温度を徐冷し過飽和の溶質を析出させる徐冷
法によって行なわれていた。
しかしながら成長が降ｉ鳳過程で行なわれるために成長
し・た結晶は、厚さ方向で徐々に変化する欠点を有して
いる。その典型例が、両性不純物であるＳｉを添加した
Ｇａ　Ａｓの成長温度と電気伝導形の関係である。通常
Ｓｉを添加したＧａＡｓを徐冷法で成長すると、高温領
域ではｎ形伝導を示し、温度を下げるとともに電気伝導
度が低く　・なり、高抵抗領域を経て、更に低温ではｐ
形の伝導形を示す。この現象を用いて一回の温度サイク
ルでｐ−ｎ接合が形成できることなどが提案されている
。しかし、このことが徐冷法番とよって得られた成長層
が不均一であることの証明をしていることになる。
従って従来法による、両性不純物の格子置換現象は、不
均一な結晶を作成する成長法の欠点を積極的に利用した
ものであるので、結晶性も悪く、徐冷の速度などの外乱
による影響が成長結晶に及ぼす影響が太き（、理想的な
格子置換を行なっていない。これらの欠点を除き成長方
向で均質な特性を有する成長層が得られ、かつ理想的な
状態でＰ、ｎ反転現象を生ぜしめる成長法を提供するも
のである。
第１図に従来の成長法によって得られた、ｎ→ｐ反転温
度乙メルト中のＳｉの量の関係を示す。
面方位によっても反転温度が変化することが示されてい
る。又同時に本発明で得られた結果を書き入れたが、成
長条、件が異なるために同一結晶面上への成長であるが
、反転温度に有異差が見られる。
なお、図中・印は（１００）　、薦印は（１１１）Ａ。
ムは（１１１）Ｂに対するもの、○印は本発明の（１０
０）　　における反転温度である。
本発明に用いた成長装置は、本発明者が既に閉管形式に
よる種々の構成が考えられるので本装置に限られないこ
とは云うまでもない。グラファイトで形成された成長ボ
ート１、溶液溜１１を有し、この中に所定量のＳｉを含
むＧａ溶媒１２と、この溶媒上に成長のためのソース結
晶であるＧａＡｓ結晶１３が浮いている。基板結晶１４
はスライダー３上に形成された穴の中に設定され、更に
、成長中に高蒸気圧成分元素のＡｓの一定蒸気圧と印加
するための室２を成長ボート設定領域と細い石英パイプ
で接続した石英アンプル川内に形成し、室内に金属Ａｓ
２２を設置する。
成長炉３０は全体の温度を上昇させるための主ヒータ３
以外に成長ボートの上部のみを高温にするための補助ヒ
ータ３２より成長温度及び温度差が設定される。又、成
長時に印加されるＡｓ蒸気圧は、成長炉とは別体の蒸気
圧制御炉４０によって制御され、Ａｓ室の温度により印
加蒸気圧が決定される。
成長は、成長温度、温度差、Ａｓ室の温度を一定番こし
て、溶液と基板を接触させて所定時間成長させた後、溶
液を分離して炉温か降下された。
Ｇａ中εこ投入するＳｉは、結晶そのものを入れても良
いが、予めＧａ中にＳｉを溶し込んた溶液を用いても良
い。
この成長装置を用いて成長した結晶の特性について記述
する。
実施例１ 成長結晶の電気的特性のＳｉ密度依存性成長温度、印加
Ａｓ圧を一定として、Ｇａ中に投入するＳｉの量をパラ
メータとして、結晶成長を行なった。成長層の電気的特
性を調べるために、面方位が（１００）　　のＣｒ添加
の高抵抗基板が用いられ、特性はファンデアポー法にょ
るＨ　ａ　ｌ　ｌ　効果の測定によって得られた。その
結果を第３図に示す。この結果から明らかなように、各
一定の成長温度８２０’Ｃ（図中ロ印：ｎ形、■印二Ｐ
形）　、８７５℃（図中○印：ｎ形、・印：ｐ形）、９
００°Ｃ（図中△印：ｎ形、ム印：ｐ形）のそれぞれに
対して、電気伝導形が変化するＳｉ密度が存在し、この
Ｓｉ密度は成長温度とともに高密度になっている。この
結果から一定温度においても電気伝導度が変わることが
明らかとなった。
この関係を従来のデータである第１図に書き入れると、
かなり近い値を示すが、本発明では一定のＡｓ圧が印加
されているので結晶特性では全く異っているものと思わ
れる。このへ８圧を印加することが本発明の別の目的で
あるので、次に成長温度、Ｇａ中のＳｉの添加量を一定
として、印加するＡｓ圧をパラメータとして成長した結
晶の電気的特性について記述する・。
実施例２ 第４図は、Ｓｉ　／Ｇａ　：　３　Ｘ　１０　’重量５
％（７）時のキャリア密度のＡ８圧依存性である。
成長温度を８２０℃、Ｇａ中のＳｉの添加量を３×１０
−３重量％一定として、印加するＡｓ圧をパラメータと
して高抵抗基板上にエピタキシャル成長を行なった。図
中○印はｎ形、・印はＰ、、形で３００°にの場合、Δ
印はｎ形、ム印はＰ形で７７°にの場合である。この様
に印加するＡｓ圧によって両性不純物の格子位置置換が
変化することが見い出されたことはなく、理想的な状態
での結晶成長が行なわれたことを意味している。Ａｓ圧
がＩＴｏｒｒより低い領域ではｎ形を示し、１〜５５Ｔ
ｏｒｒの間の領域では、Ｐ形となり、５５Ｔｏｒｒ以上
のＡ８圧領域ではｎ形となることを示している。
即ち５５　Ｔ　ｏｒｒにおける特性の極値は本発明者の
他の研究からも明らかなように結晶の化学量論的組成か
らの偏差が最少となるＡｓ圧に相当するもので、欠陥が
極めて少ないことを意味している。
これよりもＡｓ圧の低い領域では、Ａｓの欠陥が導入さ
れやす（、Ａｓの格子位置にＳｉが置換するためにＰ形
伝導を示し、５５　Ｔｏｒｒ以上では、ＧＩＬの格子位
置にＳｉが置換してｎ形を示すことが、他の実験結果と
矛盾なく説明することができる。しかしＩ　Ｔｏｒｒ近
傍における極値についての説明はできない。
Ｇａ中のＳｉの重量％を増加し、９．Ｉ　Ｘ　１０−３
　　重量％にするとｐ形からｎ形に反転するＡｓ圧は７
Ｔｏｒｒ近傍となり、Ｓｉの添加量が増加するとともに
伝導形が反転するＡｓ圧は低圧側に移行するこトカ第５
図より明らかである。
図中Ｏ印はｎ形、・印はｐ形である。
更にＳｉの重量比を増し、１．１ｘ１０−ｓ重量％の場
合を第６図に示すが、前２つの例と異なり、成長を行な
った全Ａ８圧領域てｐ形伝導を示し、このへ８圧領域で
はｐ、ｎ反転現象は観察されなかった。しかし実験を行
なったＡｓ圧の範囲としては、低圧側は溶液の解離が生
ずることによって成長が阻害される圧力であり、これ以
下のＡｓ圧での成長が不可能なこと、及び高圧側は石英
アンプルの耐圧限界を考慮したためてあり、この範囲よ
りはずれたＡ８圧領域で反転現象が観察できることがあ
るかもしれないが、このＡｓ圧領領域は前の２つの添加
量とは異なる様相を示す。
次に各Ｓｉ添加量において、成長後の結晶の格子定数及
びＸ線のロッキングカーブの半値巾を印加Ａｓ圧に対し
てプロットしたのが第７〜９図に示す。
各Ｓｉ添加量に対して、格子定数の極値が観察され、Ｓ
ｉの添加量の最も少ない３　Ｘ　１０−３重量％の場合
には、　ｐ−ｎ反転Ａｓ圧とほぼ等しい５０Ｔ　ｏｒｒ
で格子定数、半値中ともに極値を示す。
更にＳｉの添加量を増した９、Ｉ　Ｘ　１０−３重量％
の場合には、ｐ　−ｎ反転するＡｓ圧よりも高い２０Ｔ
　Ｏｒｒ近辺で極値を示し、更に１．Ｉ　Ｘ　１０−１
重量％では、２Ｔｏｒｒ近傍で極値を示している。
本願発明者は、Ａｓ圧を印加して成長したＧａＡｓ結晶
の結晶学的特性を調べ、格子′定数が最小、ロッキング
カーブの半値中が最小とな番人結晶性が最も良好である
ことを明らかにしており、上記の結果はＳｉの添加量Ｃ
とよって化学量論的組成からの偏差を最小とするＡｓ圧
は異なることを示している。即ちＳｉの添加量の少ない
場合には、非化学量論的組成からの偏差が最小、となる
Ａｓ圧とｐ　−ｎ反転Ａｓ圧とはほぼ一致するが、Ｓｉ
の添加量を増すとともに、両者の圧力差は太き（なるこ
とが明らかである。
このＳｉの添加量Ｗ　ｓｉ　／　＆ａと格子定数及び口
・ｙキングカーブの半値巾が極小となるＡ８圧値ＰＡｓ
ｗとの関係を第１０図に示す。この関係は、Ｐ　Ａ　８
ｍ１１１　ｏｃＷ　Ｓ　ｉ　／　Ｇａ−’という関係１
ｃ　す６　コ（！：　カ明らかである。
以上のように■−■化合物半導体中での両性不純物の格
子置換現象を■族元素の蒸気圧下て一定温度で行なうこ
とによって理想的な格子定換が行なわれたが、これは上
記の例であるＷＧａＡｓ中のＳｉに限られることなく、
他の結晶、あるいは■族元素の種類を変えても同様の現
象が見られることは云うまでもない。いづれにしても一
定の成長温度で成長を行ない、溶液上に印加するＡｓ圧
の値によって溶液中の溶質の溶解度を変えることにより
析出結晶の非化学量論的組成を制御し、■族元素の置換
格子位置を制御する方法を提供するものである。
【図面の簡単な説明】
第１図はＳｉ添加量による７１−）　Ｐ反転温度の面方
位依存性、第２図は結晶成長装置の一例、第３図はＧａ
溶媒中のＳｉの投入量と成長結晶のキャリア密度との関
係、第４図はＳｉ　／　Ｇａ　：　３　ＸＩＦ５重量％
の時のキャリア密度のＡ８圧依存性、第５図はＳｉ　／
　Ｇａ　：　９　Ｘ　１０−３重量％の時のキャリア密
度のＡ８圧依存性、第６図はＳｉ　／　ＧＢ　＝　ｌ　
、　ｌ　ｘｌｏ−１重量％の時のキャリア密度のＡ８圧
依存性、第７図はＳｉ　／　Ｇａ　：　３　Ｘ　１０−
３重量％の時の格子定数及びロッキング曲線の半値巾の
Ａｓ圧依存性、第８図はＳｉ／Ｇａ：：９Ｘ１０”重量
％の時の格子定数及びロッキング曲線の半値巾のＡｓ圧
依存性、第９図はＳｉ　／　Ｇａ　：　１．Ｉ　Ｘ　１
０　”重量％の時の格子定数及びロッキング曲線の半値
巾のＡｓ圧依存性、第１０図はＳｉの投入量と極小格子
定数となるＡｓ圧との関係である。 特許出願人 第　１図 、２図 １σ−’　　　１０−２／σ−′　　！ξらｃ絢２） ｓＪ　　図 第　４．　凹 、４．ｃ　ｆ　　／Ｔ６ｒＰ） 第６図 Ａｓ備ＩＩ、（Ｔｏ→ 剪７７ ／θ−’７　　　　／σ′　　ん７’　　　ＩＱ）ΔＳ
ノＥ　　（ｙｔｙｐｐ） Ｊ！！８図 リ　　　　−２　　　−／ ／タ　　　　／σ　　　　〃

Claims (1)

    【特許請求の範囲】
  1. 周期率表のＩＶＢ族元素を添加した■−■化合物半導体
    の結晶成長において成長中に溶液上より印加する■族元
    素の蒸気圧を制御すること薯とよって一定温度で結晶の
    電気伝導形を制御することを特徴とする結晶成長法。
JP57037526A 1982-03-09 1982-03-09 結晶成長法 Granted JPS58156598A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57037526A JPS58156598A (ja) 1982-03-09 1982-03-09 結晶成長法
EP83301264A EP0090521B1 (en) 1982-03-09 1983-03-08 A method of performing solution growth of a group iii-v compound semiconductor crystal layer under control of the conductivity type thereof
CA000423088A CA1212018A (en) 1982-03-09 1983-03-08 Method of performing solution growth of group iii-v compound semiconductor crystal layer under control of conductivity type thereof
DE8383301264T DE3376924D1 (en) 1982-03-09 1983-03-08 A method of performing solution growth of a group iii-v compound semiconductor crystal layer under control of the conductivity type thereof
US06/904,759 US4692194A (en) 1982-03-09 1986-09-25 Method of performing solution growth of a GaAs compound semiconductor crystal layer under control of conductivity type thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57037526A JPS58156598A (ja) 1982-03-09 1982-03-09 結晶成長法

Publications (2)

Publication Number Publication Date
JPS58156598A true JPS58156598A (ja) 1983-09-17
JPS612639B2 JPS612639B2 (ja) 1986-01-27

Family

ID=12499980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57037526A Granted JPS58156598A (ja) 1982-03-09 1982-03-09 結晶成長法

Country Status (5)

Country Link
US (1) US4692194A (ja)
EP (1) EP0090521B1 (ja)
JP (1) JPS58156598A (ja)
CA (1) CA1212018A (ja)
DE (1) DE3376924D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091386A (ko) * 2000-03-15 2001-10-23 오명환 ＶＧＦ법에 의한 ＧａＡｓ 단결정 성장시 단결정 확보를위한 Ａｓ 증기압 제어방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863183A (ja) * 1981-10-09 1983-04-14 Semiconductor Res Found ２−６族間化合物の結晶成長法
JP3195715B2 (ja) * 1994-07-18 2001-08-06 シャープ株式会社 半導体レーザ素子及びその製造方法
US6009113A (en) * 1994-07-18 1999-12-28 Sharp Kabushiki Kaisha Semiconductor laser device having clad and contact layers respectively doped with Mg and method for fabricating the same
US6902619B2 (en) * 2001-06-28 2005-06-07 Ntu Ventures Pte. Ltd. Liquid phase epitaxy
US11417523B2 (en) 2018-01-29 2022-08-16 Northwestern University Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600240A (en) * 1968-12-12 1971-08-17 Ibm Epitaxial growth from solution with amphoteric dopant
NL6916855A (ja) * 1969-02-19 1970-08-21
NL161919C (nl) * 1969-06-20 1980-03-17 Sharp Kk Werkwijze voor het vervaardigen van een halfgeleider- inrichting, die een p,n-overgang bevat.
FR2296264A1 (fr) * 1974-12-24 1976-07-23 Radiotechnique Compelec Procede de realisation de dispositif semi-conducteur a heterojonction
US4142924A (en) * 1976-12-16 1979-03-06 Massachusetts Institute Of Technology Fast-sweep growth method for growing layers using liquid phase epitaxy
US4384398A (en) * 1981-10-26 1983-05-24 Bell Telephone Laboratories, Incorporated Elimination of silicon pyramids from epitaxial crystals of GaAs and GaAlAs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091386A (ko) * 2000-03-15 2001-10-23 오명환 ＶＧＦ법에 의한 ＧａＡｓ 단결정 성장시 단결정 확보를위한 Ａｓ 증기압 제어방법

Also Published As

Publication number Publication date
US4692194A (en) 1987-09-08
CA1212018A (en) 1986-09-30
DE3376924D1 (en) 1988-07-07
JPS612639B2 (ja) 1986-01-27
EP0090521A3 (en) 1986-01-22
EP0090521B1 (en) 1988-06-01
EP0090521A2 (en) 1983-10-05

Similar Documents

Publication Publication Date Title
Fu et al. A review of β-Ga2O3 single crystal defects, their effects on device performance and their formation mechanism
JPS58156598A (ja) 結晶成長法
US5047370A (en) Method for producing compound semiconductor single crystal substrates
US3810794A (en) Preparation of gap-si heterojunction by liquid phase epitaxy
CA1234036A (en) Lpe growth on group iii-v compound semiconductor substrates containing phosphorus
US4929564A (en) Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices
JPH0557240B2 (ja)
JPH0557239B2 (ja)
JPH0543679B2 (ja)
Kondo et al. High purity LPE growth of InGaAs by adding Al to melt
JPH02229796A (ja) ｐ型低転位密度ＩｎＰ単結晶基板材料
JP4211897B2 (ja) 液相エピタキシャル成長方法
JPS626338B2 (ja)
van Oirschot et al. LPE growth of DH laser structures with the double source method
JPH0529639B2 (ja)
Abdullah Morphological Study of SiGe Solid Solution Growth Epilayers
JPS59131599A (ja) ＧａＡｓ単結晶の製造方法
JPS5919911B2 (ja) 半絶縁性３−５族化合物単結晶
Bertóti Epitaxial Growth of ZnSnAs 2 and ZnSnP 2 Films
JPS62191500A (ja) 砒化ガリウム化合物半導体単結晶の製造方法
Arora Growth of III–V compounds by liquid phase epitaxy
JPH02120298A (ja) 半絶縁性砒化ガリウム単結晶及びその製造方法
JPS6325292A (ja) 燐化インジウムガリウム混晶の結晶成長法
JPH02237109A (ja) 半導体装置の製造方法
JPH03256324A (ja) 半導体結晶基板の製造方法