DE1146982B - Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren - Google Patents

Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren

Info

Publication number
DE1146982B
DE1146982B DEJ18210A DEJ0018210A DE1146982B DE 1146982 B DE1146982 B DE 1146982B DE J18210 A DEJ18210 A DE J18210A DE J0018210 A DEJ0018210 A DE J0018210A DE 1146982 B DE1146982 B DE 1146982B
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
junction
zone
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ18210A
Other languages
English (en)
Inventor
John C Marinace
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1146982B publication Critical patent/DE1146982B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B41/00—Obtaining germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/006—Apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/071—Heating, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Description

Die Erfindung befaßt sich mit der Herstellung von Halbleiterzonen mit genauer Dicke zwischen flächenhaften PN-Übergängen in einkristallinen Halbleiterkörpern von Halbleiterbauelementen, insbesondere von Dreizonentransistoren.
Bei verschiedenen Typen von Halbleiterbauelementen ist es von Bedeutung, daß der physikalische Abstand über eine Halbleiterzone hinweg von einem Übergang zu einem anderen sehr klein ist. Bei derart kleinen Abmessungen kommt man dann aber mit der üblichen Fabrikationstechnik des Schneidens und der Kontaktierung nicht mehr aus, zumal wenn noch Übereinstimmung in den Kennlinien der zu fabrizierenden Halbleiterbauelemente verlangt wird. Die höchsten Anforderungen liegen dann dort, wo eine sehr dünne Zone maßgeblich ist. Dies ist der Fall bei der Basiszone eines Transistors und bei der Zwischenzone in der Nachbarschaft der Basiszone bei einem Transsistor mit PN-Hook-Kollektor.
In solchen Fällen hat man bisher die Dickenabmessung zu einem PN-Übergang zuerst festgelegt und danach einen zweiten PN-Übergang auf der Oberfläche der festgelegten Dickenzone geschaffen. Zur Bildung von PN-Übergängen gehört die Einführung von leitfähigkeitsbestimmenden Störstoffen. Diese führung beeinflußt aber beim bekannten Verfahren die Lage des resultierenden Überganges innerhalb des Halbleiterkörpers an einer Stelle, welche von der festgesetzten Abmessung an der Oberfläche getrennt ist.
Die der Erfindung zugrunde liegende Aufgabe besteht nun darin, ein Herstellungsverfahren zu schaffen, bei dem die Dickenabmessung in einer bestimmten Halbleiterzone in der Nachbarschaft zu einem ersten PN-Übergang sehr genau festgelegt wird. Bei nicht bekannter Lokalisierung des ersten PN-Überganges soll ein zweiter PN-Übergang an der genau eingerichteten Entfernung gebildet werden.
Dies wird nun erfindungsgemäß dadurch erreicht, daß auf der einen Oberflächenseite des Halbleiterkörpers durch Legierung, Diffusion oder dergleichen ein PN-Übergang erzeugt und mit einer ohmschen Kontakt-Elektrode versehen wird, daß dann der Halbleiterkörper so mit einem ätzfesten Überzug maskiert wird, daß lediglich ein Gebiet auf der anderen gegenüberliegenden Oberflächenseite des Halbleiterkörpers frei gelassen wird, daß dann der Halbleiterkörper einem elektrolytischen Ätzbad ausgesetzt wird, daß während des Ätzens die Dicke des Halbleiterkörpers elektrisch gemessen wird und daß dann die beim Ätzen hergestellte Einsenkung im Halbleiterkörper mit Halbleitermaterial entgegengesetzten Leit-Verfahren zur Herstellung
von Halbleiterzonen mit genauer Dicke
zwischen flächenhaften PN-Übergängen
in einkristallinen Halbleiterkörpern
von Halbleiterbauelementen, insbesondere
von Dreizonentransistoren
Anmelder:
International Business Machines Corporation, New York, N. Y. (V. St. A.)
Vertreter: Dr.-Ing. R. Schiering, Patentanwalt,
Böblingen (Württ.), Bahnhofstr. 14
Beanspruchte Priorität:
V. St. v. Amerika vom 28. Mai 1959 (Nr. 816 573)
John C. Marinace,
Yorktown Heights, Westchester, N. Y. (V. St. A.),
ist als Erfinder genannt worden
fähigkeitstyps durch einen nach dem Halbleiterkörper orientierten einkristallinen Niederschlag aus der Gasoder Dampfphase gefüllt wird. Die elektrolytische Formgebung eines Halbleiterkörpers und dieAnwendung von Masken bei der Abtragung von Halbleiterteilen bzw. Halbleiterschichten ist für sich bekannt und bildet allein nicht den Gegenstand der Erfindung. Der gegenüber den bekannten Herstellungsverfahren durch das Verfahren nach der Erfindung erzielte technische Fortschritt besteht darin, in verhältnismäßig einfacher Weise eine wesentliche Erhöhung der Genauigkeit für die Lokalisierung bestimmter PN-Übergänge und für die Einhaltung der Dicke besonders dünner Halbleiterzonen innerhalb des HaIbleiterkörpers zu gewinnen.
Die Erfindung sei nachstehend an Hand der Zeichnungen für einige beispielsweise Ausführungsformen näher erläutert.
Fig. 1 zeigt ein Halbleiterbauelement, das nach dem Verfahren gemäß der Erfindung hergestellt ist; Fig. 2 zeigt ein Diagramm über den Einfluß der
die Leitfähigkeit bestimmenden Störstoffe, wenn sie
309 549/222
bei der Bildung eines PN-Überganges in das Halbleitermaterial eingeführt werden;
Fig. 3 zeigt einen Ablauf plan für die verschiedenen Verfahrensstufen bei dem Verfahren nach der Erfindung;
Fig. 4 A, 4 B und 4 C sind schematische Darstellungen für das Ätzverfahren gemäß der Erfindung;
Fig. 5 ist eine schematische Darstellung für das Niederschlagen bei der Halbleiterherstellung gemäß der Erfindung.
In Fig. 1 ist der Aufbau eines Halbleiterbauelementes gezeigt, welches einen Halbleiterkörper 1 vom P-Leitfähigkeitstyp enthält. In diesem Halbleiterkörper sind zwei parallele PN-Übergänge 2 und 3 durch einen dünnen, aber sehr genau gemessenen Teil 4 getrennt.
Der PN-Übergang 2 ist nach dem Legierungsverfahren gebildet, bei dem eine rekristallisierte Zone 5 vom N-Leitfähigkeitstyp und eine Legierungspille 6 in der an sich bekannten Weise entstehen. Der PN-Übergang 3 ist entstanden durch Niederschlag von Material entgegengesetzten Leitfähigkeitstyps in einer Einsenkung im Kristall, welche in der Zeichnung durch den Übergang 3 dargestellt ist. Die Technik des Niederschiagens besteht in der Zersetzung einer Verbindung eines nur zum Transport dienenden Elementes und einem Halbleitermaterial in einer Weise, daß freies Halbleitermaterial epitaxial in die Einsenkung im Halbleiterkristall niedergeschlagen wird, welcher als Unterlage dient. Da der Niederschlag epitaxial erfolgt, wird die Kristallorientierung und Periodizität der Unterlage erhalten.
Das niedergeschlagene Halbleitermaterial ist mit 7 bezeichnet und als N-leitendes Material dargestellt. Das Halbleiterbauelement nach Fig. 1 ist als Transistor verwendbar mit den ohmschen Kontakten 8,9 und 10, welche als Emitter-, Basis- und Kollektoranschlußelektroden dienen.
Bei der Herstellung von PN-Übergängen in Halbleiterbauelementen werden Verunreinigungen, welche den Leitfähigkeitstyp bestimmen, in das Halbleitermaterial eingeführt. In diesem Halbleitermaterial ist, unter der Annahme eines besonderen Leitfähigkeitstyps und spezifischen Widerstandes, eine gegebene Menge von den Leitfähigkeitstyp bestimmenden Verunreinigungen schon vorhanden. Es ist in der Technik festgestellt worden, daß das Überwiegen der einen Leitfähigkeitstyp-Verunreinigungen über den entgegengesetzten Verunreinigungstyp den Leitfähigkeitstyp des Halbleitermaterials bestimmt und daß die Nettomenge des einen Leitfähigkeitstyp-Störstoffes, welcher den entgegengesetzten Typ der Störstoffe in dem Halbleitermaterial überwiegt, den spezifischen Widerstand ρ bestimmt.
Ein PN-Übergang wird in dem Halbleitermaterial an der Stelle im Kristall gebildet, wo die Mengen von N- und P-Typ-Störstoffen im Gleichgewicht sind. Es ist schwierig, den Gleichgewichtspunkt genau festzulegen. Deshalb ist die exakte Lokalisierung eines PN-Übergangs, z. B. 2 in Fig. 1, in Halbleitermaterial nicht genau festgelegt. Das Problem ist graphisch in Fig. 2 dargestellt, in welcher der spezifische Widerstand ρ in Abhängigkeit von der Entfernung D im Halbleitermaterial aufgetragen ist. Der ursprüngliche spezifische Widerstand ist gestrichelt gezeichnet. Der ursprüngliche Leitfähigkeitstyp ist der P-Typ. Wenn nun Störstoffe eingeführt werden, welche N-Typ-bildend sind, dann setzen diese die Nettomenge jener Störstoffe herab, welche den P-Typ bilden und dominieren im Kristall, womit sich der Verlauf der Kurve für den spezifischen Widerstand erklärt.
Dort, wo die P- und N-Stoffe in ihrer Konzentration im Gleichgewicht sind, wird ein PN-Übergang gebildet, und der spezifische Widerstand ρ ist auf dem höchsten Wert. Die Nettomenge von N- über P-Störstoffen ist am größten in der Nähe der Oberfläche, durch welche die N-Störstoffe eingeführt wurden, wie bei dem niederen spezifischen Widerstand in der Nähe des Ursprunges gezeigt ist. Die Größenordnungen an einem PN-Übergang liegen im Bereich von Mikrozentimetern.
Hieraus ist zu ersehen, daß es extrem schwierig ist, eine bestimmte Lage eines PN-Überganges festzulegen. Die Festlegung der exakten Lokalisierung ist außerdem erschwert durch die Tatsache, daß Strommethoden in der Technik verfügbar sind, um einen PN-Übergang im Halbleitermaterial zu lokalisieren, daß diese aber nur eine Genauigkeit aufweisen in der Größenordnung der Dicke der Zone 4 nach Fig. 1, so daß die Lokalisierung einer PN-Verbindung über eine Dickenmessung auf einer Voraussage basiert, welche von dem angewendeten Verfahren abhängig ist und eine sehr genaue Messung liefert.
Weitere Schwierigkeiten sind häufig dadurch aufgetreten, daß Abweichungen hinsichtlich des Grades der Parallelität des PN-Überganges gegeben sind Es kommt darauf an, in welchem Maße der PN-Übergang 2 längs des Bereiches 4 eben ist. Der Effekt des Parallelenproblems wird durch die Orientierung des Kristalls 1 etwas abgeschwächt, so daß der Übergang 2 hergestellt wird durch eine Oberfläche, welche parallel ist zu der kristallographischen Ebene [Hl]. Diese Lösung behebt jedoch nicht das vorliegende Problem, da eine exakte kristallographische Orientierung komplizierte Arbeitsverfahren erforderlich macht. Zusätzlich verursachen Kristallfehler Auszackungen in dem PN-Übergang, welche den Störstoffen zuzuschreiben sind, die wiederum die Kristallstörungen herbeiführen.
Die Erfindung bringt eine Technik für die Bildung einer Struktur, in der die dünne Zone der Ausbildung des PN-Überganges, wie z. B. bei 2, folgt. Die exakte Lokalisierung dieses Überganges muß nicht genau festgelegt sein, und die niedergeschlagene Zone bildet den zweiten Übergang an einer genau festgelegten Oberfläche der dünnen Zone.
In Fig. 3 ist ein Ablaufplan für das Verfahren zur Herstellung des in Fig. 1 gezeigten Gebildes angegeben. Gemäß der Erfindung wird ein Halbleiterkörper 1 zuerst mit einem PN-Übergang in einer Oberfläche versehen, welche durch Legierung, Diffusion usf. dort angeordnet ist. Der Körperl hat Würfelform mit zwei Hauptflächen, die durch eine Dicke getrennt sind, welche relativ zu den Oberflächenabmessungen sehr klein sind.
Als nächstes wird eine Zuleitung 8 zu dem PN-Übergang hergestellt. Der Körper wird als nächstes in der Weise maskiert, daß ein Bereich auf der entgegengesetzten Oberfläche des Körpers vom PN-Übergang frei gehalten wird. Der Rest des Körpers wird durch die Maske bis auf die äußere Zuleitung 8 zugedeckt. Das Maskieren erfolgt mit einer passenden plastischen Masse, welche nicht mit der Ätzlösung in Reaktion tritt, wie später noch beschrieben werden wird. Die Ätzlösung besteht z. B. aus Natrium oder Kaliumhydroxyd. Der Körper 1 wird dann in der
Weise geätzt, daß der Kontakt 8 zu der Anode des elektrolytischen Ätzprozesses gemacht wird.
Die Fig. 4 A, 4 B und 4 C geben ein Beispiel für das Ätzverfahren nach der vorliegenden Erfindung.
In der Fig. 4 A ist der Halbleiterkörper mit 1 bezeichnet, der einen PN-Übergang 2 und einen Legierungsanschluß 6 mit einer elektrischen Zuleitung 8 aufweist. Das maskierende Material ist mit 11 bezeichnet. Der Halbleiterkörper 1 wird in einer Hydroxyd-Ätzlösung eingehängt. Eine Kathode 13, z. B. aus Nickel oder korrosionsbeständigem Stahl, ist in dem Bad 12 eingetaucht. Für den Fall, daß der Halbleiterkörper 1 vom P-Leitfähigkeitstyp ist, besteht eine Verbindung der Energiequelle 14 mit deren positiver Klemme über einen veränderbaren Widerstand
15 und ein Meßgerät 16 zu der Zuleitung 8. Die negative Klemme der Batterie führt zur Kathode 13. Die Polarität beeinflußt die Vorspannung des PN-Überganges und setzt einen Bereich in dem Körper neben dem PN-Übergang fest. Dieser Bereich ist frei von Ladungsträgern und ist in der Technik unter dem Namen Erschöpfungszone bekannt.
Durch Veränderung des veränderlichen Widerstandes 15 schreitet der Ätzvorgang in der in Fig. 4 B gezeigten Weise fort. In einer Zwischenperiode während des Ätzprozesses (Fig. 4 B) bleibt der Strom im wesentlichen konstant, wie aus der Zeigerstellung bei
16 zu erkennen ist, da ein Teil des Körpers in dem unmaskierten Bereich hinweggeätzt ist. Wenn der hinweggeätzte Teil den willkürlich gewählten Dickeneinsatz der Erschöpfungszone erreicht, was abhängig ist von der Spannung der Stromquelle 14 und bis zu einem gewissen Grade von der Art des PN-Überganges, dann fällt der bei 16 angezeigte Strom stark ab, wie in Fig. 4 G zu sehen ist, womit die gewünschte Dicke der dünnen Zone 4 hergestellt ist.
Es ist offensichtlich, daß bei dieser Technik die genaue Lokalisierung des PN-Überganges 2 unnötig ist. Es ist nur notwendig, durch Messungen einen Zusammenhang zwischen dem Betrag des Stromes am Meßgerät 16 zu dem Widerstand 15 zu kennen. Da die Erschöpfungszone an allen Punkten gleichmäßig von dem PN-Übergang 2 ausstrahlt, wird eine flache geätzte Oberflächenzone genau parallel mit allen Konturen des PN-Überganges in der Einsenkung, welche aus dem Kristall 1 herausgeätzt ist, gebildet werden. Die Oberfläche in der Einsenkung wird parallel zu dem PN-Übergang verlaufen, und zwar ohne Rücksicht auf die Kristallorientierung, und wird irgendwelchen Einkerbungen des PN-Uberganges folgen, die den Kristallstörungen zuzuschreiben sind. Diese Oberfläche hat das Bezugszeichen 3 in Fig. 4 G erhalten, um seinen Zusammenhang mit dem PN-Übergang 3 nach Fig. 1 anzuzeigen, da der zweite PN-Übergang in einer späteren Verfahrensstufe genau auf dieser Oberfläche gebildet werden wird.
Bei der weiteren Beschreibung wird nun auf die Fig. 3 zurückgegriffen. Die Endphase in dem Verfahrensprozeß besteht darin, Halbleitermaterial mit derselben Periodizität und kristallinen Eigenschaften wie das Halbleitermaterial 1 in der Einsenkung niederzuschlagen, welche durch den Ätzprozeß hergestellt wurde. Dieser Niederschlag soll epitaxial zu der kristallinen Stirnfläche 3 in einem Leitfähigkeitstyp, welcher entgegengesetzt ist zu demjenigen des Kristalls 1, erfolgen.
In Fig. 5 ist ein Weg gezeigt, wie man einen solchen epitaxialen Niederschlag bewerkstelligen kann.
Dieser Niederschlagstyp wird durchgeführt durch einen pyrolitischen und Disproportionierungstyp der chemischen Reaktion, bei der eine Quelle von halbleitendem Ausgangsmaterial veranlaßt wird, mit einem Transportelement zu reagieren, um eine Verbindung zu bilden. Die Verbindung wird veranlaßt, sich zu zersetzen durch Freigabe des reinen Halbleitermaterials, welches sich auf eine kristalline Unterlage niederschlägt. Gemäß der Erfindung wird der
ίο Halbleiterkörper mit der Legierung 6 vor dem rekristallisierten Material entfernt. Um eine Verschmutzung zu vermeiden, ist dieser innerhalb des Behälters angeordnet, und eine Transportreaktion wird vorgenommen, so daß sich ein epitaxialer Niederschlag des Halbleitermaterials entgegengesetzten Leitfähigkeitstyps in die herausgeätzte Einsenkung des Körpers absetzt. Dieser Niederschlag bildet dann in Kontakt mit der Oberfläche einen PN-Übergang 3.
In Fig. 5 ist dieses Verfahren im einzelnen dargestellt. Ein abgeschlossener Behälter 17 ist vorgesehen und auf einer Temperatur gehalten, welche ausreicht, das eingelegte Material zu verdampfen und eine Verbindung eines Transportelementes und des Halbleiterausgangsmaterials 18 herzustellen. Die verdampfte Verbindung ist in der Fig. 5 als ein Gas 19 angedeutet. In der Röhre wird ein bestimmtes Temperaturprofil errichtet in einer Form, wie sie die darunterstehende Temperaturkurve zeigt.
In dem Behälter 17 wird eine Temperaturdifferenz zwischen der Materialmenge 18 und der Unterlage hergestellt, welches die eingeformte Einsenkung in dem Halbleiterkörper enthält. Bei der Anordnung nach Fig. 5 ist der pyrolitische Disproportionierungstyp der chemischen Reaktion verwendet. Danach wird die Quelle 18 auf einen Zuwachs der Temperatur oberhalb B gehalten. Der ständige Zustand des Temperaturverlaufes ist A. Die Unterlage 1 mit der kristallinen Zone 3 wird leicht unter dem Zustand der Temperatur A gehalten. Die verminderte Temperatur ist in Fig. 5 mit C bezeichnet. Unter diesen Bedingungen bildet das Transportelement eine Verbindung mit der Quelle 18 in Form eines Gases 19, welches das Halbleitermaterial 18 zu der Unterlage mit seiner Einsenkung 3 trägt. Diese Unterlage ist an der kühlsten Stelle des Systems angeordnet. Um sicherzustellen, daß das Halbleitermaterial 7 vom entgegengesetzten Leitungstyp ist als der Körper 1, werden Störstoffe entweder an einer bestimmten Stelle des Behälters oder in der Quelle 18 zugesetzt. Die Menge dieser Störstoffe ist so bemessen, daß sie in dem niedergeschlagenen Material 7 überwiegt. Durch die Verwendung von N-bildenden Störstoffen wird N-Typ-Material 7 niedergeschlagen, so daß sich ein PN-Übergang an der Oberfläche 3 ausbildet.
Nach einem besonderen Ausführungsbeispiel hat der Halbleiterkörper 1 aus Germanium einen spezifischen Widerstand von 5 Ohm · cm und ist vom P-Leitungstyp. Die Abmessungen dieses Halbleiterkörpers sind 0,50 mm im Quadrat und 0,125 mm in der Dicke. Er ist versehen mit einem Legierungsübergang 2 durch Anschmelzen einer Pille aus Bleiarsenid mit einem Durchmesser von 0,125 mm bei einer Temperatur von etwa 500° C während einer Zeitdauer von 10 Sekunden. Danach ist ein ohmscher Anschluß 8 an den legierten PN-Übergang 2 hergestellt, und das gesamte wird maskiert mit einer Deckschicht aus Polyvinylchlorid, Paraffin oder hochmolekularem Wachs, hinterlassend eine Öffnung von
0.25 mm Durchmesser auf der Seite gegenüber der Zuleitung 8. Ein Bad aus 5 % Kaliumhydroxyd und 95% Wasser wird dann mit einer Nickelkathode versehen und die Klemme 8 mit dem positiven Pol einer Gleichstrombatterie verbunden, so daß ein Strom von 1OmA fließt. Nach etwa 2 bis 3 Minuten wird der Stromfluß in der Vorrichtung unterbrochen, und der Körper ist ungefähr auf eine Dicke von 0,0102 mm abgeätzt, welche über den PN-Übergang 2 verbleibt. Der Halbleiterkörper wird dann in den verschlössenen Behälter eingebracht und auf eine Temperatur von 410° C gebracht. Außerdem ist eine Menge Germaniumjodid und eine Quelle aus feingeteiltem N-leitendem Germanium von 0,1 Ohm ■ cm, welches mit Phosphor dotiert ist, eingebracht.
Die Temperatur wurde in dem Quellengebiet auf ungefähr 550° C erhöht. Die Temperatur im Bereich der Unterlage wurde auf etwa 400° C erniedrigt. Nach etwa 48 Stunden wurde ein epitaxialer Niederschlag 17 vom P-Leitungstyp und einer Dicke von ao 0,25 mm festgestellt. Überschüssiges niedergeschlagenes Material wird von dem Körper abpoliert.

Claims (6)

PATENTANSPRÜCHE:
1. Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flächenhaften PN-Übergängen in einkristallinen Halbleiterkörpern von Halbleiterbauelementen, insbesondere von Dreizonentransistoren, dadurch gekennzeich net, daß auf der einen Oberflächenseite des Halbleiterkörpers (1) durch Legierung, Diffusion od. dgl. ein PN-Übergang (2) erzeugt und mit einer ohmschen Kontakt-Elektrode (8) versehen wird, daß dann der Halbleiterkörper (1) so mit einem ätzfesten Überzug maskiert (11) wird, daß lediglich ein Gebiet auf der anderen gegenüberliegenden Oberflächenseite des Halbleiterkörpers frei gelassen wird, daß dann der Halbleiterkörper (1) einem elektrolytischen Ätzbad (12) ausgesetzt wird, daß während des Ätzens die Dicke des Halbleiterkörpers (4) elektrisch gemessen wird und daß dann die beim Ätzen hergestellte Einsenkung im Halbleiterkörper mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps (7) durch einen nach dem Halbleiterkörper orientierten einkristallinen Niederschlag aus der Gas- oder Dampfphase gefüllt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die ohmsche Kontakt-Elektrode (8) beim elektrolytischen Ätzen als die eine Elektrode verwendet wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß für die Dicke des Halbleiterkörpers (4) der Ätzstrom (16) als Meßgröße verwendet wird.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß ein ätzfester Überzug (11) aus Polyvinylchlorid, aus hochmolekularem Wachs oder aus Paraffin verwendet wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein Ätzbad (12) aus 5°/o Kaliumhydroxyd und 95% Wasser verwendet wird.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß der einkristalline Niederschlag aus der Gas- oder Dampfphase durch thermische Zersetzung einer Verbindung hergestellt wird, bei der zunächst dotiertes halbleitendes Material mit einem zum Transport dienenden Element verbunden wird, diese Verbindung so über die Einsenkung des Halbleiterkörpers transportiert wird, daß dotiertes Halbleitermaterial sich nach thermischer Zersetzung niederschlägt.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschriften Nr. 1029 485,
051 985;
USA.-Patentschrift Nr. 2 805 968;
Französische Patentschrift Nr. 1131 213;
Telefunken Röhre, 1958, Nr. 35, S. 63 bis 76.
Hierzu 1 Blatt Zeichnungen
1 309 549/222 4.63
DEJ18210A 1959-05-28 1960-05-28 Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren Pending DE1146982B (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US816573A US3000768A (en) 1959-05-28 1959-05-28 Semiconductor device with controlled zone thickness
US816572A US3047438A (en) 1959-05-28 1959-05-28 Epitaxial semiconductor deposition and apparatus
US863318A US3014820A (en) 1959-05-28 1959-12-31 Vapor grown semiconductor device
US35804A US3100166A (en) 1959-05-28 1960-06-13 Formation of semiconductor devices

Publications (1)

Publication Number Publication Date
DE1146982B true DE1146982B (de) 1963-04-11

Family

ID=27488329

Family Applications (3)

Application Number Title Priority Date Filing Date
DEJ18210A Pending DE1146982B (de) 1959-05-28 1960-05-28 Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren
DEJ18778A Pending DE1178827B (de) 1959-05-28 1960-09-28 Verfahren zur Herstellung von Halbleiterkoerpern fuer Halbleiterbauelemente durch pyrolytische Zersetzung einer Halbleiterverbindung
DEJ19553A Pending DE1222586B (de) 1959-05-28 1961-03-09 Formierung von Halbleitern

Family Applications After (2)

Application Number Title Priority Date Filing Date
DEJ18778A Pending DE1178827B (de) 1959-05-28 1960-09-28 Verfahren zur Herstellung von Halbleiterkoerpern fuer Halbleiterbauelemente durch pyrolytische Zersetzung einer Halbleiterverbindung
DEJ19553A Pending DE1222586B (de) 1959-05-28 1961-03-09 Formierung von Halbleitern

Country Status (4)

Country Link
US (4) US3000768A (de)
DE (3) DE1146982B (de)
GB (4) GB916887A (de)
NL (4) NL256300A (de)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL265823A (de) * 1960-06-13
NL268758A (de) * 1960-09-20
DE1498891A1 (de) * 1960-12-06 1969-02-06 Siemens Ag Verfahren zur Bestimmung der Konzentration von aktiven Verunreinigungen in einer zur Darstellung eines halbleitenden Elements geeigneten Verbindung
NL275516A (de) * 1961-03-02
NL273326A (de) * 1961-04-14
US3210624A (en) * 1961-04-24 1965-10-05 Monsanto Co Article having a silicon carbide substrate with an epitaxial layer of boron phosphide
NL265122A (de) * 1961-05-24
DE1137807B (de) * 1961-06-09 1962-10-11 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
US3172792A (en) * 1961-07-05 1965-03-09 Epitaxial deposition in a vacuum onto semiconductor wafers through an in- teracttgn between the wafer and the support material
FR1303635A (fr) * 1961-08-04 1962-09-14 Csf Procédé de fabrication de dispositifs à semi-conducteur
US3219891A (en) * 1961-09-18 1965-11-23 Merck & Co Inc Semiconductor diode device for providing a constant voltage
NL283619A (de) * 1961-10-06
US3237062A (en) * 1961-10-20 1966-02-22 Westinghouse Electric Corp Monolithic semiconductor devices
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3200018A (en) * 1962-01-29 1965-08-10 Hughes Aircraft Co Controlled epitaxial crystal growth by focusing electromagnetic radiation
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
US3213827A (en) * 1962-03-13 1965-10-26 Union Carbide Corp Apparatus for gas plating bulk material to metallize the same
US3178798A (en) * 1962-05-09 1965-04-20 Ibm Vapor deposition process wherein the vapor contains both donor and acceptor impurities
NL294124A (de) * 1962-06-18
US3234058A (en) * 1962-06-27 1966-02-08 Ibm Method of forming an integral masking fixture by epitaxial growth
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
NL296876A (de) * 1962-08-23
US3399072A (en) * 1963-03-04 1968-08-27 North American Rockwell Magnetic materials
US3316130A (en) * 1963-05-07 1967-04-25 Gen Electric Epitaxial growth of semiconductor devices
US3317801A (en) * 1963-06-19 1967-05-02 Jr Freeman D Shepherd Tunneling enhanced transistor
US3316131A (en) * 1963-08-15 1967-04-25 Texas Instruments Inc Method of producing a field-effect transistor
US3206339A (en) * 1963-09-30 1965-09-14 Philco Corp Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites
US3278347A (en) * 1963-11-26 1966-10-11 Int Rectifier Corp High voltage semiconductor device
US3290188A (en) * 1964-01-10 1966-12-06 Hoffman Electronics Corp Epitaxial alloy semiconductor devices and process for making them
US3797102A (en) * 1964-04-30 1974-03-19 Motorola Inc Method of making semiconductor devices
US3502516A (en) * 1964-11-06 1970-03-24 Siemens Ag Method for producing pure semiconductor material for electronic purposes
US3332143A (en) * 1964-12-28 1967-07-25 Gen Electric Semiconductor devices with epitaxial contour
US3409482A (en) * 1964-12-30 1968-11-05 Sprague Electric Co Method of making a transistor with a very thin diffused base and an epitaxially grown emitter
US3793712A (en) * 1965-02-26 1974-02-26 Texas Instruments Inc Method of forming circuit components within a substrate
DE1297586B (de) * 1965-04-20 1969-06-19 Halbleiterwerk Frankfurt Oder Verfahren zur Herstellung epitaktischer Halbleiterschichten mit Hilfe einer chemischen Transportreaktion
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3322581A (en) * 1965-10-24 1967-05-30 Texas Instruments Inc Fabrication of a metal base transistor
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
GB1094457A (en) * 1965-11-27 1967-12-13 Ferranti Ltd Improvements relating to the manufacture of thermo-electric generators
US3473976A (en) * 1966-03-31 1969-10-21 Ibm Carrier lifetime killer doping process for semiconductor structures and the product formed thereby
US3453154A (en) * 1966-06-17 1969-07-01 Globe Union Inc Process for establishing low zener breakdown voltages in semiconductor regulators
US3446659A (en) * 1966-09-16 1969-05-27 Texas Instruments Inc Apparatus and process for growing noncontaminated thermal oxide on silicon
US3421933A (en) * 1966-12-14 1969-01-14 North American Rockwell Spinel ferrite epitaxial composite
US3524776A (en) * 1967-01-30 1970-08-18 Corning Glass Works Process for coating silicon wafers
US3470038A (en) * 1967-02-17 1969-09-30 Bell Telephone Labor Inc Electroluminescent p-n junction device and preparation thereof
DE1769605A1 (de) * 1968-06-14 1971-07-01 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus Halbleitermaterial fuer elektrische Bauelemente
DE1900116C3 (de) * 1969-01-02 1978-10-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen hxxochreiner, aus Silicium bestehender einkristalliner Schichten
US3836408A (en) * 1970-12-21 1974-09-17 Hitachi Ltd Production of epitaxial films of semiconductor compound material
FR2133498B1 (de) * 1971-04-15 1977-06-03 Labo Electronique Physique
US3805736A (en) * 1971-12-27 1974-04-23 Ibm Apparatus for diffusion limited mass transport
JPS5137915B2 (de) * 1973-10-19 1976-10-19
US4047496A (en) * 1974-05-31 1977-09-13 Applied Materials, Inc. Epitaxial radiation heated reactor
US4081313A (en) * 1975-01-24 1978-03-28 Applied Materials, Inc. Process for preparing semiconductor wafers with substantially no crystallographic slip
JPS5814644B2 (ja) * 1975-05-14 1983-03-22 松下電器産業株式会社 ヒカリデンソウロノセイゾウホウホウ
US4053350A (en) * 1975-07-11 1977-10-11 Rca Corporation Methods of defining regions of crystalline material of the group iii-v compounds
US4048955A (en) * 1975-09-02 1977-09-20 Texas Instruments Incorporated Continuous chemical vapor deposition reactor
US4115163A (en) * 1976-01-08 1978-09-19 Yulia Ivanovna Gorina Method of growing epitaxial semiconductor films utilizing radiant heating
US4063529A (en) * 1977-04-19 1977-12-20 Ellin Petrovich Bochkarev Device for epitaxial growing of semiconductor periodic structures from gas phase
US4275094A (en) * 1977-10-31 1981-06-23 Fujitsu Limited Process for high pressure oxidation of silicon
US4609424A (en) * 1981-05-22 1986-09-02 United Technologies Corporation Plasma enhanced deposition of semiconductors
US4421592A (en) * 1981-05-22 1983-12-20 United Technologies Corporation Plasma enhanced deposition of semiconductors
JPS60116778A (ja) * 1983-11-23 1985-06-24 ジエミニ　リサーチ，インコーポレイテツド 化学蒸着方法及び装置
US4698486A (en) * 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
US4649261A (en) * 1984-02-28 1987-03-10 Tamarack Scientific Co., Inc. Apparatus for heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
GB2196019A (en) * 1986-10-07 1988-04-20 Cambridge Instr Ltd Metalorganic chemical vapour deposition
US5259883A (en) * 1988-02-16 1993-11-09 Kabushiki Kaisha Toshiba Method of thermally processing semiconductor wafers and an apparatus therefor
JPH0897159A (ja) * 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
DE10128091C1 (de) * 2001-06-11 2002-10-02 Applied Films Gmbh & Co Kg Vorrichtung für die Beschichtung eines flächigen Substrats
KR101067902B1 (ko) 2001-12-26 2011-09-27 맷슨 테크날러지 캐나다 인코퍼레이티드 온도 측정 및 열처리 방법과 시스템
US9627244B2 (en) 2002-12-20 2017-04-18 Mattson Technology, Inc. Methods and systems for supporting a workpiece and for heat-treating the workpiece
WO2005059991A1 (en) 2003-12-19 2005-06-30 Mattson Technology Canada Inc. Apparatuses and methods for suppressing thermally induced motion of a workpiece
US8454356B2 (en) 2006-11-15 2013-06-04 Mattson Technology, Inc. Systems and methods for supporting a workpiece during heat-treating
KR20090035869A (ko) * 2007-10-08 2009-04-13 삼성전자주식회사 유기 반도체 소자
US9070590B2 (en) 2008-05-16 2015-06-30 Mattson Technology, Inc. Workpiece breakage prevention method and apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1131213A (fr) * 1955-09-09 1957-02-19 Csf Procédé et appareil de contrôle de l'épaisseur d'un échantillon de semi-conducteur au cours d'une attaque électrolytique
US2805968A (en) * 1952-06-02 1957-09-10 Rca Corp Semiconductor devices and method of making same
DE1029485B (de) * 1956-08-27 1958-05-08 Telefunken Gmbh Verfahren zum Anbringen eines Zuleitungsdrahtes an der Oberflaeche eines halbleitenden Koerpers
DE1051985B (de) * 1955-11-04 1959-03-05 Philco Corp Verfahren zur elektrolytischen Behandlung eines Halbleiterkoerpers fuer Halbleiteranordnungen

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE420834A (de) * 1936-03-30
US2438892A (en) * 1943-07-28 1948-04-06 Bell Telephone Labor Inc Electrical translating materials and devices and methods of making them
DE883784C (de) * 1949-04-06 1953-06-03 Sueddeutsche App Fabrik G M B Verfahren zur Herstellung von Flaechengleichrichtern und Kristallverstaerkerschichten aus Elementen
US2602033A (en) * 1950-01-18 1952-07-01 Bell Telephone Labor Inc Carbonyl process
NL160163B (nl) * 1950-03-31 Staley Mfg Co A E Werkwijze voor het vervaardigen van tabletten.
BE509317A (de) * 1951-03-07 1900-01-01
US2763581A (en) * 1952-11-25 1956-09-18 Raytheon Mfg Co Process of making p-n junction crystals
BE529698A (de) * 1953-06-19
DE960268C (de) * 1953-09-20 1957-03-21 Siemens Ag Verfahren zum verarmungsverhindernden Schmelzen von Verbindungen mit wesentlich verschiedenen Partialdampfdrucken ueber der Schmelze
GB745698A (en) * 1953-09-25 1956-02-29 Standard Telephones Cables Ltd Improvements in or relating to methods of producing silicon of high purity
US2846346A (en) * 1954-03-26 1958-08-05 Philco Corp Semiconductor device
US2900584A (en) * 1954-06-16 1959-08-18 Motorola Inc Transistor method and product
DE1029803B (de) * 1954-09-18 1958-05-14 Siemens Ag Verfahren zur Herstellung einer Verbindung oder einer Legierung in kristalliner Form durch Zusammen-schmelzen der Komponenten in einem abgeschlossenen System
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices
US2885609A (en) * 1955-01-31 1959-05-05 Philco Corp Semiconductive device and method for the fabrication thereof
US2845374A (en) * 1955-05-23 1958-07-29 Texas Instruments Inc Semiconductor unit and method of making same
US2766144A (en) * 1955-10-31 1956-10-09 Lidow Eric Photocell
US2898248A (en) * 1957-05-15 1959-08-04 Ibm Method of fabricating germanium bodies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2805968A (en) * 1952-06-02 1957-09-10 Rca Corp Semiconductor devices and method of making same
FR1131213A (fr) * 1955-09-09 1957-02-19 Csf Procédé et appareil de contrôle de l'épaisseur d'un échantillon de semi-conducteur au cours d'une attaque électrolytique
DE1051985B (de) * 1955-11-04 1959-03-05 Philco Corp Verfahren zur elektrolytischen Behandlung eines Halbleiterkoerpers fuer Halbleiteranordnungen
DE1029485B (de) * 1956-08-27 1958-05-08 Telefunken Gmbh Verfahren zum Anbringen eines Zuleitungsdrahtes an der Oberflaeche eines halbleitenden Koerpers

Also Published As

Publication number Publication date
DE1222586B (de) 1966-08-11
US3014820A (en) 1961-12-26
DE1178827B (de) 1964-10-01
GB916887A (en) 1963-01-30
US3100166A (en) 1963-08-06
NL133151C (de) 1900-01-01
GB974750A (en) 1964-11-11
US3000768A (en) 1961-09-19
GB891572A (en) 1962-03-14
NL251614A (de) 1900-01-01
US3047438A (en) 1962-07-31
GB916888A (en) 1963-01-30
NL262369A (de) 1900-01-01
NL256300A (de) 1900-01-01

Similar Documents

Publication Publication Date Title
DE1146982B (de) Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2131391A1 (de) Elektrolumineszenz-Halbleiterbauteile
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE1246685B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1231033B (de) Druckempfindliches Halbleiterbauelement mit drei Zonen abwechselnd entgegengesetztenLeitungstyps und einem Stempel auf einer Zone
DE1166938B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1764023B2 (de) Halbleiterbauelement und verfahren zum herstellen
DE1061907B (de) Verfahren zur Herstellung von Flaechen-Halbleiterkristalloden mit mindestens zwei verschmolzenen Halbleiterteilen vom entgegengesetzten Leitfaehigkeitstyp
DE1240826B (de) Verfahren zur Herstellung dotierter einkristalliner Halbleiterkoerper durch epitaktisches Aufwachsen aus der Dampfphase
DE2008397C3 (de) Verfahren zum Herstellen eines Kontaktes auf einem n-leitenden Galliumarsenidsubstrat
DE910193C (de) Verfahren zur Herstellung eines gleichrichtenden, insbesondere lichtempfindlichen Halbleiterelements
DE1163977B (de) Sperrfreier Kontakt an einer Zone des Halbleiterkoerpers eines Halbleiterbauelementes
DE2420741C2 (de) Herstellungsverfahren für eine Leuchtdiode