WO2000016403A1 - Halbleitervorrichtung und halbleiterstruktur mit kontaktierung - Google Patents

Halbleitervorrichtung und halbleiterstruktur mit kontaktierung Download PDF

Info

Publication number
WO2000016403A1
WO2000016403A1 PCT/DE1999/002800 DE9902800W WO0016403A1 WO 2000016403 A1 WO2000016403 A1 WO 2000016403A1 DE 9902800 W DE9902800 W DE 9902800W WO 0016403 A1 WO0016403 A1 WO 0016403A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor
contact
semiconductor device
area
Prior art date
Application number
PCT/DE1999/002800
Other languages
English (en)
French (fr)
Inventor
Wolfgang Bartsch
Heinz Mitlehner
Dietrich Stephani
Original Assignee
Siced Electronics Development Gmbh & Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siced Electronics Development Gmbh & Co. Kg filed Critical Siced Electronics Development Gmbh & Co. Kg
Publication of WO2000016403A1 publication Critical patent/WO2000016403A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the invention relates to a semiconductor device with contacting and a semiconductor structure comprising such semiconductor devices with contacting.
  • the invention relates to a semiconductor device which comprises a buried island region within a first semiconductor region.
  • a semiconductor device in which a current flow between a first and a second electrode is controlled.
  • the current is switched on and off or also limited to a maximum value.
  • the semiconductor device largely consists of a first semiconductor region of a predetermined conductivity type.
  • an n-type first semiconductor region is used.
  • the semiconductor device has at least one lateral channel region within this first semiconductor region, lateral being understood here to mean a direction parallel to a surface of the first semiconductor region. Accordingly, vertical is to be understood as a direction running perpendicular to the surface.
  • the lateral channel area is delimited by at least one pn junction, in particular by the depletion zone (zone with depletion of charge carriers and thus high electrical resistance; space charge zone) of this pn junction.
  • the extent of this depletion zone can also be set by a control voltage, among other things.
  • the ph junction is formed between the first semiconductor region and a buried p-type island region.
  • the buried island area shields the first electrode from the high electric field in the reverse direction. Because of its advantageous properties in this regard, in particular because of the high breakdown strength, silicon carbide (SiC) is used as the preferred material for the semiconductor device.
  • SiC silicon carbide
  • 97/23911 AI is not, however, how to make appropriate contact with the buried island area.
  • Vol tage Power MOSFET Structure "by PM Shenoy et al., IEEE Electron Device Letters, Vol. 18, No. 12, Dec. 1997, pages 589 to 591, is a semiconductor device in the form of a MOSFET (Metal Oxide Semiconductor Field Effect transistor) based on SiC of the 6H polytype
  • MOSFET contains a p-type island region buried in an n-type semiconductor region.
  • the depletion zone which forms at the p-n junction of these two regions and a further depletion zone, which can be varied in its local extent via a MOS control electrode, delimit a lateral channel region, via which a current flow between two electrodes is also controlled.
  • the buried island area in turn shields the first electrode from a blocking field.
  • a conductive connection between the first electrode and the buried island area is indicated schematically in the attachment. However, a specific embodiment of this conductive connection is not disclosed.
  • a further semiconductor device which comprises a first semiconductor region with a buried island region of opposite conductivity type as well as two electrodes and a control electrode.
  • the depletion zones caused by the control electrode and the buried island area again form a channel area in which a current flowing between the two electrodes is controlled.
  • the control electrode is either as Schottky contact or as MOS contact.
  • 3C, 6H or 4H silicon carbide is used as the semiconductor material.
  • a semiconductor structure is disclosed which is composed of several of the described semiconductor devices, which are integrated in a common silicon carbide substrate. The individual semiconductor devices are connected in parallel. The individual buried island areas of the respective semiconductor devices can be understood as a single buried island area.
  • US 5,543,637 does not disclose like that
  • Island areas are connected to each other, and also not how the possibly connected island areas can be contacted from the outside.
  • Control electrode is electrically conductively connected to an n-type buried island area via a p-type annular region with the buried island area.
  • a p-shaped kessiform area is formed which has an n-type opening as its bottom only within the buried island area.
  • a current flowing between the first and a second electrode within the n-type semiconductor region must therefore always pass through this single opening.
  • the first control electrode can be designed as a Schottky contact or as a contact on a further p-type region within said p-type vessel. Both control electrodes and the first electrode can both be electrically insulated from one another and can be designed as a single electrode in the form of a common aluminum coating.
  • the electrical connection of the buried island area via the side wall of the boiler does provide a very efficient shielding of the first electrode in the event of a lock; in the case of transmission, the relatively small opening in the buried island area leads to a relatively high resistance to the flowing electrical current.
  • the kessiform design complicates a multi-cell structure of a semiconductor structure with the described semiconductor device as a single cell.
  • DE 298 01 945.0 U1 discloses a semiconductor structure consisting of a plurality of individual semiconductor cells connected together, the individual cells being able to assume the form of the semiconductor device described in connection with WO 97/23911 A1.
  • the semiconductor structure again serves to control or limit a current flow.
  • the p-type buried island regions of the semiconductor cells are connected to one another in an electrically conductive manner via p-type connecting webs.
  • a relatively large area of material is removed from the n-conducting semiconductor region up to the level of the buried island regions. This exposes a large-area p-type island contact area which is electrically connected to the buried island areas of the semiconductor cells.
  • the buried island areas can thus be contacted electrically via this island contact area.
  • the area of the semiconductor structure in which the island contact area is located is lost for the arrangement of further semiconductor cells.
  • the interconnection of the buried island areas via the connecting webs constitutes a resistance network. This has the consequence that a buried island area located away from the island contact area can only be contacted via the resistance of the buried island areas closer to the island contact area and the associated connecting webs. This results in a different and sometimes considerable ohmic connection resistance for the individual buried island areas.
  • the invention is based on the object of specifying a semiconductor device of the type described at the outset, which makes it possible to make contact with the buried island region, which is space-saving and is particularly well suited for a multi-cell structure of a semiconductor structure with the semiconductor device as a single cell.
  • the buried island area should be able to be contacted with as low an impedance as possible.
  • the semiconductor device with contacting is a semiconductor device which a) a first semiconductor region of a predetermined line type (n or p) with a surface, b) a contact region which is arranged on the surface within the first semiconductor region , c) a channel region formed as part of the first semiconductor region, which lies within a path of a current from or to the contact region and within which the current can be influenced via at least one depletion zone, d) an island region buried within the first semiconductor region with a conductivity type different from that of first semiconductor region of opposite conductivity type (p or n), which is arranged below the contact region, and e) comprises at least one contact hole reaching into the contact region as far as the island region.
  • the invention is based on the knowledge that the buried island area can be contacted particularly easily through a contact hole which is located within the contact area. Since an electrically conductive contact is provided anyway at the location of the contact area, the measure requires that below the contact area within to contact the buried island region in the first semiconductor region, no additional space requirement. In contrast to the state of the art (US 4,454,523), this contacting of the buried island area means no impairment for a multi-cell structure. On the basis of the semiconductor device according to the invention as an individual cell, a semiconductor structure with many such individual cells can be easily implemented. Due to the selected space-saving type of contacting, the semiconductor device can very well be arranged next to one another multiple times within a semiconductor structure.
  • the contact area and the buried island area are short-circuited via a first electrode.
  • the first electrode extends through the contact hole to the buried island area.
  • This short circuit practically eliminates or at least greatly reduces an input capacity that would otherwise develop between the contact area and the buried island area. Since the controllability and, in particular, also the disconnectability of the current is largely determined by this output capacitance and also the abovementioned connection resistance, the minimization of these variables here results in improved control and switching behavior. This measure makes the semiconductor device very useful Use a faster switch with the switching speed mentioned above.
  • the buried island region is connected to the first electrode with a plurality of contact holes, each of which extends through the contact region to the buried island region. This reduces the likelihood of incorrect contact. Due to the usual fluctuations in the etching process by means of which the contact hole is produced, it can happen that the contact hole does not reach the buried island area. However, if several contact holes are provided, the probability that none of the contact holes reach the buried island area is correspondingly reduced.
  • the channel region is bounded or pinched off on at least one side by at least one first depletion zone of a Schottky contact.
  • the Schottky contact can in particular be formed with the first electrode and a region of the first semiconductor region lying outside the at least one contact region. This can be achieved, for example, by suitably chosen doping of these two areas.
  • the Schottky contact can also be formed with an additional control electrode, to which a control voltage can be applied, and a region of the first semiconductor region that lies outside the at least one contact region. In this case, the first electrode and the control electrode are electrically insulated from one another.
  • the channel region is bounded or pinched off by at least one first depletion zone, which is caused by an MIS (Metal Insulator Semiconductor) contact, in particular by a MOS (Metal Oxide Semiconductor) contact.
  • An MIS contact is one outside the at least one contact area to understand the surface of the first semiconductor region arranged layer structure of a first insulation layer and an overlying control electrode.
  • the first insulation layer is preferably an oxide layer.
  • At least one first depletion zone at the channel region is the depletion zone of a p-n junction, which is located between the first semiconductor region and at least one second semiconductor region.
  • the at least one second semiconductor region is arranged on the surface within the first semiconductor region. It has the opposite conductivity type to the conductivity type of the first semiconductor region.
  • a first variant of this embodiment with at least one second semiconductor region is characterized in that a charge storage effect is used in the second semiconductor region. This is achieved by electrically insulating the second semiconductor region on its surface with a first insulation layer, preferably with an oxide layer.
  • the semiconductor device is used as a current limiter, the charge storage in the second semiconductor region causes the channel region to be pinched off even when the voltage decreases.
  • an acceptable limiting current reverse current
  • This semiconductor device can be used to implement a passive current limiter in which the channel region is normally open and is only pinched off by a voltage drop caused by a large current.
  • the second semiconductor region is contacted oh sch with a control electrode.
  • a control voltage By applying a control voltage to this control electrode, the extent of the first depletion zone of the pn junction can be controlled and thus the electrical resistance of the channel region.
  • the channel area can also normally be cut off and opened (generated) only when the control voltage is applied.
  • An active current limiter can be implemented with this controllable semiconductor device.
  • the first electrode and the control electrode can be electrically insulated from one another in particular via a second insulation layer.
  • the second insulation layer preferably consists of an oxide.
  • the first electrode in addition to the at least one contact region of the first semiconductor region, can also make ohmic contact with the second semiconductor region on its surface not adjoining the first semiconductor region.
  • the contact area and the second semiconductor area are thus electrically short-circuited.
  • the first electrode and control electrode then form a common electrode.
  • At least one second depletion zone is provided in the channel area.
  • This second depletion zone is formed by a p-n junction between the first semiconductor region and the buried island region, which preferably extends further in all directions parallel to the surface of the first semiconductor region than the contact region.
  • This embodiment of the semiconductor device is particularly resistant to breakdown because of the lateral channel.
  • the buried island area is preferably also designed such that the first and the second depletion zone surrounding the island area overlap in a projection into a common plane at their lateral edges. Said lateral channel then lies precisely in this overlap area between the two depletion zones within the first semiconductor region.
  • the semiconductor device consists at least partially of a semiconductor material which has a band gap of at least 2 eV.
  • a semiconductor material with a high band gap of at least 2 eV is particularly advantageous.
  • a suitable semiconductor material with a sufficiently high band gap is, for example, diamond, gallium nitride (GaN), indium phosphide (InP) or preferably silicon carbide (SiC). Because of the extremely low intrinsic charge carrier concentration (charge carrier concentration without doping) and the very low transmission loss, the semiconductor materials mentioned, in particular SiC, are particularly advantageous. The low intrinsic charge concentration favors or even enables charge storage.
  • the semiconductors mentioned also have a significantly higher breakdown strength than the “universal semiconductor” silicon, so that the semiconductor device can be used at a higher voltage.
  • the preferred semiconductor material is silicon carbide (SiC), in particular single-crystal silicon carbide of 3C or 4H - or 6H or 15R poly type because SiC has superior electronic and thermal properties.
  • Silicon carbide is also particularly favorable because, in the case of a semiconductor device made of SiC, a parasitic bipolar transistor, in particular, only switches on between the buried island region and the second semiconductor region when the control voltage applied to the control electrode is high, for example of more than 40 V.
  • the high value of 40 V for this switch-on voltage is due to the very high diffusion voltage of approximately 2.7 V for SiC. Silicon, on the other hand, only has a diffusion voltage of approximately 0.7 V, which also means that the switch-on voltage mentioned is unfavorable shifts to a significantly lower value.
  • a multi-cell semiconductor structure can advantageously be constructed with the semiconductor device as an individual cell. Thanks to the contacting of the buried island area through the contact hole in the contact area, the individual semiconductor devices can be arranged directly next to one another. From the total space available for the semiconductor structure, for example on a substrate, no space is then lost for contacting the buried island regions. A very high space yield is thus achieved.
  • FIG. 1 shows a semiconductor device with contacting an island area via a contact hole
  • FIG. 2 shows a semiconductor device with contacting an island area via several contact holes
  • FIG. 3 to 6 exemplary embodiments for controlling a channel area of the semiconductor devices according to FIG. 1 or 2 by means of depletion zones and FIG. 7 a multi-cell semiconductor structure with the semiconductor device according to FIG. 6 as a single cell.
  • the semiconductor device 100 shown in FIG. 1 comprises a first semiconductor region 2 of the n-type conduction (electron line) and a buried island region 3 of the p-type conduction (perforated line).
  • the first semiconductor region 2 has a surface 20.
  • the buried island region 3 is arranged below this surface 20 within the first semiconductor region 2 and runs at least on its surface 20 facing the first semiconductor region 2 Lateral side, ie essentially parallel to the surface 20 of the first semiconductor region 2.
  • the first semiconductor region 2 consists of a substrate 27 and an epitaxially grown semiconductor layer 26 of the same conductivity type as that of the substrate 27 arranged thereon. In general, it has a lower charge carrier concentration than the substrate 27.
  • SiC is used as the semiconductor material.
  • Preferred dopants for SiC are boron and aluminum for p-doping and nitrogen for n-doping.
  • the buried island region 3 is preferably produced by ion implantation of dopant particles into the surface 20 of the first semiconductor region 2.
  • epitaxial growth of corresponding semiconductor layers and subsequent structuring of these layers can also be provided.
  • the lateral extent of the buried island region 3 parallel to the surface 20 of the first semiconductor region 2 in the cross section shown is between 10 ⁇ m and 30 ⁇ m.
  • a contact region 5 is provided on the surface 20 of the first semiconductor region 2.
  • the contact area 5 is preferably doped higher and of the same conductivity type as that of the first semiconductor area 2.
  • the lateral extent of the contact area 5 is smaller in all directions parallel to the surface 20 of the first semiconductor area 2 than the lateral extent of the buried island area 3.
  • the lateral area is usually located Extension of the contact area between 6 ⁇ m and 28 ⁇ m.
  • the buried island region 3 and the contact region 5 are arranged relative to one another such that in a projection perpendicular to the surface 20 of the first semiconductor region 2, the projection of the contact region 5 lies entirely within the projection of the buried island region 3.
  • a contact hole 70 is provided within the contact area 5, which extends in the depth direction to the buried island area 3.
  • the buried island region 3 can be contacted electrically in a simple manner via this contact hole 70.
  • a first electrode 50 made of an electrically conductive material is provided, which makes ohmic contact with both the contact region 5 and the buried island region 3.
  • Contact area 5 and buried island area 3 are then short-circuited, as a result of which a capacitance that otherwise develops between these two areas is advantageously practically eliminated, but at least greatly reduced. Because of the direct connection to the first electrode 50, the contact hole 70 also enables very low-tube contacting of the buried island region 3.
  • the reduced values of the capacitance and the ohmic connection resistance have a particularly positive effect when rapid switching operations are carried out with the semiconductor device 100 should be.
  • Polysilicon or a metal preferably nickel (Ni), aluminum (Al), tantalum (Ta), titanium (Ti) or tungsten (W), can be used as the material for the first electrode 50.
  • the contact hole is produced in particular using a dry etching process. Since each etching process is associated with certain fluctuations in terms of the etching depth, connecting the buried island region 3 via only a single contact hole 70 can lead to incorrect contacting, in particular if the etching depth is not sufficient. To avoid this, a plurality of contact holes 70 can therefore be provided. 2 shows a section of such a half conductor device 100 with a plurality of contact holes 70. The risk of incorrect contacting due to insufficient etching depth is significantly reduced with the illustrated embodiment.
  • a second electrode 60 is also provided.
  • a current I can be passed through the semiconductor device 100 via them and the first electrode 50.
  • the second electrode 60 is on a further surface of the first that faces away from the surface 20
  • Semiconductor region 2 arranged (vertical structure). However, it can also be arranged on the surface 20 (lateral structure).
  • a p-n junction is formed between the first semiconductor region 2 and the buried island region 3, the depletion zone (rough charge zone, zone with depletion of charge carriers) being referred to here as the second depletion zone 23.
  • the second depletion zone 23 surrounds the entire buried island area 3. Both depletion zones 23 and 24 are shown in broken lines in FIG.
  • the first and second depletion zones 23 and 24 delimit a channel region 22 which lies within the first semiconductor region 2 and in the current path between the first and second electrodes 50 and 60.
  • the first depletion zone 24 and the buried island region 3 are arranged such that the two depletion zones 23 and 24 overlap at their lateral edges in a projection onto the surface 20 of the first semiconductor region 2.
  • the channel area is located just within this overlap area.
  • the length of the channel region 22 is typically between 1 ⁇ m and 5 ⁇ m.
  • the vertical extent of the channel region 22 is between 0.1 ⁇ m and 1 ⁇ m. Because the two extending into the channel area 22 Depletion zones 23 and 24 due to the severe depletion of charge carriers have a significantly higher electrical resistance than the first semiconductor region 2, essentially only the inner region of the channel region 22 is current-carrying.
  • the channel region decisively determines the behavior of the entire semiconductor device 100.
  • the behavior when an operating voltage is applied in the forward direction depends on the electrical current I flowing between the two electrodes 50 and 60 through the semiconductor device 100.
  • the forward voltage drop between the electrodes 50 and 60 increases. This leads to an increase in the depletion zones 23 and 24 and to a reduction in the cross section in the channel region 22, which is associated with a corresponding increase in resistance.
  • saturation current critical current
  • FIGS. 3 to 6 all relate to the configuration of the first depletion zone 24. Therefore, only the section of the semiconductor device 100 of FIG. 1 that is relevant for this is shown.
  • the first space charge zone 24 is caused by a Schottky contact.
  • a control electrode 40 is located directly on the surface 20 of the first semiconductor region 2. By applying a corresponding control voltage to the control electrode 40, the dimensions of the first space charge zone 24 and thus the channel region 22 can be influenced.
  • control electrode 40 is spaced apart from the first electrode 50 by an intermediate region 45.
  • this intermediate area 45 there can either be electrically insulating or conductive material.
  • the first space charge zone 24 can be controlled independently of the potential at the contact area 5 and at the buried island area 3.
  • the first electrode 50 and the control electrode 40 form a common electrode.
  • An ohmic contact is formed on the contact area 5 and a Schottky contact is formed on the area of the surface 20 outside the contact area 5.
  • the first depletion zone 24 then extends up to the contact area 5.
  • the simultaneous formation of an ohmic and a Schottky contact can be achieved, for example, by suitably adjusting the charge carrier concentrations of the contact region 5 and the first semiconductor region 2 during doping.
  • the dopant concentration of the contact region 5 is chosen to be over 110 19 cm "3 and that of the first semiconductor region 2 is less than 210 16 cm -3 .
  • An advantageous material for the first electrode 50 is then nickel (Ni).
  • the first space charge zone 24 is brought about by a MOS (Metal Oxide Semiconductor) contact.
  • MOS Metal Oxide Semiconductor
  • a first insulation layer 12 m in the form of an oxide layer is located directly on the surface 20.
  • a control electrode 40 is arranged thereon, via which the first space charge zone 24 can in turn be controlled. Thanks to the first insulation layer 12, this control then takes place practically without power.
  • a second semiconductor region 4 is arranged on the surface 20 within the first semiconductor region 2, which has opposite conductor type to the conduction type of the first semiconductor region 2, that is to say the p-conduction type in the exemplary embodiment shown . It is also preferably produced by ion implantation. Between the first half ter region 2 and the second semiconductor region 4, a pn junction is formed, the depletion zone of which forms the first depletion zone 24 here.
  • the second semiconductor region 4 completely surrounds the contact region 5 and is laterally spaced apart from the second semiconductor region 4 in the embodiment shown.
  • the lateral distance of the contact region 5 from the second semiconductor region 4 is between 1 ⁇ m and 3 ⁇ m. However, both areas can also directly adjoin one another.
  • a layer extends from the second semiconductor region 4 to the contact region 5 on the surface 20.
  • This layer consists of electrically insulating material in the first embodiment and of conductive material in the second embodiment.
  • a passive semiconductor device 100 results which cannot be controlled from the outside in a targeted manner, for example by applying a control voltage.
  • a first insulation layer 12 which also covers an adjacent edge region of the contact region 5, is arranged on the free surface of the second semiconductor region 4 that does not adjoin the first semiconductor region 2.
  • the first insulation layer 12 electrically isolates the second semiconductor region 4 and at the same time prevents charges (electrons in the illustrated case) that have diffused from the first depletion zone 24 from flowing into the second semiconductor region 4.
  • the leakage currents of the first insulation layer 12 should be as low as possible in order to ensure good charge storage in the second semiconductor region 4.
  • Another function of the first insulation layer 12 is the electrical insulation of the second semiconductor region 4 from the first electrode 50.
  • an oxide preferably the dielectric silicon dioxide (SiO 2 ), is used for the first insulation layer 12, which is in particular thermally grown.
  • Thermal oxide has excellent insulation properties and can be produced on SiC by dry or wet oxidation at temperatures above 1000 ° C.
  • the first electrode 50 contacting the contact region 5 also extends to the second semiconductor region 4 and also makes ohmic contact with it.
  • the first and second semiconductor regions 2 and 4 and the buried island region 3 are then connected to one another in an electrically conductive, in particular low-resistance, manner via the first electrode.
  • a separate control electrode 40 is provided on the second semiconductor region 4.
  • the control electrode 40 is buried under a second insulation layer 11, as a result of which it is electrically insulated from the first electrode 50.
  • the extent of the first depletion zone 24 can be changed independently of a potential present at the first electrode 50.
  • the conductivity of the channel region 22 can thus be controlled in this embodiment.
  • FIG. 7 shows a semiconductor structure constructed from many semiconductor devices 100 according to FIG. In FIG 7, a total of three semiconductor devices 100 connected in parallel are shown without restricting generality.
  • the semiconductor structure in each case has first and second electrodes 50 and 60 common to all semiconductor devices 100, between which a current I flows via the semiconductor structure.
  • the current I is divided between the individual semiconductor devices 100. It can be controlled via the control electrodes 40 of the individual semiconductor devices 100, the control electrodes 40 being electrically conductively connected to one another and as a whole representing a metallization network not explicitly shown in FIG.
  • This network of control electrodes 40 is insulated from the first electrode 50 by the second insulation layer 11.
  • the individual semiconductor devices are each designed as at least approximately square cells.
  • another, for example a comb-like topology can also be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Halbleitervorrichtung (100) besteht aus einem ersten Halbleitergebiet (2) eines vorgegebenen Leitungstyps, innerhalb dessen ein an eine Oberfläche (20) angrenzendes Kontaktgebiet (5) mit gleichem Leitungstyp wie der des ersten Halbleitergebiets (2) und ein vergrabenes Inselgebiet (3) mit gegenüber dem Leitungstyp mit gegenüber dem Leitungstyp des ersten Halbleitergebiets (2) entgegesetztem Leitungstyp angeordnet sind. Innerhalb des Kontaktgebiets (5) ist ein Kontaktloch (70) vorgesehen, das bis zum vergrabenen Inselgebiet (3) reicht und das der Kontaktierung desselben dient. Mit der Halbleitervorrichtung (100) läßt sich ein vom oder zum Kontaktgebiet (5) fließender Strom (I) innerhalb eines Kanalgebiets (22) über Verarmungszonen (23, 24) beeinflussen.

Description

Beschreibung
Halbleitervorrichtung und Halbleiterstruktur mit Kontak- tierung
Die Erfindung betrifft eine Halbleitervorrichtung mit Kontak- tierung sowie eine Halbleiterstruktur, die solche Halbleitervorrichtungen mit Kontaktierung umfaßt. Insbesondere betrifft die Erfindung eine Halbleitervorrichtung, welche ein vergra- benes Inselgebiet innerhalb eines ersten Halbleitergebiets umfaßt .
Aus der WO 97/23911 AI ist eine Halbleitervorrichtung bekannt, in der ein Stromfluß zwischen einer ersten und einer zweiten Elektrode gesteuert wird. Insbesondere wird der Strom ein- und ausgeschaltet oder auch auf einen maximalen Wert begrenzt. Die Halbleitervorrichtung besteht zum größten Teil aus einem ersten Halbleitergebiet eines vorgegebenen Leitungstyps. In einer speziellen Ausführungsform wird ein n-leitendes erstes Halbleitergebiet verwendet. Zur Stromsteuerung besitzt die Halbleitervorrichtung innerhalb dieses ersten Halbleitergebiets mindestens ein laterales Kanalgebiet, wobei unter lateral hierbei eine Richtung parallel zu einer Oberfläche des ersten Halbleitergebiets zu verstehen ist. Unter vertikal ist demgemäß dann eine senkrecht zur Oberfläche verlaufende Richtung zu verstehen. Das laterale Kanalgebiet wird durch mindestens einen p-n-Übergang, insbesondere durch die Verarmungszone (Zone mit Verarmung an Ladungsträger und damit hohem elektrischen Widerstand; Raum- ladungszone) dieses p-n-Übergangs, begrenzt. Die Ausdehnung dieser Verarmungszone kann unter anderem auch durch eine Steuerspannung eingestellt werden. Der p-h-Übergang ist zwischen dem ersten Halbleitergebiet und einem vergrabenen p-leitenden Inselgebiet gebildet. Das vergrabene Inselgebiet übernimmt die Abschirmung der ersten Elektrode gegenüber dem hohen elektrischen Feld in Sperrichtung. Wegen seiner diesbezüglich vorteilhaften Eigenschaften, insbesondere wegen der hohen Durchbruchfestigkeit, wird als bevorzugtes Material für die Halbleitervorrichtung Siliciumcarbid (SiC) eingesetzt. Zur Steuerung des lateralen Kanalgebiets kann es notwendig werden, das vergrabene Inselgebiet auf ein bestimmtes oder gegebenenfalls variables Potential zu legen. In der WO
97/23911 AI ist jedoch nicht ausgeführt, wie eine entsprechende Kontaktierung des vergrabenen Inselgebiets vorzunehmen ist .
Aus dem Aufsatz „ The Planar 6H-SiC ACCUFET: A New High -
Vol tage Power MOSFET Structure " von P. M. Shenoy et al . , IEEE Electron Device Let ters , Vol . 18, No . 12, Dec . 1997, Sei ten 589 bi s 591 , ist eine Halbleitervorrichtung in Form eines MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) auf Basis von SiC des 6H-Polytyps bekannt. Der offenbarte
MOSFET enthält ein in einem n-leitenden Halbleitergebiet vergrabenes p-leitendes Inselgebiet. Die sich am p-n-Übergang dieser beiden Gebiete ausbildende Verarmungszone und eine weitere Verarmungszone, die über eine MOS-Steuerelektrode in ihrer lokalen Ausdehnung variiert werden kann, begrenzen ein laterales Kanalgebiet, über das ebenfalls ein Stromfluß zwischen zwei Elektroden gesteuert wird. Das vergrabene Inselgebiet bewirkt wiederum eine Abschirmung der ersten Elektrode gegenüber einem Sperrfeld. In dem Aufsatz ist schematisch eine leitende Verbindung zwischen der ersten Elektrode und dem vergrabenen Inselgebiet angedeutet. Eine konkrete Ausführungsform dieser leitenden Verbindung ist jedoch nicht offenbart.
In der US 5, 543, 637 ist eine weitere Halbleitervorrichtung beschrieben, die ein erstes Halbleitergebiet mit einem vergrabenen Inselgebiet entgegengesetzten Leitungstyps sowie zwei Elektroden und einer Steuerelektrode umfaßt. Die durch die Steuerelektrode und das vergrabene Inselgebiet hervor- gerufenen Verarmungszonen bilden wieder ein Kanalgebiet, in dem ein zwischen den beiden Elektroden fließender Strom gesteuert wird. Die Steuerelektrode ist dabei entweder als Schottky-Kontakt oder als MOS-Kontakt ausgeführt. Als Halbleitermaterial wird 3C-, 6H- oder 4H-Siliciumcarbid verwendet. Außerdem ist eine Halbleiterstruktur offenbart, die sich aus mehreren der beschriebenen Halbleitervorrichtungen, die in ein gemeinsames Siliciumcarbid-Substrat integriert sind, zusammensetzt. Die einzelnen Halbleitervorrichtungen sind dabei parallelgeschaltet. Die einzelnen vergrabenen Inselgebiete der jeweiligen Halbleitervorrichtungen können dabei als ein einziges vergrabenes Inselgebiet aufgefaßt werden. Die US 5,543,637 offenbart jedoch nicht, wie die
Inselgebiete miteinander verbunden sind, und auch nicht, wie die gegebenenfalls miteinander verbundenen Inselgebiete von außen kontaktiert werden können.
Aus der US 4 , 454 , 523 ist eine andere Halbleitervorrichtung insbesondere aus Siliciu bekannt, bei der eine erste Steuerelektrode von einer ersten Elektrode und diese wiederum von einer zweiten Steuerelektrode jeweils vollständig umschlossen ist. Dabei befinden sich alle Kontakte auf einer gemeinsamen Oberfläche eines n-leitenden Halbleitergebiets. Die zweite
Steuerelektrode ist mit einem n-leitenden vergrabenen Inselgebiet über einen p-leitenden ringförmigen Bereich mit dem vergrabenen Inselgebiet elektrisch leitend verbunden. Dadurch wird ein p-leitender kesseiförmiger Bereich gebildet, der nur innerhalb des vergrabenen Inselgebiets als seinen Boden eine n-leitende Öffnung aufweist. Ein zwischen der ersten und einer zweiten Elektrode innerhalb des n-leitenden Halbleitergebiets fließender Strom muß somit stets diese einzige Öffnung passieren. Die erste Steuerelektrode kann dabei als Schottky-Kontakt oder auch als Kontakt auf einem weiteren p-leitenden Bereich innerhalb des besagten p-leitenden Kessels ausgeführt sein. Beide Steuerelektroden und die erste Elektrode können sowohl elektrisch voneinander isoliert sein als auch in Form einer gemeinsamen Aluminium-Beschichtung als eine einzige Elektrode ausgeführt sein. Die elektrische An- bindung des vergrabenen Inselgebiets über die seitliche Kesselwand bewirkt zwar eine sehr effiziente Abschirmung der ersten Elektrode im Sperrfall; im Durchlaßfall führt die verhältnismäßig kleine Öffnung in dem vergrabenen Inselgebiet zu einem relativ hohen Widerstand für den fließenden elektrischen Strom. Außerdem erschwert die kesseiförmige Ausbildung einen Mehrzellenaufbau einer Halbleiterstruktur mit der beschriebenen Halbleitervorrichtung als Einzelzelle.
Mit der DE 298 01 945. 0 Ul wird eine Halbleiterstruktur bestehend aus mehreren zusammengeschalteten einzelnen Halblei- terzellen offenbart, wobei die Einzelzellen die im Zusammenhang mit der WO 97/23911 AI beschriebene Form der Halbleitervorrichtung annehmen können. Die Halbleiterstruktur dient wieder zur Steuerung bzw. Begrenzung eines Stromflusses. Die p-leitenden vergrabenen Inselgebiete der Halbleiterzellen sind über p-leitende Verbindungsstege elektrisch leitend miteinander verbunden. Am Rand oder in einem Innenbereich der Halbleiterstruktur erfolgt ein relativ großflächiger Materialabtrag des n-leitenden Halbleitergebiets bis auf Höhe der vergrabenen Inselgebiete. Dadurch wird ein großflächiges p-leitendes Inselkontaktgebiet freigelegt, das mit den vergrabenen Inselgebieten der Halbleiterzellen elektrisch verbunden ist. Die vergrabenen Inselgebiete können somit über dieses Inselkontaktgebiet elektrisch kontaktiert werden. Allerdings geht der Bereich der Halbleiterstruktur, in dem sich das Inselkontaktgebiet befindet, für die Anordnung weiterer Halbleiterzellen verloren. Außerdem stellt die Zusammenschaltung der vergrabenen Inselgebiete über die Verbindungsstege ein Widerstandsnetzwerk dar. Dies hat zur Folge, daß ein von dem Inselkontaktgebiet entfernt gelegenes ver- grabenes Inselgebiet nur über den Widerstand der näher am Inselkontaktgebiet gelegenen vergrabenen Inselgebiete sowie der zugehörigen Verbindungsstege kontaktiert werden kann. Dadurch ergibt sich für die einzelnen vergrabenen Inselgebiete ein unterschiedlicher und teilweise erheblicher ohmscher Anschlußwiderstand. Der Erfindung liegt nun die Aufgabe zugrunde, eine Halbleitervorrichtung der eingangs bezeichneten Art anzugeben, die eine Kontaktierung des vergrabenen Inselgebiets ermöglicht, welche platzsparend ist und sich insbesondere gut für einen Mehrzellenaufbau einer Halbleiterstruktur mit der Halbleitervorrichtung als Einzelzelle eignet. Außerdem soll die Kontaktierung des vergrabenen Inselgebiets möglichst nieder- ohmig erfolgen können.
Zur Lösung der Aufgabe wird eine Halbleitervorrichtung entsprechend den Merkmalen des unabhängigen Patentanspruchs 1 angegeben.
Bei der erfindungsgemäßen Halbleitervorrichtung mit Kontak- tierung handelt es sich um eine Halbleitervorrichtung, welche a) ein erstes Halbleitergebiet eines vorgegebenen Leitungs- typs (n oder p) mit einer Oberfläche, b) ein Kontaktgebiet, das an der Oberfläche innerhalb des ersten Halbleitergebiets angeordnet ist, c) ein als Teil des ersten Halbleitergebiets ausgebildetes Kanalgebiet, das innerhalb eines Pfads eines Stroms vom oder zum Kontaktgebiet liegt, und innerhalb dessen der Strom über wenigstens eine Verarmungszone beeinflußbar ist, d) ein innerhalb des ersten Halbleitergebiets vergrabenes Inselgebiet mit gegenüber dem Leitungstyp des ersten Halbleitergebiets entgegengesetztem Leitungstyp (p oder n) , das unterhalb des Kontaktgebiets angeordnet ist, und e) mindestens ein in das Kontaktgebiet bis zum Inselgebiet hineinreichendes Kontaktloch umfaßt.
Die Erfindung beruht dabei auf der Erkenntnis, daß das vergrabene Inselgebiet sich besonders einfach durch ein Kontaktloch, das sich innerhalb des Kontaktgebiets befindet, kontak- tieren läßt. Da am Ort des Kontaktgebiets ohnehin eine elektrisch leitfähige Kontaktierung vorgesehen ist, erfordert die Maßnahme, das unterhalb des Kontaktgebiets innerhalb des ersten Halbleitergebiets vergrabene Inselgebiets mitzukontak- tieren, keinen zusatzlichen Platzbedarf. Im Gegensatz zum Stand der Technik (US 4,454,523) bedeutet diese Kontaktierung des vergrabenen Inselgebiets keine Beeinträchtigung für einen Mehrzellenaufbau. Auf Basis der erfmdungsgemaßen Halbleitervomchtung als Einzelzelle laßt sich problemlos eine Halb- leiterstruktur mit vielen solcher Einzelzellen realisieren. Durch die gewählte platzsparende Kontaktierungsart kann die Halbleitervomchtung sehr gut mehrfach innerhalb einer Halb- leiterstruktur nebeneinander angeordnet werden. Verglichen mit einer anderen Losung (DE 298 01 945.0 Ul), die eine Kontaktierung mehrerer miteinander verbundener vergrabener Inselgebiete am Rand einer Halbleiterstruktur, die aus mehreren der genannten Halbleitervorrichtungen aufgebaut ist, er- folgt, kann das vergrabene Inselgebiet im vorliegenden Fall über das Kontaktloch unmittelbar elektrisch kontaktiert werden. Dadurch ergibt sich ein sehr niedriger ohmscher Anschlußwiderstand.
Vorteilhafte Ausgestaltungen der Halbleitervomchtung gemäß der Erfindung ergeben sich aus den vom Anspruch 1 abhangigen Ansprüchen.
In einer vorteilhaften Ausfuhrungsform werden das Kontakt- gebiet und das vergrabene Inselgebiet über eine erste Elektrode kurzgeschlossen. Dabei reicht die erste Elektrode über das Kontaktloch bis zu dem vergrabenen Inselgebiet. Durch diesen Kurzschluß wird eine sich ansonsten zwischen dem Kontaktgebiet und dem vergrabenen Inselgebiet ausbildende Eia- gangskapazitat praktisch eliminiert oder zumindest sehr stark reduziert. Da die Steuerbarkeit und insbesondere auch die Ab- schaltbarkeit des Stroms maßgeblich durch diese Emgangs- kapazitat und auch den obengenannten Anschlußwiderstand bestimmt wird, bewirkt die hier vorliegende Minimierung dieser Großen ein verbessertes Steuer- bzw. Schaltverhalten. Durch diese Maßnahme laßt sich die Halbleitervomchtung als sehr schneller Schalter mit deutlich vorbenannter Schaltgeschwindigkeit einsetzen.
In einer weiteren vorteilhaften Variante der Halbleitervor- richtung ist das vergrabene Inselgebiet mit mehreren Kontaktlöchern, die sich alle jeweils durch das Kontaktgebiet bis zum vergrabenen Inselgebiet erstrecken, mit der ersten Elektrode verbunden. Dadurch wird die Wahrscheinlichkeit einer Fehlkontaktierung reduziert. Aufgrund der üblichen Schwankun- gen beim Ätzprozeß, über den das Kontaktloch hergestellt wird, kann es vorkommen, daß das Kontaktloch nicht bis an das vergrabene Inselgebiet heranreicht. Sind nun aber mehrere Kontaktlöcher vorgesehen, so reduziert sich entsprechend die Wahrscheinlichkeit, daß keines der Kontaktlöcher bis an das vergrabene Inselgebiet heranreicht.
Das Kanalgebiet ist in einer Ausführungsform an wenigstens einer Seite von wenigstens einer ersten Verarmungszone eines Schottky-Kontakts begrenzt oder abgeschnürt. Der Schottky- Kontakt kann insbesondere mit der ersten Elektrode und einem außerhalb des wenigstens einen Kontaktgebiets liegenden Bereich des ersten Halbleitergebietes gebildet sein. Dies kann beispielsweise durch geeignet gewählte Dotierungen dieser beiden Gebiete erreicht werden. Es kann der Schottky-Kontakt aber auch mit einer zusätzlichen Steuerelektrode, an die eine Steuerspannung anlegbar ist, und einem außerhalb des wenigstens einen Kontaktgebiets liegenden Bereich des ersten Halbleitergebiets gebildet sein. In diesem Fall sind die erste Elektrode und die Steuerelektrode elektrisch voneinander isoliert.
In einer anderen Ausführungsform ist das Kanalgebiet von wenigstens einer ersten Verarmungszone, die durch einen MIS (Metal I_solator Semiconductor) -Kontakt, insbesondere durch einen MOS (Metal Oxide Semiconductor) -Kontakt, hervorgerufen wird, begrenzt oder abgeschnürt. Unter einem MIS-Kontakt ist hierbei ein außerhalb des wenigstens einen Kontaktgebiets auf der Oberfläche des ersten Halbleitergebiets angeordneter Schichtaufbau aus einer ersten Isolationsschicht und einer darüberliegenden Steuerelektrode zu verstehen. Vorzugsweise handelt es sich bei der ersten Isolationsschicht um eine Oxidschicht.
In einer besonders vorteilhaften Ausführungsform ist wenigstens eine erste Verarmungszone am Kanalgebiet die Verarmungszone eines p-n-Übergangs, der sich zwischen dem ersten Halbleitergebiet und wenigstens einem zweiten Halbleitergebiet befindet. Das wenigstens eine zweite Halbleitergebiet ist an der Oberfläche innerhalb des ersten Halbleitergebietes angeordnet. Es hat gegenüber dem Leitungstyp des ersten Halbleitergebiets entgegengesetzten Leitungstyp.
Eine erste Variante dieser Ausführungsform mit wenigstens einem zweiten Halbleitergebiet zeichnet sich dadurch aus, daß ein Ladungsspeichereffekt in dem zweiten Halbleitergebiet ausgenutzt wird. Dies wird erreicht durch elektrisches Iso- lieren des zweiten Halbleitergebiets an seiner Oberfläche mit einer ersten Isolationsschicht, vorzugsweise mit einer Oxidschicht. Bei einem Einsatz der Halbleitervorrichtung als Strombegrenzer bewirkt die Ladungsspeicherung im zweiten Halbleitergebiet eine auch bei abnehmender Spannung anhal- tende Abschnürung des Kanalgebiets. Dadurch wird ein akzeptabler Begrenzungsstrom (Sperrstrom) über eine vorgegebene Begrenzungszeit (Sperrzeit) im wesentlichen beibehalten. Mit dieser Halbleitervorrichtung kann ein passiver Strombegrenzer realisiert werden, bei dem das Kanalgebiet normalerweise ge- öffnet ist und erst durch einen von einem großen Strom hervorgerufenen Spannungsabfall abgeschnürt wird.
In einer zweiten Variante wird das zweite Halbleitergebiet mit einer Steuerelektrode oh sch kontaktiert. Durch Anlegen einer Steuerspannung an diese Steuerelektrode kann die Ausdehnung der ersten Verarmungszone des p-n-Übergangs gesteuert werden und damit der elektrische Widerstand des Kanalgebiets. In dieser Variante kann das Kanalgebiet auch normalerweise abgeschnürt und erst durch Anlegen der Steuerspannung geöffnet (erzeugt) werden. Mit dieser steuerbaren Halbleitervorrichtung kann ein aktiver Strombegrenzer realisiert werden. Die erste Elektrode und die Steuerelektrode können insbesondere über eine zweite Isolationsschicht elektrisch voneinander isoliert sein. Die zweite Isolationsschicht besteht dabei vorzugsweise aus einem Oxid.
Andererseits kann die erste Elektrode neben dem wenigstens einen Kontaktgebiet des ersten Halbleitergebiet auch das zweite Halbleitergebiet an seiner nicht an das erste Halbleitergebiet angrenzenden Oberfläche ohmsch kontaktieren. Kontaktgebiet und zweites Halbleitergebiet sind damit elek- trisch kurzgeschlossen. Erste Elektrode und Steuerelektrode bilden dann eine gemeinsame Elektrode.
In einer bevorzugten Ausführungsform ist am Kanalgebiet wenigstens eine zweite Verarmungszone vorgesehen. Diese zweite Verarmungszone ist von einem p-n-Übergang zwischen dem ersten Halbleitergebiet und dem vergrabenen Inselgebiet, das sich vorzugsweise in allen Richtungen parallel zur Oberfläche des ersten Halbleitergebiets weiter erstreckt als das Kontaktgebiet, gebildet. Diese Ausführungsform der Halbleiter- Vorrichtung ist wegen des lateralen Kanals besonders durch- bruchsfest. Bevorzugt ist das vergrabene Inselgebiet außerdem so ausgebildet, daß sich die erste und die das Inselgebiet umgebende, zweite Verarmungszone in einer Projektion in eine gemeinsame Ebene an ihren seitlichen Rändern überlappen. Der besagte laterale Kanal liegt dann gerade in diesem Überlappungsbereich zwischen den beiden Verarmungszonen innerhalb des ersten Halbleitergebiets.
In einer vorteilhaften Ausgestaltung jeder der bislang be- schriebenen Ausführungsformen besteht die Halbleitervorrichtung wenigstens teilweise aus einem Halbleitermaterial, das einen Bandabstand von wenigstens 2 eV aufweist. Insbesondere wenn ein Ladungsspeicherungseffekt ausgenutzt wird, ist ein Halbleitermaterial mit hohem Bandabstand von wenigstens 2 eV besonders vorteilhaft. Ein geeignetes Halbleitermaterial mit ausreichend hohem Bandabstand ist beispielsweise Diamant, Galliumnitrid (GaN), Indiumphosphid (InP) oder vorzugsweise Siliciumcarbid (SiC) . Aufgrund der extrem niedrigen intrinsi- schen Ladungsträgerkonzentration (Ladungsträgerkonzentration ohne Dotierung) und des sehr geringen Durchlaßverlusts sind die genannten Halbleitermaterialien, insbesondere SiC, beson- ders vorteilhaft. Die niedrige intrinsische Ladungsträgerkonzentration begünstigt oder ermöglicht sogar erst eine Ladungsspeicherung. Die genannten Halbleiter weisen außerdem eine im Vergleich zu dem „Universalhalbleiter" Silicium deutlich höhere Durchbruchsfestigkeit auf, so daß die Halbleiter- Vorrichtung bei einer höheren Spannung eingesetzt werden kann. Das bevorzugte Halbleitermaterial ist Siliciumcarbid (SiC) , insbesondere einkristallines Siliciumcarbid vom 3C- oder 4H- oder 6H- oder 15R-Polytyp, da SiC überragende elektronische und thermische Eigenschaften aufweist.
Siliciumcarbid ist auch deshalb besonders günstig , da bei einer Halbleitervorrichtung aus SiC insbesondere ein parasitärer bipolarer Transistor zwischen dem vergrabenen Inselgebiet und dem zweiten Halbleitergebiet erst bei einer hohen, an der Steuerelektrode anliegenden Steuerspannung beispielsweise von mehr als 40 V einschaltet. Der hohe Wert von 40 V für diese Einschaltspannung hat seine Ursache in der bei SiC sehr hohen Diffusionsspannung _ on etwa 2,7 V. Silicium weist dagegen nur eine Diffusionsspannung von etwa 0,7 V auf, wo- durch sich auch die genannte Einschaltspannung ungünstigerweise zu einem erheblich niedrigeren Wert verschiebt. Wird nun eine in SiC realisierte Halbleitervorrichtung so dimensioniert (z.B. über geometrische Abmessungen und Dotierungen der jeweiligen Halbleitergebiete), daß das Kanalgebiet bei einer Steuerspannung von typischerweise 15 V bereits vollständig abgeschnürt ist, so kann ein unerwünschtes Einschalten des parasitären Transistors sicher verhindert werden. Vorteilhaft läßt sich mit der Halbleitervorrichtung als Einzelzelle eine mehrzellige Halbleiterstruktur aufbauen. Dank der Kontaktierung des vergrabenen Inselgebiets durch das Kon- taktloch in dem Kontaktgebiet, können die einzelnen Halbleitervorrichtungen unmittelbar nebeneinander angeordnet werden. Von dem insgesamt für die Halbleiterstruktur zur Verfügung stehenden Platz, beispielsweise auf einem Substrat, geht dann für die Kontaktierung der vergrabenen Inselgebiete kein Platz verloren. Somit wird eine sehr hohe Platzausbeute erreicht.
Bevorzugte Ausführungsbeispiele werden nunmehr anhand der Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeichnung nicht maßstäblich ausgeführt, und gewisse Merkmale sind schematisiert dargestellt. Im einzelnen zeigen:
FIG 1 eine Halbleitervorrichtung mit Kontaktierung eines Inselgebiets über ein Kontaktloch, FIG 2 eine Halbleitervorrichtung mit Kontaktierung eines Inselgebiets über mehrere Kontaktlöcher,
FIG 3 bis 6 Ausführungsbeispiele zur Steuerung eines Kanalgebiets der Halbleitervorrichtungen gemäß Figur 1 oder 2 mittels Verarmungszonen und FIG 7 eine mehrzellige Halbleiterstruktur mit der Halb- leitervorrichtung gemäß Figur 6 als Einzelzelle.
Einander entsprechende Teile sind in den Figuren 1 bis 7 mit denselben Bezugszeichen versehen.
Die in den FIG 1 dargestellte Halbleitervorrichtung 100 umfaßt ein erstes Halbleitergebiet 2 vom n-Leitungstyp (Elektronenleitung) und ein vergrabenes Inselgebiet 3 vom p-Lei- tungstyp (Löcherleitung) . Das erste Halbleitergebiet 2 weist eine Oberfläche 20 auf. Das vergrabene Inselgebiet 3 ist unterhalb dieser Oberfläche 20 innerhalb des ersten Halbleitergebiets 2 angeordnet und verläuft wenigstens an seiner der Oberfläche 20 des ersten Halbleitergebiets 2 zugewandten Seite lateral, d.h. im wesentlichen parallel zur Oberfläche 20 des ersten Halbleitergebiets 2.
Das erste Halbleitergebiet 2 besteht aus einem Substrat 27 und einer darauf angeordneten, epitaktisch aufgewachsenen Halbleiterschicht 26 vom gleichen Leitungstyp wie dem des Substrats 27. Im allgemeinen weist sie eine niedrigere Ladungsträgerkonzentration als das Substrat 27 auf.
Als Halbleitermaterial wird SiC verwendet. Bevorzugte Dotierstoffe für SiC sind Bor und Aluminium für p-Dotierung und Stickstoff für n-Dotierung.
Vorzugsweise wird das vergrabene Inselgebiet 3 durch Ionen- implantation von Dotierstoffteilchen in die Oberfläche 20 des ersten Halbleitergebiets 2 erzeugt. Zur Herstellung des Halbleitergebiets 2 und des Inselgebiets 3 können aber auch ein epitaktisches Wachstum entsprechender Halbleiterschichten und ein anschließendes Strukturieren dieser Schichten vorgesehen werden.
Die vertikale, d.h. senkrecht zur Oberfläche 20 verlaufende, Ausdehnung des vergrabenen Inselgebiets 3 beträgt insbesondere zwischen 0,1 um und 1,0 um. Die laterale Ausdehnung des vergrabenen Inselgebiets 3 parallel zur Oberfläche 20 des ersten Halbleitergebiets 2 im dargestellten Querschnitt liegt zwischen 10 um und 30 um.
An der Oberfläche 20 des ersten Halbleitergebiets 2 ist gemäß FIG 1 ein Kontaktgebiet 5 vorgesehen. Das Kontaktgebiet 5 ist vorzugsweise höher dotiert und vom gleichen Leitungstyp wie dem des ersten Halbleitergebiets 2. Die laterale Ausdehnung des Kontaktgebiets 5 ist in allen Richtungen parallel zur Oberfläche 20 des ersten Halbleitergebiets 2 kleiner als die laterale Ausdehnung des vergrabenen Inselgebiets 3. Üblicherweise liegt die laterale Ausdehnung des Kontaktgebiets zwischen 6 um und 28 um. Das vergrabene Inselgebiet 3 und das Kontaktgebiet 5 sind relativ zueinander so angeordnet, daß in einer Projektion senkrecht zur Oberfläche 20 des ersten Halbleitergebiets 2 die Projektion des Kontaktgebiets 5 vollständig innerhalb der Projektion des vergrabenen Inselgebiets 3 liegt.
Innerhalb des Kontaktgebiets 5 ist ein Kontaktloch 70 vorgesehen, das sich in Tiefenrichtung bis zu dem vergrabenen Inselgebiet 3 erstreckt. Über dieses Kontaktloch 70 kann das vergrabene Inselgebiet 3 auf einfache Weise elektrisch kontaktiert werden. Dazu ist eine erste Elektrode 50 aus einem elektrisch leitenden Material vorgesehen, das sowohl das Kontaktgebiet 5 als auch das vergrabene Inselgebiet 3 ohmsch kontaktiert. Kontaktgebiet 5 und vergrabenes Inselgebiet 3 sind dann kurzgeschlossen, wodurch eine sich zwischen diesen beiden Gebieten ansonsten ausbildende Kapazität vorteilhafterweise praktisch eleminiert, mindestens jedoch stark reduziert wird. Das Kontaktloch 70 ermöglicht außerdem wegen der direkten Anbindung an die erste Elektrode 50 eine sehr niede- rohmige Kontaktierung des vergrabenen Inselgebiets 3. Die reduzierten Werte der Kapazität und des ohmschen Anschlußwiderstands wirken sich besonders positiv aus, wenn mit der Halbleitervorrichtung 100 schnelle Schalthandlungen vorgenom- men werden sollen. Als Material für die erste Elektrode 50 kommt Polysilicium oder ein Metall, vorzugsweise Nickel (Ni) , Aluminium (AI), Tantal (Ta) , Titan (Ti) oder Wolfram (W) , in Frage .
Das Kontaktloch wird insbesondere über einen Trockenätzprozeß hergestellt. Da jeder Ätzprozeß mit gewissen Schwankungen, was die Ätztiefe anbelangt, verbunden ist, kann eine Anbindung des vergrabenen Inselgebiets 3 über nur ein einziges Kontaktloch 70 zu einer Fehlkontaktierung führen, insbeson- dere dann, wenn die Ätztiefe nicht ausreichend ist. Um dies zu vermeiden, können deshalb mehrere Kontaktlöcher 70 vorgesehen sein. FIG 2 zeigt einen Ausschnitt einer solchen Halb- leitervorrichtung 100 mit mehreren Kontaktlöchern 70. Das Risiko einer Fehlkontaktierung aufgrund nicht ausreichender Ätztiefe wird mit der dargestellten Ausführungsform deutlich reduziert .
Bei der Ausführungsformen gemäß FIG 1 ist des weiteren eine zweite Elektrode 60 vorgesehen. Über sie und die erste Elektrode 50 kann ein Strom I durch die Halbleitervorrichtung 100 geleitet werden. Die zweite Elektrode 60 ist an einer von der Oberfläche 20 abgewandten weiteren Oberfläche des ersten
Halbleitergebiets 2 angeordnet (vertikaler Aufbau) . Sie kann jedoch auch an der Oberfläche 20 angeordnet sein (lateraler Aufbau) .
Außerhalb des Kontaktgebiets 5 ist eine an die Oberfläche 20 angrenzende erste Verarmungszone 24 angeordnet, die sich innerhalb des ersten Halbleitergebiets 2 befindet. Zwischen dem ersten Halbleitergebiet 2 und dem vergrabenen Inselgebiet 3 ist ein p-n-Übergang gebildet, dessen Verarmungszone (Rauru- ladungszone, Zone mit Verarmung an Ladungsträgern) hier als zweite Verarmungszone 23 bezeichnet wird. Die zweite Verarmungszone 23 umgibt das gesamte vergrabene Inselgebiet 3. Beide Verarmungszonen 23 und 24 sind gestrichelt in FIG 1 eingezeichnet .
Die erste und zweite Verarmungszone 23 bzw. 24 begrenzen ein Kanalgebiet 22, das innerhalb des ersten Halbleitergebiets 2 und im Strompfad zwischen der ersten und zweiten Elektrode 50 bzw. 60 liegt. Die erste Verarmungszone 24 und das vergrabene Inselgebiet 3 sind so angeordnet, daß sich die beiden Verarmungszonen 23 und 24 in einer Projektion auf die Oberfläche 20 des ersten Halbleitergebiets 2 an ihren seitlichen Rändern überlappen. Das Kanalgebiet ist gerade innerhalb dieses Überlappungsbereichs angeordnet. Typischerweise beträgt die Länge des Kanalgebiets 22 zwischen 1 μm und 5 um. Die vertikale Ausdehnung des Kanalgebiets 22 liegt zwischen 0,1 μm und 1 um. Da die sich in das Kanalgebiet 22 erstreckenden beiden Verarmungszonen 23 und 24 durch die starke Verarmung an Ladungsträgern einen wesentlich höheren elektrischen Widerstand als das erste Halbleitergebiet 2 aufweisen, ist im wesentlichen nur der Innenbereich des Kanalgebiets 22 strom- tragfähig.
Das Kanalgebiet bestimmt maßgeblich das Verhalten der gesamten Halbleitervorrichtung 100. Bei einer Ausbildung als Strombegrenzer hängt das Verhalten bei Anliegen einer Be- triebsspannung in Durchlaßrichtung (Vorwärtsrichtung) von dem zwischen den beiden Elektroden 50 und 60 durch die Halbleitervorrichtung 100 fließenden elektrischen Strom I ab. Mit steigender Stromstärke I wächst der Vorwärtsspannungsabfall zwischen den Elektroden 50 und 60. Dies führt zu einer Ver- größerung der Verarmungszonen 23 und 24 und zu einer mit einer entsprechenden Widerstandserhöhung verbundenen Verminderung des Querschnitts im Kanalgebiet 22. Bei Erreichen eines bestimmten kritischen Stromwertes (Sättigungsstrom) berühren sich die beiden Verarmungszonen 23 und 24 und schnü- ren das Kanalgebiet 22 vollständig ab.
Die Ausführungsbeispiele von FIG 3 bis 6 beziehen sich allesamt auf die Ausgestaltung der ersten Verarmungszone 24. Deshalb ist auch jeweils nur der hierfür relevante Ausschnitt der Halbleitervorrichtung 100 von FIG 1 dargestellt.
In dem Ausführungsbeispiel gemäß FIG 3 wird die erste Raumladungszone 24 durch einen Schottky-Kontakt hervorgerufen. Dazu befindet sich direkt auf der Oberfläche 20 des ersten Halbleitergebiets 2 eine Steuerelektrode 40. Durch Anlegen einer entsprechenden Steuerspannung an die Steuerelektrode 40 lassen sich die erste Raumladungszone 24 und damit das Kanalgebiet 22 in ihren jeweiligen Abmessungen beeinflussen.
In FIG 3 ist die Steuerelektrode 40 durch einen Zwischenbereich 45 von der ersten Elektrode 50 beabstandet. In diesem Zwischenbereich 45 kann sich entweder elektrisch isolierendes oder leitfahiges Material befinden. Im ersten Fall laßt sich die erste Raumladungszone 24 unabhängig von dem Potential am Kontaktgebiet 5 und am vergrabenen Inselgebiet 3 steuern.
Im zweiten Fall bilden die erste Elektrode 50 und die Steuerelektrode 40 eine gemeinsame Elektrode. Auf dem Kontaktgebiet 5 wird dabei ein ohmscher Kontakt und auf dem außerhalb des Kontaktgebiets 5 liegenden Bereich der Oberflache 20 ein Schottky-Kontakt ausgebildet. Die erste Verarmungs zone 24 reicht dann bis an das Kontaktgebiet 5 heran.
Die gleichzeitige Bildung eines ohmschen und eines Schottky- Kontakts kann beispielsweise durch eine geeignete Einstellung der Ladungstragerkonzentrationen des Kontaktgebiets 5 und des ersten Halbleitergebiets 2 beim Dotieren erreicht werden. Bei dem besonders vorteilhaften Halbleitermaterial SiC wählt man insbesondere die Dotierstoffkonzentration des Kontaktgebiets 5 über 11019 cm"3 und die des ersten Halbleitergebiets 2 kleiner als 21016 cm-3. Ein vorteilhaftes Material für die erste Elektrode 50 ist dann Nickel (Ni) .
In einem weiteren Ausfuhrungsbeispiel gemäß FIG 4 wird die erste Raumladungszone 24 durch einen MOS (Metal Oxide Semiconductor) -Kontakt hervorgerufen. Dazu befindet sich direkt auf der Oberflache 20 eine erste Isolationsschicht 12 m Form einer Oxidschicht. Darauf ist eine Steuerelektrode 40 angeordnet, über die die erste Raumladungszone 24 wiederum gesteuert werden kann. Dank der ersten Isolationsschicht 12 geschieht diese Steuerung dann praktisch leistungslos.
Bei den Ausfuhrungsbeispielen gemäß FIG 5 und 6 ist dagegen an der Oberflache 20 innerhalb des ersten Halbleitergebiets 2 jeweils ein zweites Halbleitergebiet 4 angeordnet, das gegenüber dem Leitungstyp des ersten Halbleitergebiets 2 entgegen- gesetzten Leitungstyp hat, also im dargestellten Ausfuhrungs- beispiel den p-Leitungstyp . Es wird ebenfalls vorzugsweise durch Ionenimplantation erzeugt. Zwischen dem ersten Halblei- tergebiet 2 und dem zweiten Halbleitergebiet 4 ist ein p-n- Übergang gebildet, dessen Verarmungszone hier die erste Verarmungszone 24 bildet.
Das zweite Halbleitergebiet 4 umschließt das Kontaktgebiet 5 vollständig und ist in der dargestellten Ausführungsform von dem zweiten Halbleitergebiet 4 lateral beabstandet. Der laterale Abstand des Kontaktgebiets 5 von dem zweiten Halbleitergebiet 4 liegt bei zwischen 1 μm und 3μm. Beide Gebiete kön- nen aber auch unmittelbar aneinandergrenzen.
Bei den in FIG 5 dargestellten Ausführungsformen erstreckt sich auf der Oberfläche 20 jeweils eine Schicht vom zweiten Halbleitergebiet 4 bis hin zu dem Kontaktgebiet 5. Diese Schicht besteht in der ersten Ausführungsform aus elektrisch isolierendem und in der zweiten Ausführungsform aus leitfähigem Material. In beiden Fällen ergibt sich eine passive Halbleitervorrichtung 100, die von außen nicht gezielt, beispielsweise über Anlegen einer Steuerspannung, gesteuert wer- den kann.
Im ersten Fall ist auf der freien, nicht an das erste Halbleitergebiet 2 angrenzenden Oberfläche des zweiten Halbleitergebiet 4 eine erste Isolationsschicht 12 angeordnet, die auch einen angrenzenden Randbereich des Kontaktgebiets 5 bedeckt. Die erste Isolationsschicht 12 isoliert das zweite Halbleitergebiet 4 elektrisch und verhindert gleichzeitig ein Abfließen von aus der ersten Verarmungszone 24 in das zweite Halbleitergebiet 4 diffundierten Ladungen (im dargestellten Fall Elektronen) . Die Leckströme der ersten Isolationsschicht 12 sollten möglichst gering sein, um eine gute Ladungsspei- cherung im zweiten Halbleitergebiet 4 zu gewährleisten. Eine weitere Funktion der ersten Isolationsschicht 12 ist die elektrische Isolation des zweiten Halbleitergebiets 4 von der ersten Elektrode 50. Sowohl bei SiC als auch bei Si als Halbleitermaterial wird für die erste Isolationsschicht 12 ein Oxid, vorzugsweise das Dielektrikum Siliciumdioxid (Si02) verwendet, das insbesondere thermisch gewachsen wird. Thermisches Oxid weist hervor- ragende Isolationseigenschaften auf und kann auf SiC durch Trocken- oder Naßoxidation bei Temperaturen über 1000°C erzeugt werden.
Im zweiten Fall erstreckt sich die das Kontaktgebiet 5 kon- taktierende erste Elektrode 50 auch bis zum zweiten Halbleitergebiet 4 und kontaktiert dieses ebenfalls ohmsch. Dann sind erstes und zweites Halbleitergebiet 2 bzw. 4 und vergrabenes Inselgebiet 3 über die erste Elektrode elektrisch leitend, insbesondere niederohmig, miteinander verbunden.
Im Gegensatz zu den passiven (nicht steuerbaren) Ausführungs- formen gemäß FIG 5 ist bei der aktiven (steuerbaren) Halbleitervorrichtung 100 gemäß FIG 6 auf dem zweiten Halbleitergebiet 4 eine gesonderte Steuerelektrode 40 vorgesehen. Die Steuerelektrode 40 ist unter einer zweiten Isolationsschicht 11 vergraben, wodurch sie elektrisch von der ersten Elektrode 50 isoliert ist. Damit kann man durch Anlegen eines Steuerpotentials an die Steuerelektrode 40 die Ausdehnung der ersten Verarmungszone 24 unabhängig von einem an der ersten Elektrode 50 anstehenden Potential verändern. Die Leitfähigkeit des Kanalgebiets 22 läßt sich folglich in dieser Ausführungsform steuern.
Dank der beschriebenen Kontaktierung des vergrabenen Insel- gebiets 3 über mindestens ein Kontaktloch 70 im Kontaktgebiet 5 kann mit allen vorstehend beschriebenen Ausführungsformen der Halbleitervorrichtung 100 eine Halbleiterstruktur mit vielen einzelnen Halbleitervorrichtungen 100 auf einfache Weise aufgebaut werden. Als Beispiel für einen solchen Mehr- Zellenaufbau zeigt FIG 7 eine aus vielen Halbleitervorrichtungen 100 gemäß FIG 6 aufgebaute Halbleiterstruktur. In FIG 7 sind ohne Beschränkung der Allgemeinheit insgesamt drei parallelgeschaltete Halbleitervorrichtungen 100 dargestellt.
Die Halbleiterstruktur besitzt jeweils eine allen Halbleiter- Vorrichtungen 100 gemeinsame erste und zweite Elektrode 50 bzw. 60, zwischen denen ein Strom I über die Halbleiterstruktur fließt. Der Strom I teilt sich dabei auf die einzelnen Halbleitervorrichtungen 100 auf. Er kann über die Steuerelektroden 40 der einzelnen Halbleitervorrichtungen 100 gesteuert werden, wobei die Steuerelektroden 40 untereinander elektrisch leitend verbunden sind und als Gesamtheit ein in FIG 7 nicht explizit gezeigtes Metallisierungsnetz darstellen. Dieses Netz der Steuerelektroden 40 ist durch die zweite Isolationsschicht 11 von der ersten Elektrode 50 isoliert. Die ge- zeigte Struktur verdeutlicht noch einmal, daß die Kontaktierung der vergrabenen Inselgebiete 3 über die Kontaktlöcher 70 in den Kontaktgebieten 5 ein elegante, einfache und platzsparende Möglichkeit darstellt, die vergrabenen Inselgebiete 3 an ein definiertes Potential zu legen.
In dem in FIG 7 gezeigten Zelldesign der Halbleiterstruktur sind die einzelnen Halbleitervorrichtungen jeweils als wenigstens annähernd quadratische Zellen ausgeführt. Anstelle eines solchen Zelldesigns kann auch eine andere, beispiels- weise eine kammartige Topologie vorgesehen sein.

Claims

Patentansprüche
1. Halbleitervorrichtung mit Kontaktierung umfassend: a) ein erstes Halbleitergebiet (2) eines vorgegebenen Lei- tungstyps (n oder p) mit einer Oberfläche (20) , b) ein Kontaktgebiet (5) , das an der Oberfläche (20) innerhalb des ersten Halbleitergebiets (2) angeordnet ist, c) ein als Teil des ersten Halbleitergebiets (2) ausgebildetes Kanalgebiet (22), cl) das seinerseits Teil eines Pfads eines Stroms (I) vom oder zum Kontaktgebiet (5) ist, und c2) innerhalb dessen der Strom (I) über wenigstens eine Verarmungszone (23, 24) beeinflußbar ist, d) ein innerhalb des ersten Halbleitergebiets (2) vergrabe- nes Inselgebiet (3) mit gegenüber dem Leitungstyp des ersten Halbleitergebiets (2) entgegengesetztem Leitungstyp (p oder n) , das unterhalb des Kontaktgebiets (5) angeordnet ist, und e) mindestens ein in das Kontaktgebiet (5) bis zum Insel- gebiet (3) hineinreichendes Kontaktloch (70) .
in das erste Halbleitergebiet (2) bis zum Inselkontaktgebiet (6) hineinreichende Kontaktlöcher (70) vorgesehen sind.
2. Halbleitervorrichtung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß in dem mindestens einen Kontaktloch (70) das Kontaktgebiet (5) und das Inselgebiet (3) über eine erste Elektrode (50) oh sch kontaktiert und miteinander elektrisch leitend verbunden sind.
3. Halbleitervorrichtung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß mehrere Kontaktlöcher (70) vorgesehen sind, in die die erste Elektrode (50) jeweils hineinreicht .
4. Halbleitervorrichtung nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß eine erste Verarmungszone (24) die Verarmungszone eines Schottky-Kon- takts ist, der insbesondere über eine Steuerelektrode (40) und einen außerhalb des Kontaktgebiets (5) liegenden Bereich des ersten Halbleitergebiets (2) gebildet ist.
5. Halbleitervorrichtung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß die Steuerelektrode (40) des Schottky-Kontakts und die erste Elektrode (50) des Kontaktgebiets (5) und des Inselgebiets (3) als gemeinsame Elek- trode gebildet sind.
6. Halbleitervorrichtung nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß eine erste Verarmungszone (24) die Verarmungszone eines MIS-Kontakts ist, der insbesondere über eine auf einer ersten Isolationsschicht (12) angeordneten Steuerelektrode (40) gebildet ist, wobei die erste Isolationsschicht (12), die insbesondere eine Oxidschicht ist, ihrerseits auf der Oberfläche (20) des ersten Halbleitergebiets (2) in einem außerhalb des Kontakt- gebiets (5) liegenden Bereich angeordnet ist.
7. Halbleitervorrichtung nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß eine erste Verarmungszone (24) die Verarmungszone eines p-n-Übergangs ist, der zwischen dem ersten Halbleitergebiet (2) und einem zweiten Halbleitergebiet (4) , das gegenüber dem Leitungstyp des ersten Halbleitergebiets (2) entgegengesetzten Leitungstyp (p oder n) aufweist und das an der Oberfläche (20) innerhalb des ersten Halbleitergebiets (2) angeordnet ist, gebil- det ist.
8. Halbleitervorrichtung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß das zweite Halbleitergebiet (4) an der Oberfläche (20) mit einer ersten Isola- tionsschicht (12) bedeckt ist.
9. Halbleitervorrichtung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß das zweite Halbleitergebiet (4) mit einer Steuerelektrode (40) zum Steuern des elektrischen Widerstandes im Kanalgebiet (22) ohmsch kontak- tiert ist.
10. Halbleitervorrichtung nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß die Steuerelektrode (40) des zweiten Halbleitergebiets (4) und die erste Elektrode (50) des Kontaktgebiets (5) und des Inselgebiets (3) als gemeinsame Elektrode ausgebildet sind.
11. Halbleitervorrichtung nach einem der Ansprüche 4, 6 und 9, d a d u r c h g e k e n n z e i c h n e t , daß die Steuerelektrode (40) und die erste Elektrode (50) durch eine zweite Isolationsschicht (11), insbesondere eine Oxidschicht, elektrisch voneinander isoliert sind.
12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß sich das Inselgebiet (3) in allen Richtungen parallel zur Oberfläche (20) des ersten Halbleitergebiets (2) weiter erstreckt als das Kontaktgebiet (5) .
13. Halbleitervorrichtung nach einem der Ansprüche 4 bis 12, d a d u r c h g e k e n n z e i c h n e t , daß sich die erste Verarmungszone (24) und eine um das Inselgebiet (3) herum angeordnete zweite Verarmungszone (23) in einer Projektion in eine gemeinsame Ebene an ihren seitlichen Rändern überlappen, wobei das Kanalgebiet (22) zwischen den beiden
Verarmungszonen (23, 24) im Bereich dieser Überlappung liegt.
14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß auf einer der Oberfläche (20) gegenüberliegenden Seite des ersten Halbleitergebiets (2) eine zweite Elektrode (60) angeordnet ist.
15. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß Siliciumcarbid als Halbleitermaterial vorgesehen ist.
16. Halbleiterstruktur g e k e n n z e i c h n e t durch eine Vielzahl von Halbleitervorrichtungen nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtungen insbesondere elektrisch parallel geschaltet sind.
PCT/DE1999/002800 1998-09-16 1999-09-03 Halbleitervorrichtung und halbleiterstruktur mit kontaktierung WO2000016403A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1998142488 DE19842488A1 (de) 1998-09-16 1998-09-16 Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
DE19842488.4 1998-09-16

Publications (1)

Publication Number Publication Date
WO2000016403A1 true WO2000016403A1 (de) 2000-03-23

Family

ID=7881208

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002800 WO2000016403A1 (de) 1998-09-16 1999-09-03 Halbleitervorrichtung und halbleiterstruktur mit kontaktierung

Country Status (2)

Country Link
DE (1) DE19842488A1 (de)
WO (1) WO2000016403A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009195A1 (de) * 2000-07-25 2002-01-31 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE10161139A1 (de) * 2001-12-12 2003-07-03 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit schottky-Diode für Rückwärtsbetrieb
WO2003081679A1 (de) * 2002-03-26 2003-10-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit schaltelement und randelement
DE10147696C2 (de) * 2001-09-27 2003-11-06 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
WO2004084310A1 (de) 2003-03-19 2004-09-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE102015226641A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Strombegrenzungsvorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
GB0721930D0 (en) * 2007-11-09 2007-12-19 Rolls Royce Plc A method of manufacturing a current limiting diode and a current limiting diode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3435612A1 (de) * 1983-09-06 1986-04-03 General Electric Co., Schenectady, N.Y. Oberflaechen-halbleitervorrichtung und verfahren zu ihrer herstellung
DE3804254A1 (de) * 1988-02-11 1989-08-24 Siemens Ag Durch feldeffekt steuerbares halbleiterbauelement
WO1996007200A1 (en) * 1994-09-01 1996-03-07 International Rectifier Corporation Process for manufacture of mos gated device with reduced mask count
EP0706223A1 (de) * 1994-10-04 1996-04-10 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
EP0710988A2 (de) * 1994-11-04 1996-05-08 Siemens Aktiengesellschaft Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen
WO1997023911A1 (de) * 1995-12-22 1997-07-03 Siemens Aktiengesellschaft Halbleiteranordnung zur strombegrenzung
WO1998006136A1 (de) * 1996-08-01 1998-02-12 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3435612A1 (de) * 1983-09-06 1986-04-03 General Electric Co., Schenectady, N.Y. Oberflaechen-halbleitervorrichtung und verfahren zu ihrer herstellung
DE3804254A1 (de) * 1988-02-11 1989-08-24 Siemens Ag Durch feldeffekt steuerbares halbleiterbauelement
WO1996007200A1 (en) * 1994-09-01 1996-03-07 International Rectifier Corporation Process for manufacture of mos gated device with reduced mask count
EP0706223A1 (de) * 1994-10-04 1996-04-10 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
EP0710988A2 (de) * 1994-11-04 1996-05-08 Siemens Aktiengesellschaft Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen
WO1997023911A1 (de) * 1995-12-22 1997-07-03 Siemens Aktiengesellschaft Halbleiteranordnung zur strombegrenzung
WO1998006136A1 (de) * 1996-08-01 1998-02-12 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHENOY P M ET AL: "THE PLANAR 6H-SIC ACCUFET: A NEW HIGH-VOLTAGE POWER MOSFET STRUCTURE", IEEE ELECTRON DEVICE LETTERS,US,IEEE INC. NEW YORK, vol. 18, no. 12, 12 December 1997 (1997-12-12), pages 589-591, XP000727108, ISSN: 0741-3106 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036208B4 (de) * 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
WO2002009195A1 (de) * 2000-07-25 2002-01-31 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
US6693322B2 (en) 2000-07-25 2004-02-17 Siced Electronics Development Gmbh & Co. Kg Semiconductor construction with buried island region and contact region
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10147696C2 (de) * 2001-09-27 2003-11-06 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10161139A1 (de) * 2001-12-12 2003-07-03 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit schottky-Diode für Rückwärtsbetrieb
DE10161139B4 (de) * 2001-12-12 2004-07-15 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
DE10213534A1 (de) * 2002-03-26 2003-10-23 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit Schaltelement und Randelement
US7071503B2 (en) 2002-03-26 2006-07-04 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure with a switch element and an edge element
WO2003081679A1 (de) * 2002-03-26 2003-10-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit schaltelement und randelement
DE10213534B4 (de) * 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
WO2004084310A1 (de) 2003-03-19 2004-09-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
US7615802B2 (en) 2003-03-19 2009-11-10 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
DE102015226641A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Strombegrenzungsvorrichtung

Also Published As

Publication number Publication date
DE19842488A1 (de) 2000-03-30

Similar Documents

Publication Publication Date Title
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
EP1604404B1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
WO2000019536A1 (de) Elektronische schalteinrichtung mit mindestens zwei halbleiterbauelementen
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE112016006380T5 (de) Halbleiterbauelement
DE112016006723T5 (de) Halbleitereinrichtung
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE69938418T2 (de) Graben-gate-halbleiteranordnung
EP0978159B1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
WO2000016403A1 (de) Halbleitervorrichtung und halbleiterstruktur mit kontaktierung
DE10338259B4 (de) Halbleitereinrichtung
DE10213534B4 (de) Halbleiteraufbau mit Schaltelement und Randelement
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10147696C2 (de) Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10161139B4 (de) Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
EP1245051B1 (de) Verpolungssicherer dmos-transistor
DE3632642A1 (de) Halbleiter-leistungs-bauelement
DE10145765A1 (de) Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
WO2000016402A1 (de) Halbleiterstruktur mit kontaktierung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CA JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase