JP2011146440A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011146440A
JP2011146440A JP2010004352A JP2010004352A JP2011146440A JP 2011146440 A JP2011146440 A JP 2011146440A JP 2010004352 A JP2010004352 A JP 2010004352A JP 2010004352 A JP2010004352 A JP 2010004352A JP 2011146440 A JP2011146440 A JP 2011146440A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
diffusion region
semiconductor layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010004352A
Other languages
English (en)
Inventor
Masahito Taki
雅人 滝
Hiroomi Eguchi
博臣 江口
Mineji Okawa
峰司 大川
Kiyoharu Hayakawa
清春 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2010004352A priority Critical patent/JP2011146440A/ja
Priority to PCT/JP2010/062594 priority patent/WO2011086721A1/ja
Publication of JP2011146440A publication Critical patent/JP2011146440A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ＳＯＩ基板を利用した半導体装置の高耐圧化を実現すること。
【解決手段】ＩＧＢＴ１０の電圧保持領域６０は、ｎ型の裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６と表面部拡散領域６８を有している。裏面部拡散領域６２の不純物濃度は、横方向に沿って、ボディ領域８８側からコレクタ領域７２側に向けて増加する。
【選択図】図１

Description

本発明は、支持基板と埋込み絶縁膜と半導体層が積層した積層基板に形成された半導体装置に関する。
支持基板と埋込み絶縁膜と半導体層が積層した積層基板を利用する半導体装置の開発が進められている。積層基板の一例として、ＳＯＩ（Silicon On Insulator）基板が知られている。この種の半導体装置は、高電圧側配線に接続される第１主電極と低電圧側配線に接続される第２主電極が半導体層の表面上に設けられた横型であることが多い。この種の半導体装置には、例えば、コレクタ電極とエミッタ電極が半導体層の表面上に設けられた横型のＩＧＢＴ(Insulated Gate Bipolar Transistor)、アノード電極とカソード電極が半導体層の表面上に設けられた横型のダイオード、ドレイン電極とソース電極が半導体層の表面上に設けられたＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)が含まれる。この種の半導体装置では、支持基板も低電圧側配線に接続して用いられることが多い。このため、この種の半導体装置では、第１主電極と第２主電極の間の横方向と、第１主電極と支持基板の間の縦方向のそれぞれに電位差が生じる。この種の半導体装置では、これらの間に生じる電位分布を考慮して設計することにより、高耐圧化が図られている。
一般的に、ＳＯＩ基板を利用した半導体装置では、埋込み絶縁膜と半導体層の界面近傍でブレークダウンが発生し、電子・正孔対が生成する。生成した電子は、高電圧側配線に接続される第１主電極に向けて縦方向に沿って移動する。このとき、生成した電子が移動経路中に存在する結晶格子に衝突することにより、さらに、多量の電子が生成され、急激な電流増加が発生する（なだれ降伏）。なだれ降伏が発生すると、最終的には半導体装置の熱破壊を招いてしまう。
特許文献１には、半導体層内の電圧保持領域に、ｎ型の裏面部半導体領域とｎ−型の中間部半導体領域とｐ型の表面部半導体領域で構成された３層構造を備えた半導体装置が開示されている。この３層構造が電圧保持領域に設けられていると、電圧保持領域の等電位線が屈曲するという現象が生じる。具体的には、半導体層の縦方向に伸びる等電位線が、埋込み絶縁膜と半導体層の界面近傍において屈曲する。等電位線が屈曲する位置は、縦方向に観察すると、電界強度の正負が反転する領域であり、すなわち、電界強度が零となる領域である。電界強度が零となる領域が存在すると、埋込み絶縁膜と半導体層の界面近傍でブレークダウンが発生したとしても、生成した電子の移動距離が、前記界面からその零領域までに制限される。これにより、特許文献１の半導体装置では、ブレークダウンによって生成した電子の移動距離が短く制限され、なだれ降伏の発生が抑えられる。
特開２００７−１７３４２２号公報
特許文献１の半導体装置は、優れた耐圧特性を有しており、多くの用途において有用である。しかしながら、さらに高耐圧な特性を備えた半導体装置が望まれている。本明細書で開示される技術は、積層基板を利用した半導体装置の高耐圧化を実現することを目的としている。
本明細書で開示される技術は、支持基板と埋込み絶縁膜と半導体層が積層した積層基板に形成された半導体装置に具現化される。半導体装置は、第１主電極と第２主電極と電圧保持領域を備えている。第１主電極は、半導体層の表面上に設けられている。第２主電極は、半導体層の表面上に設けられており、第１主電極から絶縁されている。電圧保持領域は、半導体層内に形成されており、第１主電極と第２主電極の間に加わる電圧を保持する。電圧保持領域は、第１導電型の第１領域と、その第１領域上に設けられている第１導電型の第２領域と、その第２領域上に設けられている第２導電型の第３領域と、その第３領域上に設けられている第１導電型の第４領域を有している。第１領域の不純物濃度は、横方向に沿って変化する。ここで、第１領域の不純物濃度は、横方向に沿って連続的に変化してもよく、横方向に沿って段階的に変化してもよい。また、電圧保持領域は、第１領域と第２領域と第３領域と第４領域以外の領域をさらに備えていてもよい。
上記半導体装置は、電圧保持領域に第１領域と第２領域と第３領域で構成される３層構造を備えている。このため、半導体層の厚み方向に伸びる等電位線が、埋込み絶縁膜と半導体層の界面近傍において屈曲する。この結果、上記半導体装置では、埋込み絶縁膜と半導体層の界面近傍において、電界強度が零となる領域が形成されており、なだれ降伏の発生が抑えられている。さらに、上記半導体装置は、電圧保持領域の３層構造上に第４領域を備えている。これにより、電圧保持領域の厚みが大きく構成されているので、電圧保持領域の熱容量が大きい。例えば、静電気のような高電圧が半導体装置に印加されると、電圧保持領域の温度が急激に上昇することが知られているが、上記半導体装置では、電圧保持領域の熱容量が大きいことから、このような温度上昇が抑えられる。また、電圧保持領域の厚みが大きく構成されているので、電圧保持領域の電気抵抗値が低下し、電力損失も抑えられている。上記半導体装置は、高耐圧で低損失な特性を有する。
上記半導体装置は、半導体層内に形成されており、第２主電極に接続される第２導電型の第５領域をさらに備えているのが望ましい。この場合、第３領域と第５領域が接しているのが望ましい。この態様によると、第３領域の電位が安定し、電圧保持領域の広い範囲が良好に空乏化される。
上記半導体装置では、第１領域の不純物濃度が、第５領域から離れる向きに増加するのが望ましい。この態様によると、電圧保持領域において、等電位線の屈曲現象が良好に得られる。
第１領域の不純物濃度は、第２領域の不純物濃度よりも薄いのが望ましい。第４領域の不純物濃度は、第１領域の不純物濃度よりも薄いのが望ましい。この態様によると、等電位線の屈曲する位置が、埋込み絶縁膜と半導体層の界面近傍により近くなる。ブレークダウンで発生した電子の縦方向の移動距離がより短くなり、なだれ降伏がより抑制される。
第４領域の厚みは、第１領域と第２領域と第３領域の合計の厚みよりも厚いのが望ましい。この態様によると、ＥＳＤ(Electro Static Discharge)耐量が向上することが本発明者により確認されている。より好ましくは、第４領域の厚みは、第１領域と第２領域と第３領域の合計の厚みの１．５倍以上であるのが望ましい。この態様によると、ＥＳＤ耐量に加えて、電力損失も顕著に改善され得る。
上記半導体装置は、バイポーラで動作することが望ましい。バイポーラで動作すると、第４領域の電気抵抗値が伝導度変調によって低下する。このため、厚みの大きい第４領域を設けるメリットを良好に享受することができる。電力損失の小さい半導体装置が具現化される。
本明細書で開示される技術によると、高耐圧で低損失な半導体装置が提供される。
実施例のＩＧＢＴの要部断面図を模式的に示す。 実施例のＩＧＢＴの電力損失に対する半導体層の厚みの影響を示す。 電圧保持領域の拡大要部断面図を模式的に示す。 実施例のＩＧＢＴのＥＳＤ耐量に対する半導体層の厚みの影響を示す。 実施例のＭＯＳＦＥＴの要部断面図を模式的に示す。 実施例のダイオードの要部断面図を模式的に示す。
本願明細書で開示される技術を整理しておく。
（第１特徴） 半導体装置は、支持基板と埋込み絶縁膜と半導体層が積層した積層基板を備える。半導体層の表面上には、第１主電極と第２主電極が形成されている。半導体層は、第１主電極と第２主電極の間に電圧保持領域を有する。電圧保持領域は、ｎ型の裏面部拡散領域とｎ型中間部拡散領域とｐ型中間部拡散領域とｎ型の表面部拡散領域を有する。
（第２特徴） 裏面部拡散領域とｎ型中間部拡散領域とｐ型中間部拡散領域と表面部拡散領域はその順で積層しており、４層構造を構成する。
（第３特徴） 裏面部拡散領域の不純物濃度は、横方向に変化する。ｎ型中間部拡散領域とｐ型中間部拡散領域と表面部拡散領域の不純物濃度は、横方向に略一定である。
（第４特徴） ４層構造の厚みは、好ましくは２μｍ以上、より好ましくは２．５μｍ以上である。
以下、図面を参照して各実施例の半導体装置を説明する。以下の各実施例では、半導体材料に単結晶シリコンが用いられているが、この例に代えて、窒化ガリウム、炭化珪素、ガリウム砒素等の化合物半導体が用いられてもよい。また、各実施例において実質的に共通する構成要素に関しては共通の符号を付し、その説明を省略する。
図１に、ＩＧＢＴ(Insulated Gate Bipolar Transistor)１０の要部断面図を模式的に示す。ＩＧＢＴ１０は、単結晶シリコンの支持基板３０と酸化シリコンの埋込み絶縁膜４０と単結晶シリコンの半導体層５０が積層したＳＯＩ(Silicon on Insulator)基板２０を利用して形成されている。支持基板３０は、ｐ型の不純物を高濃度に含んでおり、低電圧側配線に接続されている。低電圧側配線は、電源電圧の負極性側に接続されており、一例では接地電位に固定されている。埋込み絶縁膜４０は、ｙ軸方向（以下、縦方向という）の厚みが約３．０〜５．０μｍであるのが望ましい。また、埋込み絶縁膜４０の材料は、比誘電率が小さい材料が望ましい。半導体層５０は、ｎ型の不純物を低濃度に含んでおり、縦方向の厚みが約２．０μｍ以上、より好ましくは約２．５μｍ以上であるのが望ましい。なお、半導体層５０の縦方向の厚みは、素子分離のための製造コストが増加するのを抑えるために、約５．０μｍ以下にするのが望ましい。半導体層５０の抵抗率は、機械的強度が保たれるように、約１〜１００ｍΩ・ｃｍであるのが望ましい。
ＩＧＢＴ１０は、半導体層５０の表面上に設けられているコレクタ電極７４（第１主電極の一例）とコレクタポリプレート電極７８とＬＯＣＯＳ(Local Oxidation of Silicon)膜６９とゲート電極８４とエミッタ電極８７（第２主電極の一例）を備えている。コレクタ電極７４は、高電圧側配線に接続されている。高電圧側配線は、電源電圧の正極性側に接続されている。コレクタ電極７４の材料は、一例ではアルミニウムである。コレクタポリプレート電極７８は、コレクタ電極７４とゲート電極８４の間に設けられており、酸化シリコンの絶縁膜を介して半導体層５０及びＬＯＣＯＳ膜６９の表面に対向している。コレクタポリプレート電極７８がＬＯＣＯＳ膜６９の表面を被覆するｘ軸方向（以下、横方向という）の横幅は、約１〜５μｍである。コレクタポリプレート電極７８は、高電圧側配線に接続されている。コレクタポリプレート電極７８の材料は、一例ではポリシリコンである。ＬＯＣＯＳ膜６９は、縦方向の厚みが約０．２５〜０．５μｍであるのが望ましい。ＬＯＣＯＳ膜６９の材料は、一例では酸化シリコンである。ゲート電極８４は、コレクタポリプレート電極７８とエミッタ電極８７の間に設けられており、酸化シリコンのゲート絶縁膜８２を介して半導体層５０及びＬＯＣＯＳ膜６９の表面に対向している。ゲート電極８４がＬＯＣＯＳ膜６９の表面を被覆する横方向の横幅は、約１〜５μｍである。ゲート電極８４の材料は、一例ではポリシリコンである。エミッタ電極８７は、低電圧側配線に接続されている。エミッタ電極８７の材料は、一例ではアルミニウムである。
ＩＧＢＴ１０は、半導体層５０内に形成されているコレクタ領域７２とバッファ領域７６と裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６と表面部拡散領域６８とエミッタ領域８６とボディ領域８８を備えている。ここで、本願明細書では、一方の主電極であるコレクタ電極７４に電気的に接続されるコレクタ領域７２と他方の主電極であるエミッタ電極８７に電気的に接続されるボディ領域８８の間の領域を電圧保持領域６０と称する。電圧保持領域６０は、ＬＯＣＯＳ膜６９の下方に位置する領域ということもできる。また、電圧保持領域６０は、キャリアが流れる領域であり、ドリフト領域ということもできる。
コレクタ領域７２は、イオン注入技術を利用して、半導体層５０の表層部に形成されている。コレクタ領域７２は、ｐ型の不純物を高濃度に含んでおり、コレクタ電極７４にオーミック接続されている。バッファ領域７６は、イオン注入技術を利用して、半導体層５０の表層部に形成されている。バッファ領域７６は、コレクタ領域７２を取囲んでおり、ｎ型の不純物を含んでいる。
エミッタ領域８６は、イオン注入技術を利用して、半導体層５０の表層部に形成されている。エミッタ領域８６は、ｎ型の不純物を高濃度に含んでおり、エミッタ電極８７にオーミック接続されている。ボディ領域８８（第５領域の一例）は、イオン注入技術を利用して、半導体層５０の表面から裏面に達するように形成されている。ボディ領域８８は、コンタクトボディ領域８８ａとメインボディ領域８８ｂを有しており、ｐ型の不純物を含んでいる。コンタクトボディ領域８８ａは、エミッタ電極８７にオーミック接続されている。メインボディ領域８８ｂは、コンタクトボディ領域８８ａを介してエミッタ電極８７に接続されている。
電圧保持領域６０は、裏面部拡散領域６２（第１領域の一例）とｎ型中間部拡散領域６４（第２領域の一例）とｐ型中間部拡散領域６６（第３領域の一例）と表面部拡散領域６８（第４領域の一例）を備えており、これらの拡散領域はその順で積層している。
裏面部拡散領域６２は、イオン注入技術を利用して、埋込み絶縁膜４０と半導体層５０の界面近傍に形成されている。裏面部拡散領域６２は、イオン注入技術を利用して形成される際に、導入されるドーパント濃度のピーク位置（飛程位置ともいう）が埋込み絶縁膜４０と半導体層５０の界面に設定されるのが望ましい。好ましくは、ドーパント濃度のピーク位置が埋込み絶縁膜４０と半導体層５０の界面から約０．５μｍ以下、より好ましくは約０．２μｍ以下であるのが望ましい。裏面部拡散領域６２は、ｎ型の不純物を含んでおり、不純物濃度が異なる８つの部分領域６２ａ〜６２ｈで構成されている。部分領域６２ａ〜６２ｈの不純物濃度は、ボディ領域８８側からコレクタ領域７２側に向けて増加している。すなわち、符号６２ａで示される部分領域の不純物濃度が最も薄く、符号６２ｈで示される部分領域の不純物濃度が最も濃い。ただし、符号６２ａで示される部分領域の不純物濃度は、表面部拡散領域６８の不純物濃度よりも濃い。また、符号６２ｈで示される部分領域の不純物濃度は、ｎ型中間部拡散領域６４の不純物濃度よりも薄い。一例では、符号６２ａで示される部分領域の不純物濃度が約１×１０１５〜１×１０１６であり、符号６２ｈで示される部分領域の不純物濃度が約８×１０１５〜８×１０１５であるのが望ましい。
ｎ型中間部拡散領域６４は、イオン注入技術を利用して、裏面部拡散領域６２上に形成されている。ｎ型中間部拡散領域６４は、一端がボディ領域８８に接触しており、他端がバッファ領域７６から離反している。ｎ型中間部拡散領域６４は、ｎ型の不純物を含んでおり、横方向の不純物濃度は略一定である。一例では、ｎ型中間部拡散領域６４の不純物濃度は、約１×１０１６〜１×１０１７ｃｍ−３であるのが望ましい。
ｐ型中間部拡散領域６６は、イオン注入技術を利用して、ｎ型中間部拡散領域６４上に形成されている。ｐ型中間部拡散領域６６は、一端がボディ領域８８に接触しており、他端がバッファ領域７６から離反している。ｐ型中間部拡散領域６６は、ｐ型の不純物を含んでおり、横方向の不純物濃度は略一定である。一例では、ｐ型中間部拡散領域６６の不純物濃度は、約１×１０１６〜１×１０１７ｃｍ−３であるのが望ましい。
ｐ型中間部拡散領域６６とｎ型中間部拡散領域６４の製造工程では、製造コストを抑制するために、イオン注入用マスクを共通とすることができる。このため、ｐ型中間部拡散領域６６とｎ型中間部拡散領域６４の形成位置は、平面視したときに共通している。
裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６の合計の縦方向の厚みＴ６０ａは、薄い方が望ましい。合計の厚みＴ６０ａが薄いほど、後述するように、等電位線の屈曲位置が埋込み絶縁膜４０と半導体層５０の界面近傍に近くなる。なお、裏面部拡散領域６２の縦方向の厚みはほぼ無視できるほどに薄いのが望ましい。ｎ型中間部拡散領域６４の縦方向の厚みは、約０．５μｍ以下、より好ましくは０．２μｍ以下であるのが望ましい。ｐ型中間部拡散領域６６の縦方向の厚みは、約０．５μｍ以下、より好ましくは０．２μｍ以下であるのが望ましい。
表面部拡散領域６８は、他の拡散領域を形成した後の残部であり、ｐ型中間部拡散領域６６上に形成されている。表面部拡散領域６８は、一端がボディ領域８８に接触しており、他端がバッファ領域７６に接触している。表面部拡散領域６８は、ｎ型の不純物を含んでおり、不純物濃度は約１×１０１５〜１×１０１６ｃｍ−３であるのが望ましい。表面部拡散領域６８の縦方向の厚みＴ６０ｂは、約１．０μｍ以上、より好ましくは約１．５μｍ以上であるのが望ましい。
次に、ＩＧＢＴ１０の動作を説明する。ゲート電極８４に数Ｖ程度の正電圧が印加されると、ゲート電極８４が対向するメインボディ領域８８ｂの表層部に反転層が形成され、ＩＧＢＴ１０がオンする。ＩＧＢＴ１０のオン状態では、エミッタ領域８６から電圧保持領域６０に電子が注入され、コレクタ領域７２から電圧保持領域６０に正孔が注入され、電圧保持領域６０は伝導度変調される。
図２に、ＩＧＢＴ１０の電力損失に対する半導体層５０の厚みの影響を示す。横軸は、裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６の合計の縦方向の厚みＴ６０ａに対する表面部拡散領域６８の厚みＴ６０ｂの比である。なお、図２では、裏面部拡散領域６２の厚みがほぼ無視できるとし、ｎ型中間部拡散領域６４の厚みを０．５μｍとし、ｐ型中間部拡散領域６６の厚みを０．５μｍとし、合計の厚みＴ６０ａを１．０μｍで固定としている。図２に示されるように、厚み比（Ｔ６０ｂ／Ｔ６０ａ）が大きくなるほど、電力損失が低下することが分かる。これは、表面部拡散領域６８の厚みＴ６０ｂが増加することにより、伝導度変調により低抵抗化された表面部拡散領域６８のドリフト抵抗が低下するからである。なお、図２に示されるように、厚み比（Ｔ６０ｂ／Ｔ６０ａ）が１．５以上（半導体層５０の厚みが２．５μｍ以上でもある）になると、電力損失の低下効果がほぼ飽和する。したがって、厚み比（Ｔ６０ｂ／Ｔ６０ａ）を１．５以上にすることが肝要であることが分かる。
ゲート電極８４が接地電位に切換わると、メインボディ領域８８ｂの表層部の反転層が消失し、ＩＧＢＴ１０はオフとなる。ＩＧＢＴ１０のオフ状態では、電圧保持領域６０が広い範囲に亘って空乏化される。
図３に、電圧保持領域６０の一部を拡大した拡大要部断面図を示す。図３には、ＩＧＢＴ１０がオフしたときの等電位線分布が重ねて示されている。図３に示されるように、ＩＧＢＴ１０は、裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６で構成される３層構造を備えている。このため、半導体層５０の厚み方向に伸びる等電位線が、埋込み絶縁膜４０と半導体層５０の界面近傍において屈曲する。この等電位線が屈曲する領域は、厚み方向の電界強度が零になる領域である。通常、ＩＧＢＴ１０に高電圧が加わると、埋込み絶縁膜４０と半導体層５０の界面近傍でブレークダウンが発生し、電子・正孔対が発生する。生成した電子は、コレクタ電極７４に向けて縦方向に沿って移動する。ＩＧＢＴ１０では、電界強度が零となる領域が存在しているので、電子の縦方向の移動距離Ｄ６０は、埋込み絶縁膜４０と半導体層５０の界面から零領域までに制限される。この結果、ＩＧＢＴ１０ではなだれ降伏の発生が抑えられている。
さらに、ＩＧＢＴ１０は、電圧保持領域６０の３層構造上に表面部拡散領域６８を備えている。これにより、電圧保持領域６０が厚く構成されているので、電圧保持領域６０の熱容量が大きい。このため、静電気のような高い電圧がＩＧＢＴ１０に印加されたとしても、電圧保持領域６０の温度が急激に上昇すること抑制されており、静電気による熱破壊が顕著に抑制される。
図４に、ＩＧＢＴ１０のＥＳＤ耐量に対する半導体層５０の厚みの影響を示す。ＥＳＤ耐量は、コレクタ電極７４とエミッタ電極８７の間に強制的に高電圧を印加したときに、ＩＧＢＴ１０が熱破壊されるときの電圧値である。横軸は、裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６の合計の縦方向の厚みＴ６０ａに対する表面部拡散領域６８の厚みＴ６０ｂの比である。なお、図４では、裏面部拡散領域６２の厚みがほぼ無視できるとし、ｎ型中間部拡散領域６４の厚みを０．５μｍとし、ｐ型中間部拡散領域６６の厚みを０．５μｍとし、合計の厚みＴ６０ａを１．０μｍで固定としている。図２に示されるように、厚み比（Ｔ６０ｂ／Ｔ６０ａ）が大きくなるほど、ＥＳＤ耐量が向上することが分かる。これは、表面部拡散領域６８の厚みＴ６０ｂが増加することにより、電圧保持領域６０の熱容量が増加するからである。なお、図４に示されるように、厚み比（Ｔ６０ｂ／Ｔ６０ａ）が１．０以上（半導体層５０の厚みが１．０μｍ以上でもある）になると、ＥＳＤ耐量の増加効果が飽和する。したがって、厚み比（Ｔ６０ｂ／Ｔ６０ａ）を１．０以上にすることが肝要であることが分かる。
上記したように、ＩＧＢＴ１０は、電圧保持領域６０に、裏面部拡散領域６２とｎ型中間部拡散領域６４とｐ型中間部拡散領域６６と表面部拡散領域６８の４層構造を有することにより、電力損失が低減され、ＥＳＤ耐量が大きく向上する。
ＩＧＢＴ１０の電圧保持領域６０に適用された技術は、例えば、図５のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)１１にも有用である。ＭＯＳＦＥＴ１１では、ＩＧＢＴ１０のｐ＋型のコレクタ領域７２がｎ＋型のドレイン領域１７２であり、そのドレイン領域１７２がドレイン電極１７４にオーミック接続している。また、ＩＧＢＴ１０のエミッタ領域８６がソース領域１８６であり、そのソース領域１８６がソース電極１８６にオーミック接続している。ＭＯＳＦＥＴ１１でも、４層構造を有することにより、電力損失が低減され、ＥＳＤ耐量が大きく向上する。
さらに、ＩＧＢＴ１０の電圧保持領域６０に適用された技術は、例えば、図６のダイオード１３にも有用である。ダイオード１３では、ＩＧＢＴ１０のｐ＋型のコレクタ領域７２がｎ＋型のカソード領域２７２であり、そのカソード領域２７２がカソード電極２７４にオーミック接続している。また、ＩＧＢＴ１０のエミッタ領域８６とボディ領域８８が、コンタクトアノード領域２８８ａとメインアノード領域２８８ｂで構成されるアノード領域２８８であり、そのアノード領域２８８がアノード電極２８７に接続されている。ダイオード１３でも、４層構造を有することにより、電力損失が低減され、ＥＳＤ耐量が大きく向上する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２０：ＳＯＩ基板
３０：支持基板
４０：埋込み絶縁膜
５０：半導体層
６０：電圧保持領域
６２：裏面部拡散領域
６４：ｎ型中間部拡散領域
６６：ｐ型中間部拡散領域
６８：表面部拡散領域
７２：コレクタ領域
７４：コレクタ電極
８６：エミッタ領域
８７：エミッタ電極
８８：ボディ領域

Claims (7)

  1. 支持基板と埋込み絶縁膜と半導体層が積層した積層基板に形成された半導体装置であって、
    前記半導体層の表面上に設けられている第１主電極と、
    前記半導体層の表面上に設けられており、前記第１主電極から絶縁されている第２主電極と、
    前記半導体層内に形成されており、前記第１主電極と前記第２主電極の間に加わる電圧を保持する電圧保持領域と、を備えており、
    前記電圧保持領域は、
    第１導電型の第１領域と、その第１領域上に設けられている第１導電型の第２領域と、その第２領域上に設けられている第２導電型の第３領域と、その第３領域上に設けられている第１導電型の第４領域を有しており、
    前記第１領域の不純物濃度は、横方向に沿って変化する半導体装置。
  2. 前記半導体層内に形成されており、前記第２主電極に接続される第２導電型の第５領域をさらに備えており、
    前記第３領域と前記第５領域が接している請求項１に記載の半導体装置。
  3. 前記第１領域の不純物濃度は、前記第５領域から離れる向きに増加する請求項２に記載の半導体装置。
  4. 前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも薄く、
    前記第４領域の不純物濃度は、前記第１領域の不純物濃度よりも薄い請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第４領域の厚みは、前記第１領域と前記第２領域と前記第３領域の合計の厚みよりも厚い請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第４領域の厚みは、前記第１領域と前記第２領域と前記第３領域の合計の厚みの１．５倍以上である請求項５に記載の半導体装置。
  7. バイポーラで動作することを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
JP2010004352A 2010-01-12 2010-01-12 半導体装置 Pending JP2011146440A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010004352A JP2011146440A (ja) 2010-01-12 2010-01-12 半導体装置
PCT/JP2010/062594 WO2011086721A1 (ja) 2010-01-12 2010-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010004352A JP2011146440A (ja) 2010-01-12 2010-01-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2011146440A true JP2011146440A (ja) 2011-07-28

Family

ID=44304021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010004352A Pending JP2011146440A (ja) 2010-01-12 2010-01-12 半導体装置

Country Status (2)

Country Link
JP (1) JP2011146440A (ja)
WO (1) WO2011086721A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220381A (ja) * 2013-05-08 2014-11-20 トヨタ自動車株式会社 半導体装置
CN108122963A (zh) * 2017-12-22 2018-06-05 重庆大学 一种电势控制快速横向绝缘栅双极型晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
JP3749191B2 (ja) * 2001-03-22 2006-02-22 松下電器産業株式会社 高耐圧半導体装置
JP4713327B2 (ja) * 2005-12-21 2011-06-29 トヨタ自動車株式会社 半導体装置とその製造方法
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220381A (ja) * 2013-05-08 2014-11-20 トヨタ自動車株式会社 半導体装置
CN108122963A (zh) * 2017-12-22 2018-06-05 重庆大学 一种电势控制快速横向绝缘栅双极型晶体管

Also Published As

Publication number Publication date
WO2011086721A1 (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
JP5196766B2 (ja) 半導体装置
US8975690B2 (en) Semiconductor device
US9825023B2 (en) Insulated gate bipolar transistor comprising negative temperature coefficient thermistor
JP5865618B2 (ja) 半導体装置
JP2009043966A (ja) 半導体装置及びその製造方法
US8415747B2 (en) Semiconductor device including diode
JP5711646B2 (ja) ダイオード
JP6640691B2 (ja) 半導体装置及びその製造方法
JP2017079234A (ja) 半導体装置
JP2008227238A (ja) 半導体装置
JP5737021B2 (ja) 半導体装置
JP2006332591A (ja) 半導体装置
JP2011134998A (ja) 半導体装置
US8921945B2 (en) High-voltage power transistor using SOI technology
JP5865860B2 (ja) 半導体装置
JP2008227237A (ja) 半導体装置
WO2011086721A1 (ja) 半導体装置
CN107833915B (zh) 半导体器件
JP2012059931A (ja) 半導体装置
JP5519461B2 (ja) 横型半導体装置
JP2008227240A (ja) 半導体装置とその製造方法
JP2013069871A (ja) 半導体装置
US9184247B2 (en) Power semiconductor device capable of maintaining a withstand voltage
JP5549936B2 (ja) 半導体装置