JP6164201B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6164201B2
JP6164201B2 JP2014232794A JP2014232794A JP6164201B2 JP 6164201 B2 JP6164201 B2 JP 6164201B2 JP 2014232794 A JP2014232794 A JP 2014232794A JP 2014232794 A JP2014232794 A JP 2014232794A JP 6164201 B2 JP6164201 B2 JP 6164201B2
Authority
JP
Japan
Prior art keywords
region
igbt
diode
barrier
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014232794A
Other languages
English (en)
Other versions
JP2016096304A (ja
Inventor
博司 細川
博司 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014232794A priority Critical patent/JP6164201B2/ja
Priority to US14/942,539 priority patent/US9666704B2/en
Publication of JP2016096304A publication Critical patent/JP2016096304A/ja
Application granted granted Critical
Publication of JP6164201B2 publication Critical patent/JP6164201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書では、ＩＧＢＴとダイオードの機能を合わせ持つ半導体装置（ＲＣ−ＩＧＢＴ Reverse Conducting−Insulated Gate Bipolar Transistor）に関する技術を開示する。
特許文献１にＲＣ−ＩＧＢＴが開示されている。このＲＣ−ＩＧＢＴは、ｎ型エミッタ領域、ｐ型トップボディ領域、ｎ型バリア領域、ｐ型ボトムボディ領域、ｎ型ドリフト領域、ｐ型コレクタ領域、トレンチゲート電極等で構成されるＩＧＢＴ構造を備えており、そのｐ型トップボディ領域がアノード領域となってダイオード構造をも提供する。このＲＣ−ＩＧＢＴでは、トップボディ領域とボトムボディ領域の間にバリア領域が形成されており、そのバリア領域と表面電極（エミッタ電極兼アノード電極）を接続するｎ型のピラー領域が形成されている。ピラー領域は、隣接するゲートトレンチ間の間隔に形成されている。
このＲＣ−ＩＧＢＴでは、バリア領域の電位が表面電極の電位に近い電位に維持されるので、ボディ領域とバリア領域間のｐｎ接合によって構成されるダイオードがオンし難い。このダイオードは、表面電極の電位がさらに上昇したときにオンする。特許文献１のＲＣ―ＩＧＢＴは、バリア領域とピラー領域を利用してｐ型のボディ領域からｎ型のバリア領域とｎ型のドリフト領域にホールが流入することを抑制し、ダイオードの逆回復電流を抑制する。また、このＲＣ−ＩＧＢＴでは、逆電圧（表面電極が低電位となる電圧）が印加されると、トップボディ領域とバリア領域の間のｐｎ接合から伸びる空乏層と、ドリフト領域とボトムボディ領域の間のｐｎ接合から伸びる空乏層とで電界が分担され、逆電圧に対する耐圧を向上させる。
特開２０１３−４８２３０号公報
特許文献１のＲＣ−ＩＧＢＴでは、逆電圧を印加した状態で、トレンチゲート電極に所定のオン電位を加えることにより、ＩＧＢＴをオンさせることができる。その際、トレンチゲート電極と対向する範囲のトップボディ領域及びボトムボディ領域にチャネルが形成される。特許文献１のＲＣ−ＩＧＢＴでは、ボトムボディ領域のｐ型不純物濃度が、トップボディ領域のｐ型不純物濃度より低い。そのため、トレンチゲート電極に所定のオン電位を加える場合、トップボディ領域よりも先にボトムボディ領域にチャネルが形成される。ボトムボディ領域にのみチャネルが形成された状態では、コレクタ領域、ドリフト領域、ボトムボディ領域に形成されたチャネル、バリア領域、ピラー領域、を経由してリーク電流が流れる。その後、トップボディ領域にもチャネルが形成され、コレクタ領域、ドリフト領域、ボトムボディ領域に形成されたチャネル、バリア領域、トップボディ領域に形成されたチャネル、エミッタ領域、を経由して電流が流れる。すなわち、ＩＧＢＴがオンする。本明細書では、ボトムボディ領域にチャネルが形成され、トップボディ領域にチャネルが形成されない状態で流れる電流をリーク電流という。リーク電流が大きいと、例えば、ＲＣ−ＩＧＢＴが不良品であるか否かの判定が困難になるなど、問題がある。
本明細書では、従来の半導体装置と比べて、ＩＧＢＴオン時のリーク電流を低減させることができる技術を開示する。
本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面に配置されている表面電極と、半導体基板の裏面に配置されている裏面電極を有している。半導体基板の表面には複数のゲートトレンチが形成されている。各ゲートトレンチ内には、ゲート絶縁膜と、ゲート絶縁膜によって半導体基板から絶縁されているゲート電極が配置されている。半導体基板は、第１セル領域を有している。第１セル領域は、ｎ型のエミッタ領域と、ｐ型の第１トップボディ領域と、ｎ型の第１バリア領域と、ｎ型の第１ピラー領域と、ｐ型の第１ボトムボディ領域を有している。ｎ型のエミッタ領域は、複数のゲートトレンチのうちの第１ゲートトレンチと第１ゲートトレンチに隣接する第２ゲートトレンチとの間に配置されており、ゲート絶縁膜に接しており、表面電極に接続されている。ｐ型の第１トップボディ領域は、第１ゲートトレンチと第２ゲートトレンチとの間に配置されており、エミッタ領域より深い位置でゲート絶縁膜に接している。ｎ型の第１バリア領域は、第１ゲートトレンチと第２ゲートトレンチとの間に配置されており、第１トップボディ領域より深い位置でゲート絶縁膜に接している。ｎ型の第１ピラー領域は、第１ゲートトレンチと第２ゲートトレンチとの間に配置されており、表面電極に接続されており、第１バリア領域と繋がっている。ｐ型の第１ボトムボディ領域は、第１ゲートトレンチと第２ゲートトレンチとの間に配置されており、第１バリア領域より深い位置でゲート絶縁膜に接しており、第１バリア領域によって第１トップボディ領域から分離されており、第１トップボディ領域よりもｐ型不純物濃度が低い。半導体基板は、さらに、第１ボトムボディ領域よりも深い位置に配置されており、第１ボトムボディ領域によって第１バリア領域から分離されており、第１バリア領域よりもｎ型不純物濃度が低いｎ型のドリフト領域と、裏面電極に接続されているｐ型のコレクタ領域と、裏面電極に接続されており、ドリフト領域よりもｎ型不純物濃度が高いｎ型のカソード領域を有している。第１バリア領域のうち、第１ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さが、第１バリア領域のうち、ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さと異なる。
上記の半導体装置では、エミッタ領域、第１トップボディ領域、第１バリア領域、第１ボトムボディ領域、ドリフト領域、コレクタ領域、第１ゲートトレンチ内のゲート電極及び第２ゲートトレンチ内のゲート電極等によってＩＧＢＴが形成されている。また、第１トップボディ領域、第１バリア領域、第１ボトムボディ領域、ドリフト領域及びカソード領域等によって、ｐｎダイオードが形成されている。
この半導体装置では、第１バリア領域のうち、第１ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さが、第１バリア領域のうち、ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さと異なる。そのため、ＩＧＢＴをオンする過程でトップボディ領域よりも先にボトムボディ領域にチャネルが形成されたときに、特許文献１のＲＣ−ＩＧＢＴと比べて、リーク電流が流れる経路が長い。この経路が長くなることにより、リーク電流が流れる際の抵抗が高くなり、リーク電流が流れ難くなる。そのため、この半導体装置では、特許文献１の場合に比べて、ＩＧＢＴオン時のリーク電流を低減させることができる。
第１実施例の半導体装置１０の断面図。 半導体基板１２の表面１２ａにおけるゲートトレンチ１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆの配置を示す平面図。 ＩＧＢＴバリア領域３４内の深さ方向におけるｎ型不純物濃度を示すグラフ。 第１実施例の半導体装置１０のＩＧＢＴ動作時の様子を示す説明図（１）。 第１実施例の半導体装置１０のＩＧＢＴ動作時の様子を示す説明図（２）。 従来の半導体装置１１０のＩＧＢＴ動作時の様子を示す説明図。 ゲート電極１８の電位とコレクタ電流の関係を示すグラフ。 第２実施例の半導体装置２１０の断面図。 第２実施例の半導体装置２１０のＩＧＢＴ動作時の様子を示す説明図。 第３実施例の半導体装置３１０の断面図。 第３実施例の半導体装置３１０のＩＧＢＴ動作時の様子を示す説明図。 第４実施例の半導体装置４１０の断面図。
（第１実施例）
図１〜図５を参照して説明する第１実施例の半導体装置１０は、ＩＧＢＴとダイオードを備えるＲＣ−ＩＧＢＴである。図１、図２に示すように、半導体装置１０は、Ｓｉにより構成された半導体基板１２を有する。図１、図２、図４、図５において、ｚ方向は半導体基板１２の厚み方向であり、ｘ方向は半導体基板１２の表面１２ａに平行な一方向であり、ｙ方向はｚ方向とｘ方向に直交する方向である。
図１に示すように、半導体基板１２の上面１２ａには、上部電極２２が形成されている。上部電極２２は、ＡｌまたはＡｌＳｉにより構成されている。または、上部電極２２は、上面１２ａに、Ａｌ（又はＡｌＳｉ）、Ｔｉ、Ｎｉ及びＡｕを積層した積層電極であってもよい。上部電極２２の厚み（即ちｚ方向の長さ）は５〜３０μｍ程度である。
半導体基板１２の下面１２ｂには、下部電極２６が形成されている。下部電極２６は、下面１２ｂに、Ａｌ（又はＡｌＳｉ）、Ｔｉ、Ｎｉ及びＡｕを積層した積層電極である。または、下部電極２６は、下面１２ｂに、Ｔｉ、Ｎｉ及びＡｕを積層した積層電極であってもよい。下部電極２６の厚みは１〜３０μｍ程度である。
図２に示すように、半導体基板１２の表面１２ａには、複数のゲートトレンチ１４（１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ）が格子状に形成されている。なお、図２では、図示の明確化のために、各ゲートトレンチ１４の上面に形成されている上部電極２２及び層間絶縁膜２０（後述）の図示を省略している。ゲートトレンチ１４ａ、１４ｂ、１４ｃは、ｙ方向に直線状に伸びている。ゲートトレンチ１４ａ、１４ｂ、１４ｃは、ｘ方向に互いに間隔を開けて配置されており、互いに略平行に伸びている。ゲートトレンチ１４ｄ、１４ｅ、１４ｆは、ｘ方向に直線状に伸びている。ゲートトレンチ１４ｄ、１４ｅ、１４ｆは、ｙ方向に互いに間隔を開けて配置されており、互いに略平行に伸びている。ゲートトレンチ１４ａ、１４ｂ、１４ｃはゲートトレンチ１４ｄ、１４ｅ、１４ｆと交差している。
図１に示すように、各ゲートトレンチは、半導体基板１２の表面１２ａからｚ方向（下方向）に伸びている。各ゲートトレンチ１４の深さは略等しい。各ゲートトレンチの深さは、４〜６μｍ程度とすることができる。各ゲートトレンチ１４の内面は、ゲート絶縁膜１６によって覆われている。各ゲートトレンチ１４内には、ゲート電極１８が配置されている。図１では、図示の明確化のために、半導体基板１２ではハッチングを省略している。各ゲート電極１８は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。各ゲート電極１８の上面は、層間絶縁膜２０によって覆われている。各ゲート電極１８は、層間絶縁膜２０によって上部電極２２から絶縁されている。各ゲート電極１８は、図示しないコンタクト部において、図示しないゲート配線に電気的に接続されている。
半導体基板１２のうち、隣接するゲートトレンチ１４ａ、１４ｂの間には、ＩＧＢＴ領域７０が形成されている。ＩＧＢＴ領域７０は、エミッタ領域３０、ＩＧＢＴトップボディ領域３２、ＩＧＢＴバリア領域３４、ＩＧＢＴピラー領域３５、ＩＧＢＴボトムボディ領域３６を含んでいる。
エミッタ領域３０は、不純物としてヒ素またはリンを含むｎ型の半導体領域である。エミッタ領域３０は、半導体基板１２の上面１２ａに露出している。エミッタ領域３０は、上部電極２２に対してオーミック接触している。エミッタ領域３０は、ゲート絶縁膜１６に接触している。エミッタ領域３０のｎ型不純物濃度は、１×１０１７〜５×１０２０／ｃｍ３程度である。エミッタ領域３０の厚みは、０．２〜１．５μｍ程度である。
ＩＧＢＴトップボディ領域３２は、不純物としてボロンを含むｐ型の半導体領域である。ＩＧＢＴトップボディ領域３２は、エミッタ領域３０の側方及び下側に形成されており、エミッタ領域３０に接している。ＩＧＢＴトップボディ領域３２は、エミッタ領域３０の側方において半導体基板１２の上面１２ａに露出している。ＩＧＢＴトップボディ領域３２は、ｐ型不純物濃度が高い高濃度領域３２ａと、ｐ型不純物濃度が低い低濃度領域３２ｂを含む。高濃度領域３２ａは、上部電極２２に接する位置に設けられている。低濃度領域３２ｂは、高濃度領域３２ａの下側に設けられている。高濃度領域３２ａは、上部電極２２に対してオーミック接触している。また、低濃度領域３２ｂは、エミッタ領域３０の下側でゲート絶縁膜１６に接触している。高濃度領域３２ａのｐ型不純物濃度は１×１０１７〜１×１０２０／ｃｍ３程度である。低濃度領域３２ｂのｐ型不純物濃度は１×１０１６〜１×１０１９／ｃｍ３程度である。ＩＧＢＴトップボディ領域３２の厚みは、０．５〜５．０μｍ程度である。
ＩＧＢＴバリア領域３４は、不純物としてリンを含むｎ型の半導体領域である。ＩＧＢＴバリア領域３４は、ＩＧＢＴトップボディ領域３２の下側に形成されており、ＩＧＢＴトップボディ領域３２に接している。ＩＧＢＴバリア領域３４は、ＩＧＢＴトップボディ領域３２の下側でゲート絶縁膜１６に接している。ＩＧＢＴバリア領域３４は、ＩＧＢＴトップボディ領域３２によってエミッタ領域３０から分離されている。ＩＧＢＴバリア領域３４は、半導体基板１２を断面視した場合において、半導体基板１２の上面１２ａ方向（即ち図中上方向）に凸のアーチ状に形成されている。ＩＧＢＴバリア領域３４のｎ型不純物濃度は、１×１０１５〜１×１０１８／ｃｍ３程度である。ＩＧＢＴバリア領域３４の厚みは、０．２〜３．０μｍ程度である。
ＩＧＢＴピラー領域３５は、不純物としてリンを含むｎ型の半導体領域である。ＩＧＢＴピラー領域３５は、ＩＧＢＴトップボディ領域３２の側方に形成されており、ＩＧＢＴトップボディ領域３２に接している。ＩＧＢＴピラー領域３５は、半導体基板１２の上面１２ａからＩＧＢＴバリア領域３４まで半導体基板１２の厚み方向（図中下方向）に伸びている。ＩＧＢＴピラー領域３５の上端部は、半導体基板１２の上面１２ａに露出しており、上部電極２２に対してショットキー接触している。ＩＧＢＴピラー領域３５の下端部は、ＩＧＢＴバリア領域３４と繋がっている。ＩＧＢＴピラー領域３５は、ＩＧＢＴトップボディ領域３２によってエミッタ領域３０から分離されている。ＩＧＢＴピラー領域３５は、ゲート絶縁膜１６から離れた位置に形成されている。すなわち、ＩＧＢＴピラー領域３５は、ＩＧＢＴ領域７０の中央に形成されており、ゲート絶縁膜１６に接していない。ＩＧＢＴピラー領域３５のｎ型不純物濃度は、１×１０１６〜１×１０１９／ｃｍ３程度である。
図３は、ＩＧＢＴバリア領域３４内の深さ方向におけるｎ型不純物濃度を示している。グラフＡ１は図１中のＡ１−Ａ１線における分布を示し、グラフＡ２は図１中のＡ２−Ａ２線における分布を示している。上記の通り、ＩＧＢＴバリア領域３４は、半導体基板１２の上面１２ａ方向（即ち図中上方向）に凸のアーチ状に形成されている。そのため、ＩＧＢＴバリア領域３４のうち、ＩＧＢＴピラー領域３５と繋がっている部分におけるｎ型不純物濃度のピーク位置Ｐ１の上面１２ａからの深さは、ＩＧＢＴバリア領域３４のうち、ゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ２の上面１２ａからの深さよりも浅い。
図１のＩＧＢＴボトムボディ領域３６は、不純物としてボロンを含むｐ型の半導体領域である。ＩＧＢＴボトムボディ領域３６は、ＩＧＢＴバリア領域３４の下側に形成されており、ＩＧＢＴバリア領域３４に接している。ＩＧＢＴボトムボディ領域３６は、ＩＧＢＴバリア領域３４の下側でゲート絶縁膜１６に接している。ＩＧＢＴボトムボディ領域３６は、ＩＧＢＴバリア領域３４によってＩＧＢＴトップボディ領域３２から分離されている。ＩＧＢＴボトムボディ領域３６は、ＩＧＢＴトップボディ領域３２の低濃度領域３２ｂよりもｐ型不純物濃度が低い。ＩＧＢＴボトムボディ領域３６のｐ型不純物濃度は１×１０１５〜１×１０１９／ｃｍ３程度である。ＩＧＢＴボトムボディ領域３６の厚みは、０．２〜３．０μｍ程度である。
半導体基板１２のうち、隣接するゲートトレンチ１４ｂ、１４ｃの間には、ダイオード領域８０が形成されている。ダイオード領域８０は、ダイオードトップボディ領域５２、ダイオードバリア領域５４、ダイオードピラー領域５５、ダイオードボトムボディ領域５６を含んでいる。
ダイオードトップボディ領域５２は、不純物としてボロンを含むｐ型の半導体領域である。ダイオードトップボディ領域５２は、半導体基板１２の上面１２ａに露出している。ダイオードトップボディ領域５２は、ｐ型不純物濃度が高いアノード領域５２ａと、ｐ型不純物濃度が低い低濃度領域５２ｂを有する。アノード領域５２ａは、半導体基板１２の上面１２ａに露出している範囲に形成されており、上部電極２２とオーミック接触している。低濃度領域５２ｂは、アノード領域５２ａの下側に設けられている。また、ダイオードトップボディ領域５２は、ゲート絶縁膜１６に接触している。アノード領域５２ａのｐ型不純物濃度は１×１０１７〜１×１０２０／ｃｍ３程度である。低濃度領域５２ｂのｐ型不純物濃度は１×１０１６〜１×１０１９／ｃｍ３程度である。ダイオードトップボディ領域５２の厚みは、０．２〜５．０μｍ程度である。
ダイオードバリア領域５４は、不純物としてリンを含むｎ型の半導体領域である。ダイオードバリア領域５４は、ダイオードトップボディ領域５２の下側に形成されており、ダイオードトップボディ領域５２に接している。ダイオードバリア領域５４は、ダイオードトップボディ領域５２の下側でゲート絶縁膜１６に接している。ダイオードバリア領域５４のｎ型不純物濃度は、１×１０１５〜１×１０１８／ｃｍ３程度である。ダイオードバリア領域５４の厚みは、０．２〜３．０μｍ程度である。
ダイオードピラー領域５５は、不純物としてリンを含むｎ型の半導体領域である。ダイオードピラー領域５５は、ダイオードトップボディ領域５２の側方に形成されており、ダイオードトップボディ領域５２に接している。ダイオードピラー領域５５は、半導体基板１２の上面１２ａからダイオードバリア領域５４まで半導体基板１２の厚み方向（図中下方向）に伸びている。ダイオードピラー領域５５の上端部は、半導体基板１２の上面１２ａに露出しており、上部電極２２に対してショットキー接触している。ダイオードピラー領域５５の下端部は、ダイオードバリア領域５４と繋がっている。ダイオードピラー領域５５は、ゲート絶縁膜１６から離れた位置に形成されている。すなわち、ダイオード領域８０内のダイオードピラー領域５５は、ダイオード領域８０の中央に形成されており、ゲート絶縁膜１６に接していない。ダイオードピラー領域５５のｎ型不純物濃度は、１×１０１６〜１×１０１９／ｃｍ３程度である。
図１に示すように、ダイオードバリア領域５４は、半導体基板１２を断面視した場合において、上記のＩＧＢＴバリア領域３４のようにアーチ状に形成されておらず、平坦に形成されている。そのため、ダイオードバリア領域５４のうち、ダイオードピラー領域５５と繋がっている部分におけるｎ型不純物濃度のピーク位置Ｐ３の上面１２ａからの深さＬ１は、ダイオードバリア領域５４のうち、ゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ４の上面１２ａからの深さＬ２とほぼ等しい。すなわち、本実施例では、ピーク位置Ｐ１の深さとピーク位置Ｐ２の深さとの差ΔＬは、ピーク位置Ｐ３の深さＬ１とピーク位置Ｐ４の深さＬ２との差よりも大きい。
ダイオードボトムボディ領域５６は、不純物としてボロンを含むｐ型の半導体領域である。ダイオードボトムボディ領域５６は、ダイオードバリア領域５４の下側に形成されており、ダイオードバリア領域５４に接している。ダイオードボトムボディ領域５６は、ダイオードバリア領域５４の下側でゲート絶縁膜１６に接している。ダイオードボトムボディ領域５６は、ダイオードバリア領域５４によってダイオードトップボディ領域５２から分離されている。ダイオードボトムボディ領域５６のｐ型不純物濃度は１×１０１５〜１×１０１９／ｃｍ３程度である。ダイオードボトムボディ領域５６は、ダイオードトップボディ領域５２の低濃度領域５２ｂよりもｐ型不純物濃度が低い。ダイオードボトムボディ領域５６の厚みは、０．２〜３．０μｍ程度である。
なお、ダイオード領域８０には、ＩＧＢＴ領域７０のエミッタ領域３０に相当するｎ型の半導体領域（即ち、ゲート絶縁膜１６に接しており、ダイオードバリア領域５４とダイオードピラー領域５５から分離されているｎ型の半導体領域）は形成されていない。
半導体基板１２は、さらに、ドリフト領域３８、コレクタ領域４０、及び、カソード領域４２を備えている。
ドリフト領域３８は、不純物としてリンを含むｎ型の半導体領域である。ドリフト領域３８は、ＩＧＢＴ領域７０のＩＧＢＴボトムボディ領域３６の下側の領域と、ダイオード領域８０のダイオードボトムボディ領域５６の下側の領域と、に跨って形成されている。ドリフト領域３８は、ＩＧＢＴボトムボディ領域３６及びダイオードボトムボディ領域５６に接している。また、ドリフト領域３８は、各ゲート絶縁膜１６の下端部に接している。ドリフト領域３８は、ＩＧＢＴボトムボディ領域３６によってＩＧＢＴバリア領域３４から分離されており、ダイオードボトムボディ領域５６によってダイオードバリア領域５４から分離されている。ドリフト領域３８のｎ型不純物濃度は、ＩＧＢＴバリア領域３４のｎ型不純物濃度及びダイオードバリア領域５４のｎ型不純物濃度よりも低い。ドリフト領域３８のｎ型不純物濃度は、１×１０１２〜１×１０１５／ｃｍ３程度である。
コレクタ領域４０は、不純物としてボロンを含むｐ型の半導体領域である。コレクタ領域４０は、ＩＧＢＴ領域７０の下側の範囲であって、ドリフト領域３８の下側に形成されている。コレクタ領域４０は、ドリフト領域３８に接している。コレクタ領域４０は、半導体基板１２の下面１２ｂに露出している。コレクタ領域４０は、下部電極２６に対してオーミック接触している。コレクタ領域４０のｐ型不純物濃度は、１×１０１７〜１×１０２０ｃｍ３程度である。コレクタ領域４０の厚みは、０．２〜３．０μｍ程度である。
カソード領域４２は、不純物としてリンを含むｎ型の半導体領域である。カソード領域４２は、ダイオード領域８０の下側の範囲であって、ドリフト領域３８の下側に形成されている。カソード領域４２は、ドリフト領域３８に接している。カソード領域４２は、半導体基板１２の下面１２ｂに露出している。カソード領域４２は、下部電極２６に対してオーミック接触している。カソード領域４２のｎ型不純物濃度は、ドリフト領域３８、ダイオードバリア領域５４及びダイオードピラー領域５５のｎ型不純物濃度よりも高い。カソード領域４２のｎ型不純物濃度は、１×１０１７〜１×１０２０ｃｍ３程度である。カソード領域４２の厚みは、０．２〜３．０μｍ程度である。
半導体基板１２には、エミッタ領域３０、ＩＧＢＴトップボディ領域３２、ＩＧＢＴバリア領域３４、ＩＧＢＴボトムボディ領域３６、ドリフト領域３８、コレクタ領域４０、ゲート電極１８及びゲート絶縁膜１６によって、上部電極２２と下部電極２６の間に接続されたＩＧＢＴが形成されている。ＩＧＢＴが動作する際には、上部電極２２はＩＧＢＴのエミッタ電極として機能し、下部電極２６はＩＧＢＴのコレクタ電極として機能する。また、半導体基板１２には、ダイオードトップボディ領域５２、ダイオードバリア領域５４、ダイオードボトムボディ領域５６、ドリフト領域３８及びカソード領域４２によって、上部電極２２と下部電極２６の間に接続されたｐｎダイオードが形成されている。また、半導体基板１２には、ＩＧＢＴトップボディ領域３２、ＩＧＢＴバリア領域３４、ＩＧＢＴボトムボディ領域３６、ドリフト領域３８及びカソード領域４２によっても、上部電極２２と下部電極２６の間に接続されたｐｎダイオードが形成されている。これらのｐｎダイオードが動作する際には、上部電極２２はｐｎダイオードのアノード電極として機能し、下部電極２６はｐｎダイオードのカソード電極として機能する。半導体基板１２には、ダイオードピラー領域５５、ダイオードバリア領域５４、ドリフト領域３８及びカソード領域４２によって、上部電極２２と下部電極２６の間に接続されたショットキーバリアダイオード（以下、ＳＢＤという）が形成されている。また、半導体基板１２には、ＩＧＢＴピラー領域３５、ＩＧＢＴバリア領域３４、ドリフト領域３８及びカソード領域４２によっても、上部電極２２と下部電極２６の間に接続されたＳＢＤが形成されている。これらのＳＢＤが動作する際には、上部電極２２はＳＢＤのアノード電極として機能し、下部電極２６はＳＢＤのカソード電極として機能する。
ＩＧＢＴの動作について説明する。ＩＧＢＴをオンさせる際には、下部電極２６に上部電極２２よりも高い電位が印加される。また、ゲート電極１８の電位を上昇させる。ゲート電極１８の電位が、所定の第１閾値に達すると、まず、図４に示すように、ゲート絶縁膜１６近傍のＩＧＢＴボトムボディ領域３６にチャネル９０が形成される。この時点では、ゲート絶縁膜１６近傍のＩＧＢＴトップボディ領域３２にはチャネルは形成されていない。ＩＧＢＴボトムボディ領域３６にＩＧＢＴトップボディ領域３２よりも先にチャネル９０が先に形成されるのは、ＩＧＢＴボトムボディ領域３６のｎ型不純物濃度がＩＧＢＴトップボディ領域３２のｎ型不純物濃度よりも低く、チャネルが形成されるための閾値電位が低いためである。ＩＧＢＴボトムボディ領域３６にチャネル９０が形成されると、上部電極２２から、ＩＧＢＴピラー領域３５、ＩＧＢＴバリア領域３４、チャネル９０、ドリフト領域３８及びコレクタ領域４０を経由して、下部電極２６に向かって電子が流れる。これにより、図４の矢印９２に示すように、下部電極２６から、コレクタ領域４０、ドリフト領域３８、チャネル９０、ＩＧＢＴバリア領域３４及びＩＧＢＴピラー領域３５を経由して、上部電極２２に向かって電流が流れる。電流は、ＩＧＢＴバリア領域３４のピーク濃度の深さに沿って流れ易いので、矢印９２のように、ＩＧＢＴバリア領域３４の深さ方向中央部分に多くの電流が流れる。以下、図４の矢印９２に示す経路で流れる電流をリーク電流と呼ぶ。
その後、ゲート電極１８の電位が第１閾値よりも高い第２閾値の電位（即ち、オン電位）に達すると、図５に示すように、ゲート絶縁膜１６近傍のＩＧＢＴトップボディ領域３２にもチャネル９４が形成される。ＩＧＢＴトップボディ領域３２にチャネル９４が形成されると、上部電極２２から、エミッタ領域３０、チャネル９４、ＩＧＢＴバリア領域３４、チャネル９０、ドリフト領域３８及びコレクタ領域４０を経由して、下部電極２６に向かって電子が流れる。これにより、図５の矢印９６に示すように、下部電極２６から、コレクタ領域４０、ドリフト領域３８、チャネル９０、ＩＧＢＴバリア領域３４、チャネル９４及びエミッタ領域３０を経由して、上部電極２２に向かって電流が流れる。図５の矢印９６の経路で電流が流れ始めると、リーク電流（図４の矢印９２参照）は流れなくなる。すなわち、リーク電流はＩＧＢＴがオンするまでの間の短い期間だけ流れる。
その後、ゲート電極１８の電位を第１閾値未満に低下させると、チャネル９０、９２が消失し、電流が停止する。即ち、ＩＧＢＴがオフする。
ここで、本実施例の半導体装置１０のＩＧＢＴを動作させる際の作用効果を十分に説明するために、図６を参照して、従来の半導体装置のＩＧＢＴを動作させる場合の比較例を説明する。図６に示すように、従来の半導体装置１１０も、図１の本実施例の半導体装置１０とほぼ同様の構成を備える。図６では、図１の半導体装置１０と同様の要素を、図１と同じ符号で示している。図６に示すように、従来の半導体装置１１０では、ＩＧＢＴバリア領域１３４の形状が、図１の半導体装置１０とは異なる。従来の半導体装置１１０では、ＩＧＢＴバリア領域１３４の形状は、図１のＩＧＢＴバリア領域３４のようにアーチ状に形成されておらず、平坦に形成されている。そのため、ＩＧＢＴバリア領域１３４のうち、ＩＧＢＴピラー領域３５と繋がっている部分におけるｎ型不純物濃度のピーク位置Ｐ１１の上面１２ａからの深さは、ＩＧＢＴバリア領域１３４のうち、ゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ１２の上面１２ａからの深さとほぼ等しい。
従来の半導体装置１１０のＩＧＢＴをオンさせる際に、ゲート電極１８の電位が第１閾値に達すると、まず、図６に示すように、ゲート絶縁膜１６近傍のＩＧＢＴボトムボディ領域３６にチャネル１９０が形成される。この時点では、ゲート絶縁膜１６近傍のＩＧＢＴトップボディ領域３２にはチャネルは形成されていない。これにより、図６の矢印１９２に示すように、下部電極２６から、コレクタ領域４０、ドリフト領域３８、チャネル１９０、ＩＧＢＴバリア領域３４及びＩＧＢＴピラー領域３５を経由して、上部電極２２に向かってリーク電流が流れる。その後に、ゲート電極１８の電位をさらに上昇させると、本実施例と同様にＩＧＢＴがオンする。上記の通り、従来の半導体装置１１０では、ＩＧＢＴバリア領域１３４は平坦に形成されており、ピーク位置Ｐ１１の深さはピーク位置Ｐ１２の深さとほぼ等しい。そのため、矢印１９２に示すようにリーク電流がＩＧＢＴバリア領域３４内を流れる経路は、比較的短い。即ち、リーク電流が流れる際の抵抗が小さいため、比較的大きいリーク電流が流れる。
上記の通り、従来の半導体装置１１０では、ＩＧＢＴをオンする際に流れるリーク電流が大きい。図７は、ＩＧＢＴをオンする際におけるゲート電極１８の電位とコレクタ電流との関係を示している。グラフＢ１は本実施例の半導体装置１０におけるゲート電極１８の電位とコレクタ電流との関係を示している。グラフＢ２は従来の半導体装置１１０におけるゲート電極１８の電位とコレクタ電流との関係を示している。図７中のＴｈ１、Ｔｈ２は、それぞれ第１閾値と第２閾値を示している。グラフＢ２に示すように、ゲート電位が第１閾値を超えたときに流れるリーク電流が大きいと、別の要因で流れるリーク電流を検出することが困難となり、半導体装置１０が不良品であるか否かの判別が困難になる。
これに対し、図１に示すように、本実施例の半導体装置１０では、ＩＧＢＴバリア領域３４は、半導体基板１２の上面１２ａ方向（即ち図中上方向）に凸のアーチ状に形成されており、ピーク位置Ｐ１の深さはピーク位置Ｐ２の深さよりも浅い。そのため、従来の半導体装置１１０の場合に比べて、図４の矢印９２が示すようにリーク電流がＩＧＢＴバリア領域３４内を流れる経路は長くなる。即ち、リーク電流が流れる際の抵抗が大きいため、比較的小さいリーク電流が流れる。このように、本実施例の半導体装置１０では、従来の半導体装置１１０に比べて、ＩＧＢＴをオンする際のリーク電流を低減させることができる。そのため、半導体装置１０が不良品であるか否かの判別が容易になる。また、本実施例の半導体装置１０では、ダイオード領域８０の下側にはカソード領域４２が形成されている。コレクタ領域４０は、ＩＧＢＴ領域７０の下側にのみ形成されている。従って、ダイオード領域８０では、ダイオードバリア領域５４がほぼ平坦であってもリーク電流はほとんど流れない。
次に、本実施例の半導体装置１０のｐｎダイオードとＳＢＤの動作について説明する。ｐｎダイオードとＳＢＤをオンさせる際には、上部電極２２と下部電極２６の間に、上部電極２２が高電位となる電圧（順電圧）を印加する。以下では、上部電極２２の電位を、下部電極２６と同等の電位から徐々に上昇させる場合について考える。上部電極２２の電位を上昇させると、ダイオードピラー領域５５と上部電極２２との界面のショットキー接触部が導通する。すなわち、ＳＢＤがオンする。すると、下部電極２６から、カソード領域４２、ドリフト領域３８、ダイオードボトムボディ領域５６、ダイオードバリア領域５４及びダイオードピラー領域５５を経由して、上部電極２２に向かって電子が流れる。なお、ダイオードボトムボディ領域５６とダイオードバリア領域５４の間にはｐｎ接合が存在するが、ダイオードボトムボディ領域５６のｐ型不純物濃度は低く、ダイオードボトムボディ領域５６の厚みは薄いため、ＳＢＤに流れる電流に及ぼす影響は少ない。このようにＳＢＤがオンすると、ダイオードバリア領域５４の電位が上部電極２２の電位に近い電位となる。このため、ダイオードトップボディ領域５２とダイオードバリア領域５４の境界のｐｎ接合に電位差が生じ難くなる。とくに、本実施例では、ダイオードバリア領域５４は平坦に形成されているため、ＩＧＢＴバリア領域３４のようなアーチ状に形成されている場合に比べて、ダイオードピラー領域５５の下端からゲート絶縁膜１６近傍のダイオードバリア領域５４までの距離が短い。従って、ダイオードトップボディ領域５２とダイオードバリア領域５４の境界のｐｎ接合に電位差が生じ難い。このため、その後に上部電極２２の電位を上昇させても、しばらくの間は、ｐｎダイオードはオンしない。上部電極２２の電位をさらに上昇させると、ＳＢＤに流れる電流が増加する。ＳＢＤに流れる電流が増えるほど、上部電極２２とダイオードバリア領域５４の間の電位差が大きくなり、ダイオードトップボディ領域５２とダイオードバリア領域５４の境界のｐｎ接合に生じる電位差も大きくなる。したがって、上部電極２２の電位を所定の電位以上に上昇させると、ｐｎダイオードがオンする。すなわち、上部電極２２から、ダイオードトップボディ領域５２、ダイオードバリア領域５４、ダイオードボトムボディ領域５６、ドリフト領域３８及びカソード領域４２を経由して下部電極２６に向かってホールが流れる。また、下部電極２６から、カソード領域４２、ドリフト領域３８、ダイオードボトムボディ領域５６、ダイオードバリア領域５４及びダイオードトップボディ領域５２を経由して上部電極２２に向かって電子が流れる。即ち、上部電極２２から、ダイオードトップボディ領域５２、ダイオードバリア領域５４、ダイオードボトムボディ領域５６、ドリフト領域３８及びカソード領域４２を経由して下部電極２６に向かって電流が流れる。このように、半導体装置１０では、上部電極２２の電位が上昇する際に、ＳＢＤが先にオンすることで、ｐｎダイオードがオンするタイミングが遅れる。これによって、ダイオードトップボディ領域５２からドリフト領域３８にホールが流入することが抑制される。
ｐｎダイオードがオンした後に、上部電極２２と下部電極２６の間に逆電圧（上部電極２２が低電位となる電圧）を印加すると、ｐｎダイオードが逆回復動作を行う。すなわち、ｐｎダイオードがオンしている際には、ドリフト領域３８内にホールが存在している。逆電圧が印加されると、ドリフト領域３８内のホールが、ダイオードトップボディ領域５２を通って上部電極２２に排出される。このホールの流れによって、ｐｎダイオードに瞬間的に逆電流が発生する。しかしながら、半導体装置１０では、ｐｎダイオードがオンする際に、上記の通り、ＳＢＤによってダイオードトップボディ領域５２からドリフト領域３８にホールが流入することが抑制される。このため、ｐｎダイオードが逆回復動作を行う際において、ドリフト領域３８内に存在するホールが少ない。このため、ｐｎダイオードの逆回復動作時に生じる逆電流も小さい。このように、半導体装置１０では、ｐｎダイオードの逆回復動作時に生じる逆電流が抑制される。
また、上部電極２２と下部電極２６の間に逆電圧が印加されると、ダイオードトップボディ領域５２とダイオードバリア領域５４の間のｐｎ接合から伸びる空乏層と、ドリフト領域３８とダイオードボトムボディ領域５６の間のｐｎ接合から伸びる空乏層とで電界が分担される。そのため、ダイオードボトムボディ領域５６を備えない構造に比べて、逆電圧に対する耐圧が高い。
また、上記の通り、ＩＧＢＴ領域７０にも、ｐｎダイオードとＳＢＤが形成されている。ＩＧＢＴ領域７０内のｐｎダイオードとＳＢＤも、ダイオード領域８０内のｐｎダイオード及びＳＢＤと同様に動作する。また、ＩＧＢＴ領域７０にもＩＧＢＴピラー領域３５が形成されているので、ＩＧＢＴ領域７０でも、ダイオード領域８０と同様に逆回復電流が抑制される。
以上、本実施例の半導体装置１０の構成及び動作を説明した。以下、本実施例と請求項の記載の対応関係を説明する。上部電極２２、下部電極２６が、それぞれ「表面電極」、「裏面電極」の一例である。ＩＧＢＴ領域７０、ダイオード領域８０が、それぞれ、「第１セル領域」、「第２セル領域」の一例である。ゲートトレンチ１４ａ、１４ｂが、それぞれ、「第１ゲートトレンチ」、「第２ゲートトレンチ」の一例である。ゲートトレンチ１４ｂ、１４ｃが、それぞれ、「第３ゲートトレンチ」、「第４ゲートトレンチ」の一例である。ＩＧＢＴトップボディ領域３２、ＩＧＢＴバリア領域３４、ＩＧＢＴピラー領域３５、ＩＧＢＴボトムボディ領域３６が、それぞれ、「第１トップボディ領域」、「第１バリア領域」、「第１ピラー領域」、「第１ボトムボディ領域」の一例である。ダイオードトップボディ領域５２、ダイオードバリア領域５４、ダイオードピラー領域５５、ダイオードボトムボディ領域５６が、それぞれ、「第２トップボディ領域」、「第２バリア領域」、「第２ピラー領域」、「第２ボトムボディ領域」の一例である。
（第２実施例）
続いて、図８、図９を参照して、第２実施例の半導体装置２１０について、第１実施例と異なる点を中心に説明する。本実施例の半導体装置２１０は、その基本的構成は第１実施例の半導体装置１０（図１参照）と共通する。図８、図９では、第１実施例の半導体装置１０と共通する要素については同じ符号を用いて示している。
本実施例の半導体装置２１０では、ＩＧＢＴバリア領域２３４の形状が第１実施例とは異なる。図８に示すように、ＩＧＢＴバリア領域２３４は、半導体基板１２を断面視した場合において、半導体基板１２の下面１２ｂ方向（即ち図中下方向）に凸のアーチ状に形成されている。そのため、ＩＧＢＴバリア領域２３４のうち、ＩＧＢＴピラー領域３５と繋がっている範囲の下側の部分におけるｎ型不純物濃度のピーク位置Ｐ２１の上面１２ａからの深さは、ＩＧＢＴバリア領域２３４のうち、ゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ２２の上面１２ａからの深さよりも深い。
本実施例の半導体装置２１０のＩＧＢＴをオンさせる際に、ゲート電極１８の電位が所定の第１閾値に達すると、まず、図９に示すように、ゲート絶縁膜１６近傍のＩＧＢＴボトムボディ領域３６にチャネル２９０が形成される。この時点では、ゲート絶縁膜１６近傍のＩＧＢＴトップボディ領域３２にはチャネルは形成されていない。これにより、図９の矢印２９２に示すように、下部電極２６から、コレクタ領域４０、ドリフト領域３８、チャネル２９０、ＩＧＢＴバリア領域３４及びＩＧＢＴピラー領域３５を経由して、上部電極２２に向かってリーク電流が流れる。上記の通り、本実施例の半導体装置２１０では、ＩＧＢＴバリア領域２３４は、半導体基板１２の下面１２ｂ方向（即ち図中下方向）に凸のアーチ状に形成されており、ピーク位置Ｐ２１の深さは、ピーク位置Ｐ２２の位置よりも深い。そのため、本実施例でも、従来の半導体装置１１０（図６参照）の場合に比べて、矢印２９２が示すようにリーク電流がＩＧＢＴバリア経路２３４内を流れる経路は長くなる。本実施例の半導体装置２１０でも、従来の半導体装置１１０に比べて、ＩＧＢＴをオンする際のリーク電流を低減させることができる。そのため、本実施例の半導体装置２１０も、第１実施例と同様の作用効果を発揮することができる。
（第３実施例）
続いて、図１０、図１１を参照して、第３実施例の半導体装置３１０について、第１実施例と異なる点を中心に説明する。本実施例の半導体装置３１０は、その基本的構成は第１実施例の半導体装置１０（図１参照）と共通する。図１０、図１１でも、第１実施例の半導体装置１０と共通する要素については同じ符号を用いて示している。
本実施例の半導体装置３１０では、ＩＧＢＴバリア領域３３４の形状が第１実施例とは異なる。図１０に示すように、ＩＧＢＴバリア領域３３４は、半導体基板１２を断面視した場合において、ゲートトレンチ１４ａ側からゲートトレンチ１４ｂ側に向けて上面１２ａからの深さが浅くなるように形成されている。そのため、本実施例では、ＩＧＢＴバリア領域３３４のうち、ＩＧＢＴピラー領域３５と繋がっている範囲の下側の部分におけるｎ型不純物濃度のピーク位置Ｐ３１の上面１２ａからの深さは、ＩＧＢＴバリア領域３３４のうち、ゲートトレンチ１４ａ内のゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ３２ａの深さよりも浅い。また、ピーク位置Ｐ３１の深さは、ＩＧＢＴバリア領域３３４のうち、ゲートトレンチ１４ｂ内のゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ３２ｂの深さよりも深い。
本実施例の半導体装置３１０のＩＧＢＴをオンさせる際に、ゲート電極１８の電位が所定の第１閾値に達すると、まず、図１１に示すように、ゲート絶縁膜１６近傍のＩＧＢＴボトムボディ領域３６にチャネル３９０ａ、３９０ｂが形成される。チャネル３９０ａは、ゲートトレンチ１４ａ内のゲート絶縁膜１６近傍に形成され、チャネル３９０ｂは、ゲートトレンチ１４ｂ内のゲート絶縁膜１６近傍に形成される。この時点では、ゲート絶縁膜１６近傍のＩＧＢＴトップボディ領域３２にはチャネルは形成されていない。これにより、図１１の矢印３９２に示すように、下部電極２６から、コレクタ領域４０、ドリフト領域３８、チャネル３９０ａ、ＩＧＢＴバリア領域３４及びＩＧＢＴピラー領域３５を経由して、上部電極２２に向かってリーク電流が流れる。なお、図１１に示すように、チャネル３９０ｂを経由する経路は、チャネル３９０ａを経由する経路よりも長いため、抵抗が高い。そのため、リーク電流は、チャネル３９０ｂを経由する経路は流れない。上記の通り、本実施例の半導体装置３１０では、ＩＧＢＴバリア領域３３４は、半導体基板１２を断面視した場合において、ゲートトレンチ１４ａ側からゲートトレンチ１４ｂ側に向けて上面１２ａからの深さが浅くなるように形成されている。ピーク位置Ｐ３１の深さは、ピーク位置Ｐ３２ａ、Ｐ３２ｂの深さとは異なっている。そのため、本実施例でも、従来の半導体装置１１０（図６参照）の場合に比べて、矢印３９２が示すようにリーク電流がＩＧＢＴバリア経路３３４内を流れる経路は長くなる。本実施例の半導体装置３１０でも、従来の半導体装置１１０に比べて、ＩＧＢＴをオンする際のリーク電流を低減させることができる。そのため、本実施例の半導体装置３１０も、第１実施例と同様の作用効果を発揮することができる。
（第４実施例）
続いて、図１２を参照して、第４実施例の半導体装置４１０について、第１実施例と異なる点を中心に説明する。本実施例の半導体装置４１０も、その基本的構成は第１実施例の半導体装置１０（図１参照）と共通する。図１２でも、第１実施例の半導体装置１０と共通する要素については同じ符号を用いて示している。
本実施例の半導体装置４１０では、ダイオードバリア領域４５４の形状が第１実施例とは異なる。図１２に示すように、ダイオードバリア領域４５４は、ＩＧＢＴバリア領域３４と同様に、半導体基板１２を断面視した場合において、半導体基板１２の上面１２ａ方向（即ち図中上方向）に凸のアーチ状に形成されている。本実施例では、ダイオードバリア領域４５４のうち、ダイオードピラー領域５５と繋がっている範囲の下側の部分におけるｎ型不純物濃度のピーク位置Ｐ４３の上面１２ａからの深さは、ダイオードバリア領域４５４のうち、ゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置Ｐ４４の上面１２ａからの深さよりも浅い。
本実施例の半導体装置４１０のｐｎダイオードとＳＢＤの動作も、第１実施例とほぼ同様である。ただし、本実施例では、ダイオードバリア領域４５４がアーチ状に形成されているため、平坦な形状のダイオードバリア領域５４が形成されている第１実施例の半導体装置１０に比べると、ＳＢＤがオンした後であってｐｎダイオードがオンする前の状態において、ダイオードトップボディ領域５２とダイオードバリア領域４５４との間には電位差が生じ易い。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
（変形例１）上記の各実施例では、ダイオード領域８０内の半導体基板１２の上面１２ａに露出する範囲には、ＩＧＢＴ領域７０のエミッタ領域３０に相当するｎ型の半導体領域は存在しない。これに限られず、ダイオード領域８０内の半導体基板１２の表面にも、ｎ型の半導体領域が設けられていてもよい。このような構成であれば、ＩＧＢＴ領域の表面構造とダイオード領域の表面構造とを共通化することができる。
（変形例２）ＩＧＢＴバリア領域３４、２３４、３３４の形状は、第１〜第４実施例で説明した形状に限られず、他の任意の形状とすることができる。その場合、ＩＧＢＴバリア領域のうち、ＩＧＢＴピラー領域３５と繋がっている範囲の下側の部分におけるｎ型不純物濃度のピーク位置の上面１２ａからの深さは、ＩＧＢＴバリア領域のうち、ゲート絶縁膜１６と接する部分におけるｎ型不純物濃度のピーク位置の深さと異なっていればよい。
（変形例３）上記の各実施例では、カソード領域４２は、ダイオード領域８０の下側の範囲にのみ形成されており、ＩＧＢＴ領域７０の下側の範囲には形成されていない。これに限られず、ＩＧＢＴ領域７０の下側の範囲にも、カソード領域が形成されていてもよい。即ち、ＩＧＢＴ領域７０の下側の範囲に、コレクタ領域とカソード領域の両方が形成されていてもよい。この場合、ＩＧＢＴトップボディ領域３２、ＩＧＢＴバリア領域３４、ＩＧＢＴボトムボディ領域３６、ドリフト領域３８、及び、ＩＧＢＴ領域７０の下側の範囲のカソード領域によって、上部電極２２と下部電極２６の間に接続されたｐｎダイオードが形成されてもよい。即ち、ＩＧＢＴトップボディ領域３２がアノード領域として兼用されてもよい。
本明細書が開示する技術について、以下に説明する。なお、以下に説明する技術事項は、それぞれ独立して有用なものである。
本明細書が開示する半導体装置においては、半導体基板は、さらに、第２セル領域を有していてもよい。第２セル領域は、ｐ型の第２トップボディ領域と、ｎ型の第２バリア領域と、ｎ型の第２ピラー領域と、ｐ型の第２ボトムボディ領域を有していてもよい。ｐ型の第２トップボディ領域は、複数のゲートトレンチのうちの第３ゲートトレンチと第３ゲートトレンチに隣接する第４ゲートトレンチとの間に配置されており、ゲート絶縁膜に接していてもよい。ｎ型の第２バリア領域は、第３ゲートトレンチと第４ゲートトレンチとの間に配置されており、第２トップボディ領域より深い位置でゲート絶縁膜に接していてもよい。ｐ型の第２ボトムボディ領域は、第３ゲートトレンチと第４ゲートトレンチとの間に配置されており、表面電極に接続されており、第２バリア領域と繋がっているｎ型の第２ピラー領域と、第３ゲートトレンチと第４ゲートトレンチとの間に配置されており、第２バリア領域より深い位置でゲート絶縁膜に接しており、第２バリア領域によって第２トップボディ領域から分離されており、第２トップボディ領域よりもｐ型不純物濃度が低くてもよい。第３ゲートトレンチと第４ゲートトレンチとの間には、ゲート絶縁膜に接しており、第２バリア領域と第２ピラー領域から分離されているｎ型の半導体領域は形成されていなくてもよい。コレクタ領域は、第１セル領域の下側に形成されていてもよい。カソード領域は、第２セル領域の下側に形成されていてもよい。第１バリア領域のうち、第１ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さと、第１バリア領域のうち、ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さとの差が、第２バリア領域のうち、第２ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さと、第２バリア領域のうち、ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の半導体基板の表面からの深さとの差よりも大きくてもよい。
この構成の半導体装置では、第２トップボディ領域、第２バリア領域、第２ボトムボディ領域、ドリフト領域及びカソード領域等によって、ｐｎダイオードが形成されている。
この半導体装置では、第３ゲートトレンチと第４ゲートトレンチとの間に、ｐｎダイオードを構成するｐｎ接合（即ち、第２トップボディ領域と第２バリア領域の境界）が形成されている。このｐｎダイオードも、第２ピラー領域を有するので、逆回復電流が生じ難い。特に、第２バリア領域内のピーク位置の深さの差が小さいので、第２トップボディ領域と第２バリア領域との境界に電位差がより生じ難い。このため、ｐｎダイオードがよりオンし難く、逆回復電流を効果的に抑制することができる。また、コレクタ領域が第１セル領域の下側に形成され、カソード領域が第２セル領域の下側に形成されているため、ＩＧＢＴを動作させる場合、第２セル領域ではリーク電流が殆ど流れない。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４（１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ）：ゲートトレンチ
１６：ゲート絶縁膜
１８：ゲート電極
２０：層間絶縁膜
２２：上部電極
２６：下部電極
３０：エミッタ領域
３２：ＩＧＢＴトップボディ領域
３２ａ：高濃度領域
３２ｂ：低濃度領域
３４：ＩＧＢＴバリア領域
３５：ＩＧＢＴピラー領域
３６：ＩＧＢＴボトムボディ領域
３８：ドリフト領域
４０：コレクタ領域
４２：カソード領域
５２：ダイオードトップボディ領域
５２ アノード領域
５２ ダイオードトップボディ領域
５２ａ：アノード領域
５２ｂ：低濃度領域
５４：ダイオードバリア領域
５５：ダイオードピラー領域
５６：ダイオードボトムボディ領域
７０：ＩＧＢＴ領域
８０：ダイオード領域
９０：チャネル
９４：チャネル
１１０：半導体装置
１３４：ＩＧＢＴバリア領域
１９０：チャネル
２１０：半導体装置
２３４：ＩＧＢＴバリア領域
２９０：チャネル
３１０：半導体装置
３３４：ＩＧＢＴバリア領域
３９０ａ：チャネル
３９０ｂ：チャネル
４１０：半導体装置
４５４：ダイオードバリア領域

Claims (1)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の表面に配置されている表面電極と、
    前記半導体基板の裏面に配置されている裏面電極、
    を有し、
    前記半導体基板の前記表面には複数のゲートトレンチが形成されており、
    各ゲートトレンチ内に、ゲート絶縁膜と、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極が配置されており、
    前記半導体基板は、第１セル領域と、第２セル領域と、を有しており、
    前記第１セル領域は、
    前記複数のゲートトレンチのうちの第１ゲートトレンチと前記第１ゲートトレンチに隣接する第２ゲートトレンチとの間に配置されており、前記ゲート絶縁膜に接しており、前記表面電極に接続されているｎ型のエミッタ領域と、
    前記第１ゲートトレンチと前記第２ゲートトレンチとの間に配置されており、前記エミッタ領域より深い位置で前記ゲート絶縁膜に接しているｐ型の第１トップボディ領域と、
    前記第１ゲートトレンチと前記第２ゲートトレンチとの間に配置されており、前記第１トップボディ領域より深い位置で前記ゲート絶縁膜に接しているｎ型の第１バリア領域と、
    前記第１ゲートトレンチと前記第２ゲートトレンチとの間に配置されており、前記表面電極に接続されており、前記第１バリア領域と繋がっているｎ型の第１ピラー領域と、
    前記第１ゲートトレンチと前記第２ゲートトレンチとの間に配置されており、前記第１バリア領域より深い位置で前記ゲート絶縁膜に接しており、前記第１バリア領域によって前記第１トップボディ領域から分離されており、前記第１トップボディ領域よりもｐ型不純物濃度が低いｐ型の第１ボトムボディ領域、
    を有しており、
    前記第２セル領域は、
    前記複数のゲートトレンチのうちの第３ゲートトレンチと前記第３ゲートトレンチに隣接する第４ゲートトレンチとの間に配置されているｐ型の第２トップボディ領域と、
    前記第３ゲートトレンチと前記第４ゲートトレンチとの間に配置されており、前記第２トップボディ領域より深い位置で前記ゲート絶縁膜に接しているｎ型の第２バリア領域と、
    前記第３ゲートトレンチと前記第４ゲートトレンチとの間に配置されており、前記表面電極に接続されており、前記第２バリア領域と繋がっているｎ型の第２ピラー領域と、
    前記第３ゲートトレンチと前記第４ゲートトレンチとの間に配置されており、前記第２バリア領域より深い位置で前記ゲート絶縁膜に接しており、前記第２バリア領域によって前記第２トップボディ領域から分離されており、前記第２トップボディ領域よりもｐ型不純物濃度が低いｐ型の第２ボトムボディ領域、
    を有しており、
    前記第３ゲートトレンチと前記第４ゲートトレンチとの間には、前記ゲート絶縁膜に接しており、前記第２バリア領域と前記第２ピラー領域から分離されているｎ型の半導体領域は形成されておらず、
    前記半導体基板は、さらに、
    前記第１ボトムボディ領域よりも深い位置に配置されており、前記第１ボトムボディ領域によって前記第１バリア領域から分離されており、前記第１バリア領域よりもｎ型不純物濃度が低いｎ型のドリフト領域と、
    前記裏面電極に接続されており、前記第１セル領域の下側に形成されているｐ型のコレクタ領域と、
    前記裏面電極に接続されており、前記第２セル領域の下側に形成されており、前記ドリフト領域よりもｎ型不純物濃度が高いｎ型のカソード領域、
    を有しており、
    前記第１バリア領域のうち、前記第１ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の前記半導体基板の前記表面からの深さが、前記第１バリア領域のうち、前記ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の前記半導体基板の前記表面からの深さと異なり、かつ、
    前記第１バリア領域のうち、前記第１ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の前記半導体基板の前記表面からの前記深さと、前記第１バリア領域のうち、前記ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の前記半導体基板の前記表面からの前記深さとの差が、前記第２バリア領域のうち、前記第２ピラー領域と繋がっている部分におけるｎ型不純物濃度のピーク位置の前記半導体基板の前記表面からの深さと、前記第２バリア領域のうち、前記ゲート絶縁膜と接する部分におけるｎ型不純物濃度のピーク位置の前記半導体基板の前記表面からの深さとの差よりも大きい、
    半導体装置。
JP2014232794A 2014-11-17 2014-11-17 半導体装置 Expired - Fee Related JP6164201B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014232794A JP6164201B2 (ja) 2014-11-17 2014-11-17 半導体装置
US14/942,539 US9666704B2 (en) 2014-11-17 2015-11-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232794A JP6164201B2 (ja) 2014-11-17 2014-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2016096304A JP2016096304A (ja) 2016-05-26
JP6164201B2 true JP6164201B2 (ja) 2017-07-19

Family

ID=55962430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232794A Expired - Fee Related JP6164201B2 (ja) 2014-11-17 2014-11-17 半導体装置

Country Status (2)

Country Link
US (1) US9666704B2 (ja)
JP (1) JP6164201B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6495751B2 (ja) * 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2018074425A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP6946922B2 (ja) * 2017-10-18 2021-10-13 株式会社デンソー 半導体装置
CN108572306B (zh) * 2018-04-04 2020-05-22 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 逆导型igbt的热阻测试电路和方法
CN108365007B (zh) * 2018-04-23 2020-02-28 广东美的制冷设备有限公司 绝缘栅双极型晶体管
JP7224247B2 (ja) * 2019-07-02 2023-02-17 三菱電機株式会社 半導体装置
JP2021034726A (ja) 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5472862B2 (ja) 2009-03-17 2014-04-16 三菱電機株式会社 電力用半導体装置の製造方法
JP5338868B2 (ja) * 2011-07-14 2013-11-13 トヨタ自動車株式会社 駆動装置およびそれを搭載する車両、ならびに駆動装置の制御方法
CN107068733B (zh) 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
JP5753814B2 (ja) * 2012-04-16 2015-07-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Also Published As

Publication number Publication date
US20160141402A1 (en) 2016-05-19
US9666704B2 (en) 2017-05-30
JP2016096304A (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
JP6164201B2 (ja) 半導体装置
JP6063915B2 (ja) 逆導通ｉｇｂｔ
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
US9853024B2 (en) Semiconductor device
JP6135636B2 (ja) 半導体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
JP5981659B2 (ja) 半導体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JP2015165541A (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
JP2015138789A (ja) 半導体装置
US9899374B2 (en) Semiconductor device
JP2018060984A (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
US9666579B2 (en) Semiconductor device
JP5941214B2 (ja) 半導体装置
JP2016225560A (ja) 半導体装置
JP6674395B2 (ja) 半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP2019075502A (ja) 半導体装置
JP2012182391A (ja) 半導体装置
JP2019125595A (ja) 半導体装置
JP2017027977A (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP2016201498A (ja) ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R151 Written notification of patent or utility model registration

Ref document number: 6164201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees