CN110021658A - 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 - Google Patents
具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN110021658A CN110021658A CN201910305036.3A CN201910305036A CN110021658A CN 110021658 A CN110021658 A CN 110021658A CN 201910305036 A CN201910305036 A CN 201910305036A CN 110021658 A CN110021658 A CN 110021658A
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- deep oxidation
- anode
- short circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003647 oxidation Effects 0.000 title claims abstract description 65
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 65
- 238000009413 insulation Methods 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000000407 epitaxy Methods 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 108091006146 Channels Proteins 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提出了一种具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管(LIGBT)及其制作方法。该LIGBT器件有源区部分的工艺过程能够与传统平面工艺兼容，主要区别在于使用了沟槽栅代替平面栅，其漂移区的大部分区域由深氧化沟槽占据，而深氧化沟槽结构可以减小器件尺寸并维持高击穿电压，同时在阴极端P型阱区下方沿着深氧化沟槽离子注入形成一个轻掺杂P型区，在阳极端N型缓冲层中分步离子注入形成一个阳极短路NPN管结构，并且该结构通过绝缘氧化沟槽与P型漏区隔离。本发明能够提高闩锁抗性和击穿电压，最终有效改善了器件的功率损耗和稳定性。
Description
技术领域
本发明涉及功率半导体器件领域，尤其涉及一种横向绝缘栅双极型晶体管。
背景技术
功率半导体器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。随着电力电子技术的迅速发展，功率半导体器件已经广泛应用于现代工业控制和国防装备中。横向绝缘栅双极型晶体管(LIGBT，Lateral insulated gate bipolartransistor)是一种非常适合高压电源IC(HVIC)的功率器件，因为它结合了高输入阻抗和双极电流传导，同时横向器件易于集成，并且其工艺能够与传统的互补型MOS(CMOS)芯片的工艺兼容。近年来，对LIGBT器件的特性优化主要是研究具有低静态和动态功耗的LIGBT器件。
发明内容
本发明提出了一种具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法，旨在进一步降低LIGBT的开关时间且提高闩锁抗性，改善器件性能。
本发明的技术方案如下：
该具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，包括：
硅材料的P型衬底；
在P型衬底上表面形成的硅材料的N型外延层；
有别于现有技术的是：
在N型外延层上部刻蚀形成三处沟槽；其中：左侧沟槽及其侧墙生长栅氧化层并形成栅极；中间沟槽中淀积二氧化硅形成深氧化沟槽；右侧沟槽中淀积二氧化硅形成绝缘氧化沟槽；深氧化沟槽的宽度占据N型外延层宽度的50％以上；
位于栅氧化层与深氧化沟槽之间的N型外延层上部区域形成P型阱区；位于P型阱区下方、沿着深氧化沟槽离子注入形成轻掺杂P型区；在P型阱区上部形成N型源区和阴极短路P型区，其中N型源区与沟道邻接，阴极短路P型区相对于N型源区位于沟道远端；
位于深氧化沟槽右侧的N型外延层上部区域形成N型缓冲区，所述绝缘氧化沟槽的下端处于该N型缓冲区内部；位于深氧化沟槽与绝缘氧化沟槽之间的N型缓冲区上部区域形成P型漏区，位于绝缘氧化沟槽右侧的N型缓冲区上部区域通过分步离子注入形成阳极短路NPN管结构的N型发射区、P型基区和N型集电区；
器件的阴极，覆盖N型源区和阴极短路P型区相接区域的上表面；
器件的阳极，覆盖P型漏区，绝缘氧化沟槽和阳极短路NPN管结构的N型集电区相接区域的上表面；
器件表面除了阴极和阳极占据的部分，均覆盖场氧化层。
在以上方案的基础上，本发明还进一步作了如下优化：
N型外延层的掺杂浓度比P型衬底的掺杂浓度至少高一个数量级，P型衬底表现为高阻态。
绝缘氧化沟槽的深度比P型漏区的深度高0.2～0.8微米，比N型缓冲层的深度低1～2微米。
阳极短路NPN管结构中P型基区的掺杂浓度比N型发射区和N型集电区的掺杂浓度低2个数量级，其中N型发射区和N型集电区的掺杂浓度不低于1×1019cm-3。
上述N型外延层和深氧化沟槽的厚度和宽度根据设计的击穿电压确定。当器件耐压为400～600V时，N型外延层本体区域厚度为9～12微米且宽度为15～17微米的薄层，其中深氧化沟槽的厚度为6～8微米且宽度为9～10微米。
上述N型外延层的掺杂浓度根据设计的击穿电压确定。当器件耐压为400～600V时，N型外延层本体区域的掺杂浓度为2×1015cm-3。
例如，当器件耐压为467V时，N型外延层是厚度为10微米且宽度为16微米的薄层，其中深氧化沟槽的厚度为7微米且宽度为9.5微米；N型外延层的掺杂浓度为2×1015cm-3。在保持较低正向压降的情况下，关断时间为250.3ns，闩锁失效电压为208V。
上述轻掺杂P型区的掺杂浓度为1×1016cm-3。
上述栅氧化层的下端与P型衬底接触。
上述栅氧化层的宽度为0.01～0.03微米；深氧化沟槽的宽度为9～10微米；绝缘氧化沟槽的宽度为0.1～0.3微米。
一种制作上述具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管的方法，包括以下步骤：
1)准备P型硅材料作为P型衬底；
2)在P型衬底的上表面外延生长形成N型外延层；
3)在N型外延层上部从左到右根据掩膜板窗口大小不同，分别通过反应离子刻蚀(RIE)工艺形成三种不同深度和宽度的沟槽；
4)在N型外延层上部的左侧沟槽深度最深，宽度适中，刻蚀完成后，在沟槽的侧墙和底部生长栅氧化层，然后淀积金属材料形成栅极，并对表面进行平坦化处理；
5)在N型外延层上部的中间沟槽深度适中，宽度最宽，刻蚀完成后，在沟槽中淀积二氧化硅层，填充形成深氧化沟槽，并对表面进行平坦化处理；
6)在N型外延层上部的右侧沟槽深度最浅，宽度最窄，刻蚀完成后，在沟槽中生长二氧化硅层，形成绝缘氧化沟槽，并对表面进行平坦化处理；
7)在N型外延层中位于栅氧化层和深氧化沟槽之间的上部区域通过离子注入工艺形成P型阱区，并在较高温度下进行推阱过程，结深最终依赖于推阱的温度和时间；
8)在P型阱区下方，沿着深氧化沟槽增强离子注入能量形成位置较深的轻掺杂P型区，注入完成后进行快速退火处理；
9)在P型阱区上部继续通过离子注入工艺形成重掺杂的N型源区和阴极短路P型区，注入完成后进行快速退火处理；
10)在N型外延层中位于深氧化沟槽右侧的上部区域通过离子注入工艺形成N型缓冲区，并在较高温度下进行推阱过程，结深最终依赖于推阱的温度和时间；
11)在N型缓冲区中位于深氧化沟槽和绝缘氧化沟槽之间的上部区域继续通过离子注入工艺形成重掺杂的P型漏区，注入完成后进行快速退火处理；
12)在N型缓冲区中位于绝缘氧化沟槽右侧的上部区域中进行分步离子注入过程，首先注入形成阳极短路NPN管结构中的N型发射区，其次注入得到P型基区，最后注入形成N型集电区，注入完成后进行快速退火处理；
13)在器件表面淀积氧化硅薄膜形成场氧化层，并在对应于阴极和阳极的位置刻蚀接触孔；
14)在接触孔内淀积金属材料形成阴极和阳极。
本发明技术方案的有益效果如下：
本发明中的LIGBT器件使用了沟槽栅代替平面栅，其漂移区的大部分区域由深氧化沟槽占据，而深氧化沟槽结构可以减小器件尺寸并维持高击穿电压，同时在阴极端P型阱区下方沿着深氧化沟槽离子注入形成一个轻掺杂P型区，在阳极端N型缓冲层中分步离子注入形成一个阳极短路NPN管结构(N型集电区-P型基区-N型发射区)，并且该结构通过绝缘氧化沟槽与P型漏区隔离，其他有源区部分的工艺过程能够使用传统芯片工艺完成。利用器件中的阳极短路NPN管结构可以明显提高阳极端电子抽取速率，从而降低开关时间且不产生负阻效应，轻掺杂P型区则可以缩短阴极端空穴输运路径并辅助耗尽漂移区，从而提高了闩锁抗性和击穿电压，最终有效改善了器件的功率损耗和稳定性。
该LIGBT器件有源区部分的工艺过程能够与传统平面工艺兼容。
附图说明
图1是本发明的结构示意图。
其中，101-阴极；102-阳极；103-栅极；104-场氧化层；105-场氧化层；106-深氧化沟槽；107-栅氧化层；108-绝缘氧化沟槽；109-N型源区；110-阴极短路P型区；111-P型阱区；112-轻掺杂P型区；113-P型漏区；114-N型集电区；115-P型基区；116-N型发射区；117-N型缓冲区；801-P型衬底；802-N型外延层。
具体实施方式
下面结合附图以N沟道LIGBT为例介绍本发明。
如图1所示，本实施例的器件结构包括：
硅材料的P型衬底801；
在P型衬底801上表面形成的硅材料的N型外延层802；N型外延层的掺杂浓度为2×1015cm-3，比P型衬底的掺杂浓度至少高一个数量级，P型衬底表现为高阻态；
在N型外延层802上部刻蚀形成三处沟槽；其中：左侧沟槽及其侧墙生长栅氧化层107并形成栅极103；中间沟槽中淀积二氧化硅形成深氧化沟槽106；右侧沟槽中淀积二氧化硅形成绝缘氧化沟槽108；深氧化沟槽106的宽度占据N型外延层802宽度的50％以上；
位于栅氧化层107与深氧化沟槽106之间的N型外延层802上部区域形成P型阱区111；位于P型阱区111下方、沿着深氧化沟槽106离子注入形成轻掺杂P型区112，掺杂浓度为1×1016cm-3；在P型阱区111上部形成N型源区109和阴极短路P型区110，其中N型源区109与沟道邻接，阴极短路P型区110相对于N型源区109位于沟道远端；阳极短路NPN管结构中，P型基区的掺杂浓度比N型发射区和N型集电区的掺杂浓度低2个数量级，其中N型发射区和N型集电区的掺杂浓度不低于1×1019cm-3；
位于深氧化沟槽106右侧的N型外延层802上部区域形成N型缓冲区117，所述绝缘氧化沟槽108的下端处于该N型缓冲区117内部；位于深氧化沟槽106与绝缘氧化沟槽108之间的N型缓冲区117上部区域形成P型漏区113，位于绝缘氧化沟槽108右侧的N型缓冲区117上部区域通过分步离子注入形成阳极短路NPN管结构的N型发射区116、P型基区115和N型集电区114；
绝缘氧化沟槽108的深度比P型漏区113的深度高0.5微米，比N型缓冲层117的深度低1.5微米；栅氧化层的宽度为0.02微米；深氧化沟槽的宽度为9.5微米；绝缘氧化沟槽的宽度为0.2微米；
器件的阴极101，覆盖N型源区109和阴极短路P型区110相接区域的上表面；
器件的阳极102，覆盖P型漏区113，绝缘氧化沟槽108和阳极短路NPN管结构的N型集电区114相接区域的上表面；
器件表面除了阴极101和阳极102占据的部分，均覆盖场氧化层104,105。
该N沟道LIGBT器件具体可以通过以下步骤进行制备：
(1)准备P型硅材料作为P型衬底801；
(2)在P型衬底801的上表面外延生长形成N型外延层802，其中N型外延层802的掺杂浓度比P型衬底801的掺杂浓度高很多，P型衬底801表现为高阻态；
(3)在N型外延层802上部从左到右根据掩膜板窗口大小不同，分别通过反应离子刻蚀(RIE)工艺形成三种不同深度和宽度的沟槽,其中绝缘氧化沟槽108的深度略高于P型漏区113，远低于N型缓冲层117；
(4)在N型外延层802上部的左侧沟槽深度最深，宽度适中，刻蚀完成后，在沟槽的侧墙和底部生长栅氧化层107，然后淀积金属材料形成栅极103，并对表面进行平坦化处理；
(5)在N型外延层802上部的中间沟槽深度适中，宽度最宽，刻蚀完成后，在沟槽中淀积二氧化硅层，填充形成深氧化沟槽106，并对表面进行平坦化处理；
(6)在N型外延层802上部的右侧沟槽深度最浅，宽度最窄，刻蚀完成后，在沟槽中生长二氧化硅层，形成绝缘氧化沟槽108，并对表面进行平坦化处理；
(7)在N型外延层802中位于栅氧化层107和深氧化沟槽106之间的上部区域通过离子注入工艺形成P型阱区111，并在较高温度下进行推阱过程，结深最终依赖于推阱的温度和时间；
(8)在P型阱区111下方，沿着深氧化沟槽106增强离子注入能量形成位置较深的轻掺杂P型区112，注入完成后进行快速退火处理；
(9)在P型阱区111上部继续通过离子注入工艺形成重掺杂的N型源区109和阴极短路P型区110，注入完成后进行快速退火处理；
(10)在N型外延层802中位于深氧化沟槽106右侧的上部区域通过离子注入工艺形成N型缓冲区117，并在较高温度下进行推阱过程，结深最终依赖于推阱的温度和时间；
(11)在N型缓冲区117中位于深氧化沟槽106和绝缘氧化沟槽108之间的上部区域继续通过离子注入工艺形成重掺杂的P型漏区113，注入完成后进行快速退火处理；
(12)在N型缓冲区117中位于绝缘氧化沟槽108右侧的上部区域中进行分步离子注入过程，首先注入形成阳极短路NPN管结构中的N型发射区116，其次注入得到P型基区115，最后注入形成N型集电区114，注入完成后进行快速退火处理，其中P型基区115的掺杂浓度比N型发射区116和N型集电区114的掺杂浓度小2个数量级，且N型发射区116和N型集电区114的掺杂浓度的取值不低于1×1019cm-3；
(13)在器件表面淀积氧化硅薄膜形成场氧化层104、105，并在对应于阴极和阳极的位置刻蚀接触孔；
(14)在接触孔内淀积金属材料形成阴极101和阳极102。
经ISE TCAD仿真表明，该器件较之普通的深氧化沟槽LIGBT的性能改善，在两种器件基本结构参数相同，漂移区掺杂浓度相同的情况下，该器件的击穿电压提高了7.6％，关断时间下降了57.4％，闩锁失效电压提高了16.9％，同时能够保持与普通的深氧化沟槽LIGBT相同的正向压降。
本发明中的LIGBT也可以为P型沟道，相应形成阳极短路PNP管结构，其结构与N沟道LIGBT等同，也将其视为属于本申请权利要求的保护范围，在此不再赘述。
Claims (10)
1.具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，包括：
硅材料的P型衬底(801)；
在P型衬底(801)上表面形成的硅材料的N型外延层(802)；
其特征在于：
在N型外延层(802)上部刻蚀形成三处沟槽；其中：左侧沟槽及其侧墙生长栅氧化层(107)并形成栅极(103)；中间沟槽中淀积二氧化硅形成深氧化沟槽(106)；右侧沟槽中淀积二氧化硅形成绝缘氧化沟槽(108)；深氧化沟槽(106)的宽度占据N型外延层(802)宽度的50％以上；
位于栅氧化层(107)与深氧化沟槽(106)之间的N型外延层(802)上部区域形成P型阱区(111)；位于P型阱区(111)下方、沿着深氧化沟槽(106)离子注入形成轻掺杂P型区(112)；在P型阱区(111)上部形成N型源区(109)和阴极短路P型区(110)，其中N型源区(109)与沟道邻接，阴极短路P型区(110)相对于N型源区(109)位于沟道远端；
位于深氧化沟槽(106)右侧的N型外延层(802)上部区域形成N型缓冲区(117)，所述绝缘氧化沟槽(108)的下端处于该N型缓冲区(117)内部；位于深氧化沟槽(106)与绝缘氧化沟槽(108)之间的N型缓冲区(117)上部区域形成P型漏区(113)，位于绝缘氧化沟槽(108)右侧的N型缓冲区(117)上部区域通过分步离子注入形成阳极短路NPN管结构的N型发射区(116)、P型基区(115)和N型集电区(114)；
器件的阴极(101)，覆盖N型源区(109)和阴极短路P型区(110)相接区域的上表面；
器件的阳极(102)，覆盖P型漏区(113)，绝缘氧化沟槽(108)和阳极短路NPN管结构的N型集电区(114)相接区域的上表面；
器件表面除了阴极(101)和阳极(102)占据的部分，均覆盖场氧化层(104,105)。
2.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：N型外延层(802)的掺杂浓度比P型衬底(801)的掺杂浓度至少高一个数量级，P型衬底(801)表现为高阻态。
3.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：绝缘氧化沟槽(108)的深度比P型漏区(113)的深度高0.2～0.8微米，比N型缓冲层(117)的深度低1～2微米。
4.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：阳极短路NPN管结构中P型基区(115)的掺杂浓度比N型发射区(116)和N型集电区(114)的掺杂浓度低2个数量级，其中N型发射区(116)和N型集电区(114)的掺杂浓度不低于1×1019cm-3。
5.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：当器件耐压为400～600V时，N型外延层(802)本体区域厚度为9～12微米且宽度为15～17微米的薄层，其中深氧化沟槽(106)的厚度为6～8微米且宽度为9～10微米。
6.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：当器件耐压为400～600V时，N型外延层(802)本体区域的掺杂浓度为2×1015cm-3。
7.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：所述轻掺杂P型区(112)的掺杂浓度为1×1016cm-3。
8.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：所述栅氧化层(107)的下端与P型衬底(801)接触。
9.根据权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管，其特征在于：栅氧化层(107)的宽度为0.01～0.03微米；深氧化沟槽(106)的宽度为9～10微米；绝缘氧化沟槽(108)的宽度为0.1～0.3微米。
10.一种制作权利要求1所述的具有阳极短路NPN管结构的深氧化沟槽横向绝缘栅双极型晶体管的方法，包括以下步骤：
1)准备P型硅材料作为P型衬底(801)；
2)在P型衬底(801)的上表面外延生长形成N型外延层(802)；
3)在N型外延层(802)上部从左到右根据掩膜板窗口大小不同，分别通过反应离子刻蚀(RIE)工艺形成三种不同深度和宽度的沟槽；
4)在N型外延层(802)上部的左侧沟槽深度最深，宽度适中，刻蚀完成后，在沟槽的侧墙和底部生长栅氧化层(107)，然后淀积金属材料形成栅极(103)，并对表面进行平坦化处理；
5)在N型外延层(802)上部的中间沟槽深度适中，宽度最宽，刻蚀完成后，在沟槽中淀积二氧化硅层，填充形成深氧化沟槽(106)，并对表面进行平坦化处理；
6)在N型外延层(802)上部的右侧沟槽深度最浅，宽度最窄，刻蚀完成后，在沟槽中生长二氧化硅层，形成绝缘氧化沟槽(108)，并对表面进行平坦化处理；
7)在N型外延层(802)中位于栅氧化层(107)和深氧化沟槽(106)之间的上部区域通过离子注入工艺形成P型阱区(111)，结深最终依赖于推阱的温度和时间；
8)在P型阱区(111)下方，沿着深氧化沟槽(106)增强离子注入能量形成位置较深的轻掺杂P型区(112)，注入完成后进行快速退火处理；
9)在P型阱区(111)上部继续通过离子注入工艺形成重掺杂的N型源区(109)和阴极短路P型区(110)，注入完成后进行快速退火处理；
10)在N型外延层(802)中位于深氧化沟槽(106)右侧的上部区域通过离子注入工艺形成N型缓冲区(117)，结深最终依赖于推阱的温度和时间；
11)在N型缓冲区(117)中位于深氧化沟槽(106)和绝缘氧化沟槽(108)之间的上部区域继续通过离子注入工艺形成重掺杂的P型漏区(113)，注入完成后进行快速退火处理；
12)在N型缓冲区(117)中位于绝缘氧化沟槽(108)右侧的上部区域中进行分步离子注入过程，首先注入形成阳极短路NPN管结构中的N型发射区(116)，其次注入得到P型基区(115)，最后注入形成N型集电区(114)，注入完成后进行快速退火处理；
13)在器件表面淀积氧化硅薄膜形成场氧化层(104,105)，并在对应于阴极(101)和阳极(102)的位置刻蚀接触孔；
14)在接触孔内淀积金属材料形成阴极(101)和阳极(102)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910305036.3A CN110021658A (zh) | 2019-04-16 | 2019-04-16 | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910305036.3A CN110021658A (zh) | 2019-04-16 | 2019-04-16 | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110021658A true CN110021658A (zh) | 2019-07-16 |
Family
ID=67191505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910305036.3A Pending CN110021658A (zh) | 2019-04-16 | 2019-04-16 | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110021658A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563321A (zh) * | 2019-09-25 | 2021-03-26 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928522A (zh) * | 2014-04-10 | 2014-07-16 | 电子科技大学 | 一种槽型积累层mosfet器件 |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN109119461A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结mos型功率半导体器件及其制备方法 |
-
2019
- 2019-04-16 CN CN201910305036.3A patent/CN110021658A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928522A (zh) * | 2014-04-10 | 2014-07-16 | 电子科技大学 | 一种槽型积累层mosfet器件 |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN109119461A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结mos型功率半导体器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| BAOXING DUAN, ET AL: "Analysis of the Novel Snapback-Free LIGBT With Fast-Switching and Improved Latch-Up Immunity by TCAD Simulation", 《IEEE ELECTRON DEVICE LETTERS》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563321A (zh) * | 2019-09-25 | 2021-03-26 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| WO2021212793A1 (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN109216276B (zh) | 一种mos管及其制造方法 | |
| CN102856385A (zh) | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN102130153A (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110021658A (zh) | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| US8530967B2 (en) | Lateral insulated-gate bipolar transistor and manufacturing method thereof | |
| CN104966732A (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN108598159A (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN106783610A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN107785414A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN103531621A (zh) | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN207425863U (zh) | 具有三段式埋氧层的半导体场效应晶体管 | |
| CN110034183A (zh) | 一种横向肖特基栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190716 |