CN106783610A - 一种绝缘栅双极型晶体管的制造方法 - Google Patents
一种绝缘栅双极型晶体管的制造方法 Download PDFInfo
- Publication number
- CN106783610A CN106783610A CN201710092140.XA CN201710092140A CN106783610A CN 106783610 A CN106783610 A CN 106783610A CN 201710092140 A CN201710092140 A CN 201710092140A CN 106783610 A CN106783610 A CN 106783610A
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- gate bipolar
- type
- insulated gate
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 238000000407 epitaxy Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种绝缘栅双极型晶体管及其制造方法。其方法包括：提供一块相对低电阻率的N型硅片，在N型硅片上方外延形成相对高电阻率的外延层；在形成的外延层上方完成器件的正面制作工序；将硅片减薄至设计厚度；清洗硅片，背面离子注入P型杂质，退火形成P型集电区；完成背面金属淀积。该绝缘栅双极型晶体管的制备方法与现有工艺兼容，不需要专有设备，可大大降低成本，相比于传统的非穿通型绝缘栅双极型晶体管，该绝缘栅双极型晶体管还具有FS‑IGBT的优点，在相同工作电压下具有更小的漏电流，这将很好的提高IGBT的高温稳定性。
Description
技术领域
本发明属于半导体技术领域，具体的说涉及一种绝缘栅双极型晶体管的制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是一种常用的功率半导体器件，它兼具MOSFET的高输入阻抗和BJT的低导通压降的优点，是常用的大电流开关器件之一。就IGBT底部结构划分，可分为三种主要类型，穿通型IGBT(PT-IGBT)、非穿通型IGBT(NPT-IGBT)、场阻型IGBT(FS-IGBT),其中PT-IGBT是早期的IGBT结构相对耐压较低，一般在1200V以下，制造工序相对简单，但负温度系数的正向压降不利于器件的并联使用而且其闩锁效应严重，而后来发展的NPT-IGBT和FS-IGBT成为目前上常用的大功率IGBT器件，相对于PT-IGBT，NPT-IGBT制造过程中无需寿命控制技术，具有正温度系数的导通压降，热阻也有所降低，但是其仍然具有较厚的漂移区，导致其有相对较高的正向压降以及具有较高的关断损耗，而FS-IGBT在背面减薄后制作了一个缓冲层，电场呈梯形分布从而减薄了漂移区的厚度，从而具有正温度系数、低导通压降、低热阻的优点。目前国内NPT-IGBT的制造技术已经实现，但是FS-IGBT的制造还存在一些问题。
通常地，现有的FS-IGBT制造方式主要有两种：一种是先在半导体衬底背面制备缓冲层再进行减薄制作正面结构，这种工艺中一般需要减薄到200um以下再制作正面结构，这对正面制作过程中生产线的要求很高，需要专门的薄片流通设备；另一种是先在较厚的衬底上完成正面结构的制备，然后再制备缓冲层及背面结构，但这需要专门的高能离子注入设备或者特殊元素注入，注入能量高达1～8MeV。这两种方法均对生产设备有很高的要求，器件的制作成本较高。因此有必要提出一种新的IGBT结构及其制作方法，以解决现有技术中存在的问题。
发明内容
本发明所要解决的，就是针对现有工艺制作过程中存在问题，提出了一种兼容于现有IGBT制造工艺并具有FS-IGBT低漏电流、薄漂移区、低热阻优点的一种绝缘栅双极型晶体管制造方法。
为实现上述目的，本发明采用如下技术方案：
一种绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：
a.在一块相对低电阻率的N型硅片1上外延形成相对高电阻率的N型外延层2；
b.在a步所形成的N型外延层2上完成正面制作工序，包括：形成栅氧化层3、多晶硅层4、P阱5、N+发射区6、BPSG层7以及正面金属层8；
c.翻转后减薄硅片；
d.清洗硅片，背面离子注入P型杂质，退火形成P型集电区9；
e.在P型集电区9表面淀积形成金属层10，。
进一步的，所述绝缘栅双极型晶体管的漂移区由两部分构成，包含由N型硅片1减薄后成形成的下漂移区和N型外延层2形成的上漂移区。
进一步的，所述绝缘栅双极型晶体管的上漂移区的电阻率大于下漂移区的电阻率，上漂移区掺杂浓度低，用于提高器件的耐压，下漂移区掺杂浓度相对较高，用于承担部分耐压同时具有buffer的作用。
进一步的，步骤c中减薄后形成的总的衬底厚度大于步骤a中形成的N型外延层2的厚度。
本发明的有益效果为，该绝缘栅双极型晶体管的制备方法与现有工艺兼容，不需要专有设备，可大大降低成本，相比于传统的非穿通型绝缘栅双极型晶体管，该绝缘栅双极型晶体管还具有FS-IGBT的优点，在相同工作电压下具有更小的漏电流，这将很好的提高IGBT的高温稳定性。
附图说明
图1是实施例制造方法的工艺流程图；
图2是实施例的结构图；
图3是实施例工艺流程中一块N型硅片示意图；
图4是实施例工艺流程中N型硅片外延形成外延层示意图；
图5是实施例工艺流程中在外延层上完成正面工序后的器件结构示意图；
图6是实施例工艺流程中完成正面工序后进行背面减薄的器件结构示意图；
图7是实施例工艺流程中对完成减薄后的硅片注入P型杂质的示意图；
图8是实施例工艺流程中对完成集电区制作后的硅片进行背面金属淀积示意图；
图9是实施例中本发明与NPT-IGBT的击穿电压与漏电流对比图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例：
如图1-图8所示，为本例的制造流程，包括：
A.在一块厚度为600um(如图3)，电阻率为50Ω·cm的N型硅片1上外延形成厚度为80um，电阻率为200Ω·cm的N型外延层2(如图4)；
B.在a步所形成的N型外延层上完成正面制作工序(如图5)，具体包括：表面热氧化形成栅氧化层3、淀积ploy形成多晶硅层4、离子注入P型杂质推结形成P阱5、离子注入大量N型杂质推结N+发射区6、表面淀积硼磷硅玻璃形成BPSG层7刻蚀BPSG形成接触孔，在表面淀积金属形成正面金属层8；具体的是：P阱5位于N型外延层2中，N+发射区6位于P阱5中，栅氧化层3位于N型外延层2表面和部分P阱5表面，多晶硅层4位于栅氧化层3表面，BPSG层7位于多晶硅层4表面，正面金属层8位于BPSG层7、P阱5和N+发射区6表面
C.减薄硅片至240um(如图6)；
D.清洗硅片，背面离子注入P型杂质(如图7)，退火形成P型集电区9；
E.完成背面金属淀积10(如图8)。
本实施例最终形成的IGBT结构如图2所示，通过tsuprem4+medici仿真并与相同厚度的NPT-IGBT对比，击穿电压与漏电流特性如图9所示，由仿真结果可知本发明在与NPT-IGBT耐压相近的情况下，在相同正向阻断电压下具有更小的漏电流，在相同正向阻断电压下漏电流越小，其阻断状态下功耗就越小，内部产生热量越小，高温稳定性越好。
Claims (4)
1.一种绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：
a.在一块相对低电阻率的N型硅片(1)上外延形成相对高电阻率的N型外延层(2)；
b.在a步所形成的N型外延层(2)上完成正面制作工序，包括：形成栅氧化层(3)、多晶硅层(4)、P阱(5)、N+发射区(6)、BPSG层(7)以及正面金属层(8)；
c.翻转后减薄硅片；
d.清洗硅片，背面离子注入P型杂质，退火形成P型集电区(9)；
e.在P型集电区(9)表面淀积形成金属层(10)。
2.根据权利要求1所述的一种绝缘栅双极型晶体管的制造方法，其特征在于，所述绝缘栅双极型晶体管的漂移区由两部分构成，包含由N型硅片(1)减薄后成形成的下漂移区和N型外延层(2)形成的上漂移区。
3.根据权利要求2所述的一种绝缘栅双极型晶体管的制造方法，其特征在于，所述绝缘栅双极型晶体管的上漂移区的电阻率大于下漂移区的电阻率，上漂移区掺杂浓度低，用于提高器件的耐压，下漂移区掺杂浓度相对较高，用于承担部分耐压同时具有buffer的作用。
4.根据权利要求3所述的一种绝缘栅双极型晶体管的制造方法，其特征在于，步骤c中减薄后形成的总的衬底厚度大于步骤a中形成的N型外延层(2)的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710092140.XA CN106783610A (zh) | 2017-02-21 | 2017-02-21 | 一种绝缘栅双极型晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710092140.XA CN106783610A (zh) | 2017-02-21 | 2017-02-21 | 一种绝缘栅双极型晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783610A true CN106783610A (zh) | 2017-05-31 |
Family
ID=58958344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710092140.XA Pending CN106783610A (zh) | 2017-02-21 | 2017-02-21 | 一种绝缘栅双极型晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783610A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114883185A (zh) * | 2022-07-01 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 一种高电流密度的igbt芯片制作方法 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120215A1 (en) * | 2005-11-30 | 2007-05-31 | Chong-Man Yun | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN103928309A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | N沟道碳化硅绝缘栅双极型晶体管的制备方法 |
| CN104599965A (zh) * | 2013-10-31 | 2015-05-06 | 无锡华润上华半导体有限公司 | 场截止绝缘栅双极晶体管的制备方法 |
-
2017
- 2017-02-21 CN CN201710092140.XA patent/CN106783610A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120215A1 (en) * | 2005-11-30 | 2007-05-31 | Chong-Man Yun | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN104599965A (zh) * | 2013-10-31 | 2015-05-06 | 无锡华润上华半导体有限公司 | 场截止绝缘栅双极晶体管的制备方法 |
| CN103928309A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | N沟道碳化硅绝缘栅双极型晶体管的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114883185A (zh) * | 2022-07-01 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 一种高电流密度的igbt芯片制作方法 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN102117827B (zh) | BiCMOS工艺中的寄生垂直型PNP器件 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN102201406B (zh) | 一种基于n型外延层的bcd集成器件及其制造方法 | |
| CN102569067A (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN109713037B (zh) | 一种绝缘栅双极性晶体管器件及其制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN106098762A (zh) | 一种rc‑igbt器件及其制备方法 | |
| CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN107170816A (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN102856385A (zh) | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN106783610A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN106067481A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |