JPS61216455A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61216455A
JPS61216455A JP60058904A JP5890485A JPS61216455A JP S61216455 A JPS61216455 A JP S61216455A JP 60058904 A JP60058904 A JP 60058904A JP 5890485 A JP5890485 A JP 5890485A JP S61216455 A JPS61216455 A JP S61216455A
Authority
JP
Japan
Prior art keywords
alloy
bump
indium
bumps
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60058904A
Other languages
English (en)
Other versions
JPH0744251B2 (ja
Inventor
Toru Maekawa
前川　通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60058904A priority Critical patent/JPH0744251B2/ja
Publication of JPS61216455A publication Critical patent/JPS61216455A/ja
Publication of JPH0744251B2 publication Critical patent/JPH0744251B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、少なくとも２個の半導体チップをＩ　、ｎ系
金属のバンプにより結合してなる半導体装置において、
両方のチップのバンプ間にＩｎの融点より低い湯度でＩ
ｎと合金をっ（る、例えばＡｕよりなる合金形成用金属
層を介在させて、加熱してＩｎとの合金層を形成するこ
とにより、両方のチップの結合力を増強するものである
。
〔産業上の利用分野〕
本発明はＩｎ系金属のバンプを有する半導体装置に係り
、特にチップ間の結合力を増強するバンプ構造に関する
。
Ｉｎ系金属のバンプを有する半導体装置として、例えば
赤外検知素子がある。
光起電力（ｐ　ｖ）型赤外検知素子は水銀カドミウムテ
ルル（ＱｇＣｄＴｅ）結晶が用いられている。
赤外検知素子と、これより来る信号の処理回路を形成し
た珪素（Ｓｔ）素子で構成したハイブリッド半導体装置
において、画素子の接続はインジウム（Ｉｎ）バンプが
用いられている。
この理由は、 （１）　　Ｉｎがｎ型ＨｇＣｄＴｅに対して良好なオー
ミックコンタクトを形成できること、 （２）　　Ｉｎの融点（１５６，４℃）が低いこと、（
両チップの接続に際し、高温で処理をするとＨｇＣｄＴ
ｅからＨｇが蒸発するため、バンプ形成材料は低融点で
あることが必要である） である。
上記のようなハイブリッド半導体装置において、装置の
強度上バンプ間の結合力が要求されている。
〔従来の技術と発明が解決しようとする問題点〕従来の
バンプ結合では、Ｉｎバンプ同志を押しつけて結合させ
ていたが、素子を損傷する危険があるため強く押しつけ
ることができないので、結合力゛か弱いという欠点があ
った。
さらにチップ間を接着剤で結合する場合もあるが、この
場合は接着剤とチップとの熱膨張係数の差により、素子
を損傷する危険がある。
あるいはバンプを露出させてチップを樹脂で被覆し、樹
脂同志を接着する方法もあるが、この場合も樹脂とチッ
プとの熱膨張係数の差により、素子を損傷する危険があ
る。
〔問題点を解決するための手段〕
上記問題点の解決は、第１の半導体チップ（１）上に形
成されたインジウム（Ｉｎ）、またはインジウムを含む
合金よりなるバンプ（２）を、インジウムの融点より低
い温度でインジウムと合金をつくる合金形成用金属層（
３）を介在させて、第２の半導体チップク４）のバンプ
（５）に接触させ、加熱して両半導体チップ（１）と（
４）を結合してなる半導体装置により達成される。
前記いずれかの半導体チップ（１１、または（４）がＨ
ｇＣｄＴｅ結晶よりなり、また前記合金形成用金属層（
３］がＡｕよりなる場合は特に効果がある。
〔作用〕
本発明は片方の半導体チップのＩｎバンプを形成する時
に、Ｉｎバンプ上にＡｕ層を形成し、他方の半導体チッ
プのＩｎバンプ上にはＡｕ層を形成させないで、両バン
プを押しつけて結合させた後、１５０℃程度の低温でア
ニールするとＡｕとＩｎの合金ができることを利用して
、半導体チップを損傷することな（両パン１間の結合力
を強化するものである。
〔実施例〕
第１図（１）乃至（３）は本発明の実施例を工程順に示
した基板断面図である。
第１図（１１において、第１の半導体チップとしてＨｇ
ＣｄＴｅ基板１の上に、高さ１０μｍのＩｎバンプ２を
形成し、Ｉｎバンプ２の上に合金形成用金属として厚さ
１ｏｏｏ人のＡｕ層３を被着する。
第１図（２）において、第２の半導体チップとしてＳｉ
基板４上にＩｎバンプ５を形成し、Ｉｎバンプ５を＾Ｕ
層３を介してＩｎバンプ２の上に載せ、半導体チップ１
と４を結合する。
第１図（３）において、結合した半導体チップをアニー
ルすると、ＡｕとＩｎの合金層６が形成される。
アニールの条件は、例えば１５０℃で４時間である。
第２図は本発明による赤外検知用ハイブリッド半導体装
置の構造を模式的に説明する基板断面図である。
図において、１１はｐ型ＨｇＣｄＴｅ基板、１２は基板
内に形成されたｎ型ＨｇＣｄＴｅ領域、１３は絶縁層で
ある。
ｐｖ型素子はｐ型ＨｇＣｄＴｅ基板１１に、Ｉｎバンプ
５は絶縁層１３を開口してｎ型ＨｇＣｄＴｅｅｌ域１２
上に形成される。
一方、４１はｐ型Ｓｉ基板で、４２は基板内に形成され
たｎ型Ｓｔ領域、４３は絶縁層である。
ｐ型Ｓｉ基板４１に、入力ゲート４４と転送ゲート４５
を形成して電荷結合素子（ＣＯＤ）が構成され、ｎ型Ｓ
ｉ領域４２とｐ型Ｓｉ基板４１は人力ダイオードを構成
し、Ｉｎバンプ２は絶縁層４３を開口してｎ型Ｓｔ領域
４２上に形成される。
ＡｕとＩｎの合金層６で両チップは強く結合されている
。
〔発明の効果〕
以上詳細に説明したように本発明によれば、Ｉｎバンプ
間の合金層により、バンプ間の結合力を強化することが
でき、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
第１図（１）乃至（３）は本発明の実施例を工程順に示
した基板断面図、 第２図は本発明による赤外検知用ハイブリッド半導体装
置の構造を模式的に説明する基板断面図である。 図において、 １は第１の半導体チップでＨｇＣｄＴｅ基板、１１はｐ
型ＨｇＣｄＴｅ基板、 １２はｎ型ＨｇＣｄＴｅ５Ｊ［域、 １３は絶縁層、 ２はＩｎバンプ、 ３は合金形成用金属で＾Ｕ層・ ４は第２の半導体チップでＳｔ基板、 ４１はｐ型Ｓｉ基板、 ４２はｎ型Ｓｔ領域、 ４３は絶縁層、 ４４は入力ゲート、 ４５は転送ゲート、 ５はＩｎバンプ、 ６はＡｕとＩｎの合金層

Claims (3)

    【特許請求の範囲】
  1. （１）第１の半導体チップ（１）上に形成されたインジ
    ウム（Ｉｎ）、またはインジウムを含む合金よりなるバ
    ンプ（２）を、 インジウムの融点より低い温度でインジウムと合金をつ
    くる合金形成用金属層（３）を介在させて、第２の半導
    体チップ（４）のバンプ（５）に接触させ、加熱して両
    半導体チップ（１）と（４）を結合してなることを特徴
    とする半導体装置。
  2. （２）前記いずれかの半導体チップ（１）、または（４
    ）が水銀カドミウムテルル（ＨｇＣｄＴｅ）結晶よりな
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。
  3. （３）前記合金形成用金属層（３）が金（Ａｕ）よりな
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。
JP60058904A 1985-03-22 1985-03-22 半導体装置 Expired - Lifetime JPH0744251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60058904A JPH0744251B2 (ja) 1985-03-22 1985-03-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60058904A JPH0744251B2 (ja) 1985-03-22 1985-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JPS61216455A true JPS61216455A (ja) 1986-09-26
JPH0744251B2 JPH0744251B2 (ja) 1995-05-15

Family

ID=13097788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60058904A Expired - Lifetime JPH0744251B2 (ja) 1985-03-22 1985-03-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH0744251B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060011A1 (ja) * 2003-12-16 2005-06-30 National University Corporation Shizuoka University 広域エネルギーレンジ放射線検出器及び製造方法
US7112468B2 (en) 1998-09-25 2006-09-26 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136349A (en) * 1981-02-16 1982-08-23 Mitsubishi Electric Corp Semiconductor device
JPS59112652A (ja) * 1982-12-17 1984-06-29 Fujitsu Ltd 半導体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136349A (en) * 1981-02-16 1982-08-23 Mitsubishi Electric Corp Semiconductor device
JPS59112652A (ja) * 1982-12-17 1984-06-29 Fujitsu Ltd 半導体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112468B2 (en) 1998-09-25 2006-09-26 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
WO2005060011A1 (ja) * 2003-12-16 2005-06-30 National University Corporation Shizuoka University 広域エネルギーレンジ放射線検出器及び製造方法
US8044476B2 (en) 2003-12-16 2011-10-25 National University Corporation Shizuoka University Wide range radiation detector and manufacturing method

Also Published As

Publication number Publication date
JPH0744251B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
US3657611A (en) A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
JP2546407B2 (ja) ハイブリッド素子及びその製造方法
JPH10242383A (ja) 半導体装置
US5918794A (en) Solder bonding of dense arrays of microminiature contact pads
JPS6349900B2 (ja)
JPS61216455A (ja) 半導体装置
JP2888385B2 (ja) 受発光素子アレイのフリップチップ接続構造
JP3397265B2 (ja) 半導体装置の製造方法
JP2002368159A (ja) 半導体装置およびその製造方法
JPS6153851B2 (ja)
JPS62169433A (ja) 半導体装置の製造方法
KR100311980B1 (ko) 적외선 검출기 및 그 제조방법
JPS6142869B2 (ja)
JPS6235650A (ja) 半導体装置の電極構造
JPS6427246A (en) Semiconductor unit and manufacture
JPH04317313A (ja) シリコン半導体素子を接合するための方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JPH0864799A (ja) 半導体チップおよびそれを用いた半導体装置の製造方法
JPH03268329A (ja) バンプ電極
JPH0291969A (ja) 半導体装置およびその製造方法
JPH0581189B2 (ja)
JPH02210843A (ja) 樹脂封止型半導体装置
TWI290350B (en) Device and method of bonding an image sensor chip to a glass substrate
JPH01220839A (ja) 半導体装置