JPH0581189B2 - - Google Patents
Info
- Publication number
- JPH0581189B2 JPH0581189B2 JP24303587A JP24303587A JPH0581189B2 JP H0581189 B2 JPH0581189 B2 JP H0581189B2 JP 24303587 A JP24303587 A JP 24303587A JP 24303587 A JP24303587 A JP 24303587A JP H0581189 B2 JPH0581189 B2 JP H0581189B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrodes
- semiconductor substrate
- silicon
- electrodes
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000007790 solid phase Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第１の半導体基板上に形成した素子
または装置と、第２の半導体基板上に形成した素
子または装置とを電気的に接続して成る半導体装
置の製造方法に関する。
または装置と、第２の半導体基板上に形成した素
子または装置とを電気的に接続して成る半導体装
置の製造方法に関する。
第１の半導体基板上に形成した素子または装置
と、第２の半導体基板上に形成した素子または装
置とを電気的に接続して成る半導体装置の製造方
法において、別々の半導体基板上に形成した素子
または装置間の電気的接続によく利用される方法
は、両基板上の各素子または各装置の端子電極と
してボンデイングパツドを設け、接続ワイヤで配
線するワイヤボンデイング法である。しかし、基
板上の素子または装置が高密度で多数の端子電極
間の接続を必要とするケース、例えば各種半導体
基板上に形成した多数の赤外線検出素子と単結晶
シリコン基板上に形成した信号処理用電荷転送装
置とを結合して成る赤外線撮像装置の製造などで
は、ワイヤボンデイング法を用いて接続すること
が困難となるため、従来、第３図ａおよびｂに示
すように、第１の半導体基板１および第２の半導
体基板６上の各素子または装置２および７の端子
電極として、両基板１および６を対向させたとき
に正対関係となる位置にほぼ高さのそろつた突起
形状の金属電極１４および１６を下地電極１３お
よび１５上に設け、この突起金属電極１４および
１６とを位置合わせして圧接するように両基板を
固定し、加熱して融点以下の温度で接着する熱圧
着法が採られていた。なお図中、１１，１２は保
護膜である。
と、第２の半導体基板上に形成した素子または装
置とを電気的に接続して成る半導体装置の製造方
法において、別々の半導体基板上に形成した素子
または装置間の電気的接続によく利用される方法
は、両基板上の各素子または各装置の端子電極と
してボンデイングパツドを設け、接続ワイヤで配
線するワイヤボンデイング法である。しかし、基
板上の素子または装置が高密度で多数の端子電極
間の接続を必要とするケース、例えば各種半導体
基板上に形成した多数の赤外線検出素子と単結晶
シリコン基板上に形成した信号処理用電荷転送装
置とを結合して成る赤外線撮像装置の製造などで
は、ワイヤボンデイング法を用いて接続すること
が困難となるため、従来、第３図ａおよびｂに示
すように、第１の半導体基板１および第２の半導
体基板６上の各素子または装置２および７の端子
電極として、両基板１および６を対向させたとき
に正対関係となる位置にほぼ高さのそろつた突起
形状の金属電極１４および１６を下地電極１３お
よび１５上に設け、この突起金属電極１４および
１６とを位置合わせして圧接するように両基板を
固定し、加熱して融点以下の温度で接着する熱圧
着法が採られていた。なお図中、１１，１２は保
護膜である。
第１の半導体基板上に形成した素子または装置
と、第２の半導体基板上に形成した素子または装
置とを電気的に接続して成る半導体装置の従来の
製造方法において採られていた、別々の半導体基
板上に形成した素子または装置の端子間を接続す
る方法のうち、ワイヤボンデイング法には前述の
ように基板上の素子または装置が高密度で、多数
の端子電極間の接続を必要とする場合には適用で
きないという欠点がある。
と、第２の半導体基板上に形成した素子または装
置とを電気的に接続して成る半導体装置の従来の
製造方法において採られていた、別々の半導体基
板上に形成した素子または装置の端子間を接続す
る方法のうち、ワイヤボンデイング法には前述の
ように基板上の素子または装置が高密度で、多数
の端子電極間の接続を必要とする場合には適用で
きないという欠点がある。
一方、突起形状の金属電極同士を加圧および加
熱して接続する熱圧着法では、金属電極間の結合
部の接着強度が一般に融点以上の温度を印加して
完全に溶融一体化させた場合に比べて低いという
欠点があり、さらに作業の際の印加圧力および印
加温度に強く依存して、低圧・低温な程接着強度
の低い結合部になつてしまうという欠点がある。
これは、熱圧着法における接着力が、金属電極同
士を接触させた状態で接触部分を変形させること
により清浄表面をむき出しにし、分子間引力が働
く距離まで接近させることによつて生み出される
からである。清浄表面同士の充分な接触が得られ
なければ、強力な接着が成されないのである。従
つて上記欠点に加え、接着強度を強大なものにす
るためには、高圧・高温を印加して、金属電極の
変形量を大きくする必要があり、基板上の多数の
素子または装置の端子電極間を接続できるとはい
つても、高精度にはできないという欠点がある。
熱して接続する熱圧着法では、金属電極間の結合
部の接着強度が一般に融点以上の温度を印加して
完全に溶融一体化させた場合に比べて低いという
欠点があり、さらに作業の際の印加圧力および印
加温度に強く依存して、低圧・低温な程接着強度
の低い結合部になつてしまうという欠点がある。
これは、熱圧着法における接着力が、金属電極同
士を接触させた状態で接触部分を変形させること
により清浄表面をむき出しにし、分子間引力が働
く距離まで接近させることによつて生み出される
からである。清浄表面同士の充分な接触が得られ
なければ、強力な接着が成されないのである。従
つて上記欠点に加え、接着強度を強大なものにす
るためには、高圧・高温を印加して、金属電極の
変形量を大きくする必要があり、基板上の多数の
素子または装置の端子電極間を接続できるとはい
つても、高精度にはできないという欠点がある。
本発明の目的は、このような欠点を除去した半
導体装置の製造方法を提供することにある。
導体装置の製造方法を提供することにある。
本発明は、第１の半導体基板上に形成した素子
または装置と、第２の半導体基板上に形成した素
子または装置とを電気的に接続して成る半導体装
置の製造方法において、第１の半導体基板上に
は、高濃度不純物添加シリコンと、シリコンと熱
反応してシリサイドを形成する種類の金属から成
る膜とを、反応後高濃度不純物添加シリコン過剰
となる比率で、かつ高濃度不純物添加シリコン側
を第１の半導体基板側にして積み重ねた構造を有
する端子電極を、第２の半導体基板上には前記金
属膜と同種の金属から成る端子電極を、第１およ
び第２の半導体基板を対向させた時に、素子また
は装置の結合すべき端子電極同士が互いに正対関
係となるように配置して、かつ少なくともどちら
か一方の半導体基板上の端子電極にほぼ高さのそ
ろつた突起形状をもたせて形成した後、第１およ
び第２の半導体基板を対向させて位置合わせし、
結合すべき端子電極同士が密着あるいは圧接する
ように第１および第２の半導体基板を維持した状
態で熱処理を施し、第１の半導体基板の端子電極
の高濃度不純物添加シリコンとその表面上に設け
た金属膜との間で固相シリサイド化反応を発生さ
せ、その反応を高濃度不純物添加シリコン表面上
の金属膜全てと、さらに第２の半導体基板の端子
電極の一部あるいは全てに及ばせる工程から成る
素子または装置間の接続方法を含むことを特徴と
している。
または装置と、第２の半導体基板上に形成した素
子または装置とを電気的に接続して成る半導体装
置の製造方法において、第１の半導体基板上に
は、高濃度不純物添加シリコンと、シリコンと熱
反応してシリサイドを形成する種類の金属から成
る膜とを、反応後高濃度不純物添加シリコン過剰
となる比率で、かつ高濃度不純物添加シリコン側
を第１の半導体基板側にして積み重ねた構造を有
する端子電極を、第２の半導体基板上には前記金
属膜と同種の金属から成る端子電極を、第１およ
び第２の半導体基板を対向させた時に、素子また
は装置の結合すべき端子電極同士が互いに正対関
係となるように配置して、かつ少なくともどちら
か一方の半導体基板上の端子電極にほぼ高さのそ
ろつた突起形状をもたせて形成した後、第１およ
び第２の半導体基板を対向させて位置合わせし、
結合すべき端子電極同士が密着あるいは圧接する
ように第１および第２の半導体基板を維持した状
態で熱処理を施し、第１の半導体基板の端子電極
の高濃度不純物添加シリコンとその表面上に設け
た金属膜との間で固相シリサイド化反応を発生さ
せ、その反応を高濃度不純物添加シリコン表面上
の金属膜全てと、さらに第２の半導体基板の端子
電極の一部あるいは全てに及ばせる工程から成る
素子または装置間の接続方法を含むことを特徴と
している。
本発明の半導体装置の製造方法では、従来の突
起形状の金属電極同士を加圧および加熱して接続
する熱圧着法の場合と同様、各端子電極を微細か
つ高密度にすることができるので、ワイヤボンデ
イング法が持つ問題点、すなわち基板上の素子ま
たは装置が高密度で多数の端子電極間の接続を必
要とする場合に適用できないという問題点が解決
される。
起形状の金属電極同士を加圧および加熱して接続
する熱圧着法の場合と同様、各端子電極を微細か
つ高密度にすることができるので、ワイヤボンデ
イング法が持つ問題点、すなわち基板上の素子ま
たは装置が高密度で多数の端子電極間の接続を必
要とする場合に適用できないという問題点が解決
される。
本発明の半導体装置の製造方法における端子電
極間の接続過程において、第１および第２の半導
体基板を対向させ、接続されるべき端子電極同士
が正対関係となるように位置合わせし、端子電極
同士が密着あるいは圧接するように両半導体基板
を維持した状態で、第１の半導体基板の端子電極
の高濃度不純物添加シリコンとその表面上に設け
た金属膜との間で固相シリサイド化反応が発生す
る温度条件の熱処理開始直後には、密着あるいは
圧接している両端子電極界面で、従来の熱圧着法
と同様の変化が発生する。すなわち、金属膜と金
属端子電極との接触部における酸化物あるいは汚
染層の分断ないし破壊が、その加圧・加熱条件で
成し得る範囲で生じ、それに伴つて、接触強度が
一般に融点以上の温度を印加して完全に溶融一体
化させた場合に比べて低く、作業の際の印加圧力
および印加温度に強く依存する接合が起こる。し
かし、その御前記温度条件の熱処理を引き続き施
して、高濃度不純物添加シリコンとその表面上の
金属膜全てを反応させ、さらにその反応を第２の
半導体基板の端子電極の一部あるいは全てに及ば
せることによつて、両端子電極の接合界面はシリ
サイドの内部に吸収される。シリサイドは化合物
であるため、前述の両端子電極界面で生ずる従来
の熱圧着法と同様の変化で充分な接着力が得られ
なくても、シリサイド化によつて印加圧力および
印加温度依存性が小さく、溶融一体化させた場合
と同様の強力な接合と成るとともに、“両端子電
極の大きな変形”が接着力発生のための必須条件
から除かれ、両端子電極の変形量を熱圧着法の場
合より減少させることができるので熱圧着法に見
られる問題点も解決される。
極間の接続過程において、第１および第２の半導
体基板を対向させ、接続されるべき端子電極同士
が正対関係となるように位置合わせし、端子電極
同士が密着あるいは圧接するように両半導体基板
を維持した状態で、第１の半導体基板の端子電極
の高濃度不純物添加シリコンとその表面上に設け
た金属膜との間で固相シリサイド化反応が発生す
る温度条件の熱処理開始直後には、密着あるいは
圧接している両端子電極界面で、従来の熱圧着法
と同様の変化が発生する。すなわち、金属膜と金
属端子電極との接触部における酸化物あるいは汚
染層の分断ないし破壊が、その加圧・加熱条件で
成し得る範囲で生じ、それに伴つて、接触強度が
一般に融点以上の温度を印加して完全に溶融一体
化させた場合に比べて低く、作業の際の印加圧力
および印加温度に強く依存する接合が起こる。し
かし、その御前記温度条件の熱処理を引き続き施
して、高濃度不純物添加シリコンとその表面上の
金属膜全てを反応させ、さらにその反応を第２の
半導体基板の端子電極の一部あるいは全てに及ば
せることによつて、両端子電極の接合界面はシリ
サイドの内部に吸収される。シリサイドは化合物
であるため、前述の両端子電極界面で生ずる従来
の熱圧着法と同様の変化で充分な接着力が得られ
なくても、シリサイド化によつて印加圧力および
印加温度依存性が小さく、溶融一体化させた場合
と同様の強力な接合と成るとともに、“両端子電
極の大きな変形”が接着力発生のための必須条件
から除かれ、両端子電極の変形量を熱圧着法の場
合より減少させることができるので熱圧着法に見
られる問題点も解決される。
次に、本発明の一実施例について図面を参照し
て説明する。
て説明する。
第１図ａ〜ｃは、本発明の特徴事項である二つ
の半導体基板上に設けられた素子または装置間の
接続方法の一例を説明するための工程図である。
第１図には、第２の半導体基板上の端子電極にほ
ぼ高さのそろつた突起形状を持たせた場合を示し
てある。
の半導体基板上に設けられた素子または装置間の
接続方法の一例を説明するための工程図である。
第１図には、第２の半導体基板上の端子電極にほ
ぼ高さのそろつた突起形状を持たせた場合を示し
てある。
まず、第１図ａに示すように、第１の半導体基
板１上の素子または装置２ごとに、高濃度不純物
添加シリコン３と、シリコンと熱反応してシリサ
イドを形成する種類の金属から成る膜４とを、反
応後高濃度不純物添加シリコン過剰となる比率
で、かつ高濃度不純物添加シリコン側を半導体基
板１側にして積み重ねた構造を有する端子電極５
を設ける。一方、第２の半導体基板６上の素子ま
たは装置７ごとに、下地電極８と、金属膜４と同
一の物質から成る突起形状の金属端子電極９を設
けた後、基板１および６を対向させて位置合わせ
する。なお図中、１１，１２は保護膜である。
板１上の素子または装置２ごとに、高濃度不純物
添加シリコン３と、シリコンと熱反応してシリサ
イドを形成する種類の金属から成る膜４とを、反
応後高濃度不純物添加シリコン過剰となる比率
で、かつ高濃度不純物添加シリコン側を半導体基
板１側にして積み重ねた構造を有する端子電極５
を設ける。一方、第２の半導体基板６上の素子ま
たは装置７ごとに、下地電極８と、金属膜４と同
一の物質から成る突起形状の金属端子電極９を設
けた後、基板１および６を対向させて位置合わせ
する。なお図中、１１，１２は保護膜である。
金属膜４および金属端子電極９に用いる物質と
しては、シリサイド形成可能な金属のなかでも、
特にパラジウム（Pd）、ニツケル（Ni）、白金
（Pt）、コバルト（Co）が有利である。これらは、
シリコンとの反応温度が比較的低いうえ、自然酸
化物の影響をほとんど受けずに反応を生じるとい
う特徴を持つているからである。下地電極８は、
バリア金属やメツキ用電極としての用途、あるい
は基板６と金属端子電極９との密着性や電気特性
向上等の目的で設けるものなので、必要性がない
場合には省いてよい。
しては、シリサイド形成可能な金属のなかでも、
特にパラジウム（Pd）、ニツケル（Ni）、白金
（Pt）、コバルト（Co）が有利である。これらは、
シリコンとの反応温度が比較的低いうえ、自然酸
化物の影響をほとんど受けずに反応を生じるとい
う特徴を持つているからである。下地電極８は、
バリア金属やメツキ用電極としての用途、あるい
は基板６と金属端子電極９との密着性や電気特性
向上等の目的で設けるものなので、必要性がない
場合には省いてよい。
次に、第１図ｂに示すように、結合すべき端子
電極同士が密着あるいは圧接するように加圧状態
で両半導体基板１，６を維持する。この状態にお
いて、高濃度不純物添加シリコン３と、金属膜４
との間で固相シリサイド化反応を生じうる下限温
度以上の温度で加熱処理する。下限温度は条件に
もよるが、金属膜４および金属端子電極９の物質
の例として前記したものについては、Pdが100℃
程度、NiとPtが200℃程度、Coが350℃程度であ
り、各々Pd2Si、Ni2Si、Pt2Si、Co2Siが形成さ
れる〔スイン・フイルムズ−インターデイフユー
ジヨン・エンド・リアクシヨンズ、エデイテイ
ド・バイ・ジエー・エム・ポート他、ジヨン・ウ
イリー・エンド・サンズ（Thin Films−
Interdiffusion and Reactions、Edited by J.M.
Poate et al.、John Wiley and Sons、1978）〕。
加熱処理の初期段階において、高濃度不純物添加
シリコン３と、金属膜４との間で発生した固相反
応が金属膜４の表面まで達しないうちは、金属膜
４と金属端子電極９との間で、その処理条件下の
従来の熱圧着法で見られる自然酸化物あるいは汚
染層の分断ないし破壊と、それに対応した接着強
度の接着が起こる。その後、この加熱処理を継続
して行い、固相シリサイド化反応が金属膜４の表
面まで達すると、高濃度不純物添加シリコン３
と、金属膜４との量の割合が、高濃度不純物添加
シリコン過剰となるようになつており、また、金
属膜４と金属端子電極９とは密着あるいは圧接し
ているので、固相シリサイド化反応は金属膜４と
金属端子電極９との界面を通り越して金属端子電
極９内にまで及ぶ。
電極同士が密着あるいは圧接するように加圧状態
で両半導体基板１，６を維持する。この状態にお
いて、高濃度不純物添加シリコン３と、金属膜４
との間で固相シリサイド化反応を生じうる下限温
度以上の温度で加熱処理する。下限温度は条件に
もよるが、金属膜４および金属端子電極９の物質
の例として前記したものについては、Pdが100℃
程度、NiとPtが200℃程度、Coが350℃程度であ
り、各々Pd2Si、Ni2Si、Pt2Si、Co2Siが形成さ
れる〔スイン・フイルムズ−インターデイフユー
ジヨン・エンド・リアクシヨンズ、エデイテイ
ド・バイ・ジエー・エム・ポート他、ジヨン・ウ
イリー・エンド・サンズ（Thin Films−
Interdiffusion and Reactions、Edited by J.M.
Poate et al.、John Wiley and Sons、1978）〕。
加熱処理の初期段階において、高濃度不純物添加
シリコン３と、金属膜４との間で発生した固相反
応が金属膜４の表面まで達しないうちは、金属膜
４と金属端子電極９との間で、その処理条件下の
従来の熱圧着法で見られる自然酸化物あるいは汚
染層の分断ないし破壊と、それに対応した接着強
度の接着が起こる。その後、この加熱処理を継続
して行い、固相シリサイド化反応が金属膜４の表
面まで達すると、高濃度不純物添加シリコン３
と、金属膜４との量の割合が、高濃度不純物添加
シリコン過剰となるようになつており、また、金
属膜４と金属端子電極９とは密着あるいは圧接し
ているので、固相シリサイド化反応は金属膜４と
金属端子電極９との界面を通り越して金属端子電
極９内にまで及ぶ。
最終的には、第１図ｃに示すように、固相シリ
サイド化反応の結果、シリサイド１０が高濃度不
純物添加シリコン３の内部から金属端子電極９の
内部に渡つて形成され、両端子電極５および９間
の接触界面はシリサイド１０の内部に吸収され
る。
サイド化反応の結果、シリサイド１０が高濃度不
純物添加シリコン３の内部から金属端子電極９の
内部に渡つて形成され、両端子電極５および９間
の接触界面はシリサイド１０の内部に吸収され
る。
従つて、本実施例によれば、端子電極間の結合
力を溶融一体化させた場合と同程度の強大なもの
とすることができ、かつ、端子電極の変形の必要
性を減少させることができる。
力を溶融一体化させた場合と同程度の強大なもの
とすることができ、かつ、端子電極の変形の必要
性を減少させることができる。
以上の実施例は、第２の半導体基板上の端子電
極にほぼ高さのそろつた突起形状を持たせた場合
について説明したが、第２図ａに示したように両
半導体基板上の端子電極が突起形状の場合、ある
いは第２図ｂに示したように第１の半導体基板上
の端子電極のみが突起形状の場合であつても、同
様に強大な結合力を有する結合部を実現できる。
なお、第２図ａ，ｂにおいて、第１図と同一の要
素には同一の符号を付して示している。
極にほぼ高さのそろつた突起形状を持たせた場合
について説明したが、第２図ａに示したように両
半導体基板上の端子電極が突起形状の場合、ある
いは第２図ｂに示したように第１の半導体基板上
の端子電極のみが突起形状の場合であつても、同
様に強大な結合力を有する結合部を実現できる。
なお、第２図ａ，ｂにおいて、第１図と同一の要
素には同一の符号を付して示している。
以上、説明したように、本発明は、別々の半導
体基板上に形成した素子または装置が高密度で、
多数の端子電極間の接続を必要とするケースにも
対応でき、さらに熱圧着法に見られるような、接
合部における接着強度の作業時加圧・加熱条件依
存性を取り除き、強大な結合力を有する結合部を
実現できる効果がある。
体基板上に形成した素子または装置が高密度で、
多数の端子電極間の接続を必要とするケースにも
対応でき、さらに熱圧着法に見られるような、接
合部における接着強度の作業時加圧・加熱条件依
存性を取り除き、強大な結合力を有する結合部を
実現できる効果がある。
また、熱圧着法に比し、接合時における端子電
極の変形量を減少し、端子電極間を高精度で接続
できる効果がある。
極の変形量を減少し、端子電極間を高精度で接続
できる効果がある。
従つて、従来、熱圧着法によつて製造されてい
た半導体装置に本発明を適用することによつて、
製造歩留まり改善、信頼性の向上および性能の向
上をもたらすことができる効果がある。
た半導体装置に本発明を適用することによつて、
製造歩留まり改善、信頼性の向上および性能の向
上をもたらすことができる効果がある。
第１図ａ〜ｃは、本発明の特徴事項である２つ
の半導体基板上に設けられた素子または装置間の
接続方法の一例を説明するための工程図で、第２
の半導体基板上の端子電極にほぼ高さのそろつた
突起形状を持たせた場合である。第２図ａおよび
ｂは、本発明の特徴的接続方法を行うことができ
る他の端子電極構造例を示す図で、ａが両半導体
基板上の端子電極が突起形状の場合、ｂが第１の
半導体基板上の端子電極のみが突起形状の場合で
ある。第３図ａおよびｂは従来の熱圧着法の説明
図である。 １……第１の半導体基板、２，７……素子また
は装置、３……高濃度不純物添加シリコン、４…
…シリサイド形成可能な金属膜、５……端子電
極、６……第２の半導体基板、８，１３，１５…
…下地電極、９……シリサイド形成可能な金属端
子電極、１０……シリサイド、１１，１２……保
護膜、１４，１６……突起金属電極。
の半導体基板上に設けられた素子または装置間の
接続方法の一例を説明するための工程図で、第２
の半導体基板上の端子電極にほぼ高さのそろつた
突起形状を持たせた場合である。第２図ａおよび
ｂは、本発明の特徴的接続方法を行うことができ
る他の端子電極構造例を示す図で、ａが両半導体
基板上の端子電極が突起形状の場合、ｂが第１の
半導体基板上の端子電極のみが突起形状の場合で
ある。第３図ａおよびｂは従来の熱圧着法の説明
図である。 １……第１の半導体基板、２，７……素子また
は装置、３……高濃度不純物添加シリコン、４…
…シリサイド形成可能な金属膜、５……端子電
極、６……第２の半導体基板、８，１３，１５…
…下地電極、９……シリサイド形成可能な金属端
子電極、１０……シリサイド、１１，１２……保
護膜、１４，１６……突起金属電極。
Claims (1)
- １ 第１の半導体基板上に形成した素子または装
置と、第２の半導体基板上に形成した素子または
装置とを電気的に接続して成る半導体装置の製造
方法において、第１の半導体基板上には、高濃度
不純物添加シリコンと、シリコンと熱反応してシ
リサイドを形成する種類の金属から成る膜とを、
反応後高濃度不純物添加シリコン過剰となる比率
で、かつ高濃度不純物添加シリコン側を第１の半
導体基板側にして積み重ねた構造を有する端子電
極を、第２の半導体基板上には前記金属膜と同種
の金属から成る端子電極を、第１および第２の半
導体基板を対向させた時に、素子または装置の結
合すべき端子電極同士が互いに正対関係となるよ
うに配置して、かつ少なくともどちらか一方の半
導体基板上の端子電極にほぼ高さのそろつた突起
形状をもたせて形成した後、第１および第２の半
導体基板を対向させて位置合わせし、結合すべき
端子電極同士が密着あるいは圧接するように第１
および第２の半導体基板を維持した状態で熱処理
を施し、第１の半導体基板の端子電極の高濃度不
純物添加シリコンとその表面上に設けた金属膜と
の間で固相シリサイド化反応を発生させ、その反
応を高濃度不純物添加シリコン表面上の金属膜全
てと、さらに第２の半導体基板の端子電極の一部
あるいは全てに及ばせる工程から成る素子または
装置間の接続方法を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24303587A JPS6484741A (en) | 1987-09-28 | 1987-09-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24303587A JPS6484741A (en) | 1987-09-28 | 1987-09-28 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6484741A JPS6484741A (en) | 1989-03-30 |
| JPH0581189B2 true JPH0581189B2 (ja) | 1993-11-11 |
Family
ID=17097881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24303587A Granted JPS6484741A (en) | 1987-09-28 | 1987-09-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6484741A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026718B1 (en) | 1998-09-25 | 2006-04-11 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| US7758173B2 (en) | 2005-12-23 | 2010-07-20 | Xerox Corporation | Collapsible packaging system |
-
1987
- 1987-09-28 JP JP24303587A patent/JPS6484741A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6484741A (en) | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4842662A (en) | Process for bonding integrated circuit components | |
| US4930001A (en) | Alloy bonded indium bumps and methods of processing same | |
| EP0253691B1 (en) | Silicon die bonding process | |
| TW417262B (en) | Semiconductor device of molding in ball grid array | |
| US5879530A (en) | Anisotropic conductive film for microconnections | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP3490198B2 (ja) | 半導体装置とその製造方法 | |
| US6915945B2 (en) | Method for contact-connecting an electrical component to a substrate having a conductor structure | |
| EP0262580A2 (en) | Method of electrically bonding two objects | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| JPH0581189B2 (ja) | ||
| JPS63185048A (ja) | 半導体デバイス用ジャンパチップおよびその製造方法 | |
| JPH0579177B2 (ja) | ||
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPH02237119A (ja) | バンプ電極形成方法 | |
| JPH09102514A (ja) | バンプボンディング方法およびバンプボンディング構造 | |
| JP2699855B2 (ja) | 半導体装置のボンディング方法 | |
| JPS6234143B2 (ja) | ||
| JPH038346A (ja) | ろう付け材料 | |
| JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6297341A (ja) | ボンディング装置及びボンディング方法 | |
| JPH0734448B2 (ja) | 半導体装置の実装方法 | |
| JPH01168037A (ja) | ボンディング方法 | |
| JPH01220839A (ja) | 半導体装置 |