JPH04305961A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04305961A JPH04305961A JP134891A JP134891A JPH04305961A JP H04305961 A JPH04305961 A JP H04305961A JP 134891 A JP134891 A JP 134891A JP 134891 A JP134891 A JP 134891A JP H04305961 A JPH04305961 A JP H04305961A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- sealing resin
- lcc
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 36
- 239000011347 resin Substances 0.000 claims abstract description 36
- 238000007789 sealing Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉ
ｅｒ）を有する半導体装置に関する。
ＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉ
ｅｒ）を有する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は図３に示すように、
ガラスエポキシ配線基板の側面に設けた溝に外部リード
を有する有機系の配線基板８の上面に設けた凹部の底面
に半導体チップ２を接着剤でダイボンディングした後、
半導体チップ２の電極と内部リードを金属細線３で接続
し、エポキシ樹脂等の封止樹脂で封止される。封止樹脂
の粘度の高い場合は、そのまま封止するのが、粘度の低
い樹脂を使用して、封止する場合は、樹脂枠４を配線基
板８の上面に接着したのち樹脂枠４内をエポキシ樹脂等
の封止樹脂５で封止する。封止樹脂は１５０℃程度で熱
処理して硬化させるが、硬化後室温に戻すと配線基板８
と封止樹脂５の熱膨張率の違い等により図４に示すよう
に配線基板８に反りを生じることがある。材料の組み合
わせにより、反り量の大きさに大小があるが反りの程度
がひどいとＬＣＣが電子機器の回路基板上に半田付けで
きなくなる場合がある。
ガラスエポキシ配線基板の側面に設けた溝に外部リード
を有する有機系の配線基板８の上面に設けた凹部の底面
に半導体チップ２を接着剤でダイボンディングした後、
半導体チップ２の電極と内部リードを金属細線３で接続
し、エポキシ樹脂等の封止樹脂で封止される。封止樹脂
の粘度の高い場合は、そのまま封止するのが、粘度の低
い樹脂を使用して、封止する場合は、樹脂枠４を配線基
板８の上面に接着したのち樹脂枠４内をエポキシ樹脂等
の封止樹脂５で封止する。封止樹脂は１５０℃程度で熱
処理して硬化させるが、硬化後室温に戻すと配線基板８
と封止樹脂５の熱膨張率の違い等により図４に示すよう
に配線基板８に反りを生じることがある。材料の組み合
わせにより、反り量の大きさに大小があるが反りの程度
がひどいとＬＣＣが電子機器の回路基板上に半田付けで
きなくなる場合がある。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、配線基板と封止樹脂の組み合わせによっては、配線
基板に大きな反りを生じるが、材料を選定する条件とし
てＬＣＣの耐湿性，耐温度サイクル性，耐熱性等に重点
を置いているため、ある程度の配線基板の反りを許容せ
ざるをえない。しかしながら、配線基板が反るという事
は、ＬＣＣの構造としてバランスがとれていないことを
示しており、周囲温度の変化に対して反り量が変動する
ことになる。例えば、１５０℃にすると反りはほとんど
なくなり、逆に室温より低温度にすると反りはさらに大
きくなる。したがって、半導体装置を回路基板上に半田
付した状態での温度変化に対してＬＣＣの反り量が変化
しようとして内部応力が働くが半田付されているために
、応力が半田接続部に集中し、半田の応力疲労につなが
る恐れがある。
は、配線基板と封止樹脂の組み合わせによっては、配線
基板に大きな反りを生じるが、材料を選定する条件とし
てＬＣＣの耐湿性，耐温度サイクル性，耐熱性等に重点
を置いているため、ある程度の配線基板の反りを許容せ
ざるをえない。しかしながら、配線基板が反るという事
は、ＬＣＣの構造としてバランスがとれていないことを
示しており、周囲温度の変化に対して反り量が変動する
ことになる。例えば、１５０℃にすると反りはほとんど
なくなり、逆に室温より低温度にすると反りはさらに大
きくなる。したがって、半導体装置を回路基板上に半田
付した状態での温度変化に対してＬＣＣの反り量が変化
しようとして内部応力が働くが半田付されているために
、応力が半田接続部に集中し、半田の応力疲労につなが
る恐れがある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
有機系の配線基板を有するＬＣＣと、前記配線基板の上
面にマウントした半導体チップと、前記半導体チップを
含む表面を封止した第１の封止樹脂と、前記配線基板の
下面に設けた前記第１の封止樹脂と同じ性質で且つ同じ
膜厚の第２の封止樹脂とを有する。
有機系の配線基板を有するＬＣＣと、前記配線基板の上
面にマウントした半導体チップと、前記半導体チップを
含む表面を封止した第１の封止樹脂と、前記配線基板の
下面に設けた前記第１の封止樹脂と同じ性質で且つ同じ
膜厚の第２の封止樹脂とを有する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す断面図であ
る。
る。
【０００７】図１に示すように、ガラスエポキシ基板の
側面に溝を設け、溝内に外部リードを設けた有機系の配
線基板１を有するＬＣＣの上に半導体チップ２をマウン
トし、金属細線３で半導体チップ２の電極と配線基板１
の内部リードとの間を接続し、配線基板１の上に設けた
樹脂枠４の内側に封止樹脂５を流し込んで封止し、ルー
ター加工等により配線基板１の裏側に設けた凹部に封止
樹脂６を充填し、封止樹脂５，６を硬化させる。配線基
板１の厚さは０．５〜１．０ｍｍで厚くなるほど、側面
に設けた外部リードのピッチが粗くなる。樹脂枠４の高
さは０．７〜１．０ｍｍで金属細線３が完全に封止樹脂
５で被覆されるように設定されている。裏面の凹部深さ
は、０．４〜０．６ｍｍで封止樹脂５及び６の厚さがほ
ぼ同等となるように設定している。このように、配線基
板１と封止樹脂５，６の３層構造の半導体装置を構成し
、内部応力をバランスさせて反りを抑えることができる
。
側面に溝を設け、溝内に外部リードを設けた有機系の配
線基板１を有するＬＣＣの上に半導体チップ２をマウン
トし、金属細線３で半導体チップ２の電極と配線基板１
の内部リードとの間を接続し、配線基板１の上に設けた
樹脂枠４の内側に封止樹脂５を流し込んで封止し、ルー
ター加工等により配線基板１の裏側に設けた凹部に封止
樹脂６を充填し、封止樹脂５，６を硬化させる。配線基
板１の厚さは０．５〜１．０ｍｍで厚くなるほど、側面
に設けた外部リードのピッチが粗くなる。樹脂枠４の高
さは０．７〜１．０ｍｍで金属細線３が完全に封止樹脂
５で被覆されるように設定されている。裏面の凹部深さ
は、０．４〜０．６ｍｍで封止樹脂５及び６の厚さがほ
ぼ同等となるように設定している。このように、配線基
板１と封止樹脂５，６の３層構造の半導体装置を構成し
、内部応力をバランスさせて反りを抑えることができる
。
【０００８】図２は本発明の第２の実施例を示す断面図
である。
である。
【０００９】図２に示すように、プリント基板に実装し
たときの高さを低くするために、上面に凹部を設けた配
線基板８の凹部底面に半導体チップ２をマウントし、配
線基板８の下面に樹脂枠７を設けて封止樹脂６を充填し
た以外は第１の実施例と同様の構成を有しており、これ
を回路基板に実装する場合に、樹脂枠７に対応する位置
に孔を設けておけば実装したときの高さを従来のＬＣＣ
と同等の高さに抑えることができる。従来のＬＣＣでは
、０．１〜０．５ｍｍ程の反りが生じるが、本実施例で
は０．１ｍｍ以内に反りをおさえることが可能となった
。
たときの高さを低くするために、上面に凹部を設けた配
線基板８の凹部底面に半導体チップ２をマウントし、配
線基板８の下面に樹脂枠７を設けて封止樹脂６を充填し
た以外は第１の実施例と同様の構成を有しており、これ
を回路基板に実装する場合に、樹脂枠７に対応する位置
に孔を設けておけば実装したときの高さを従来のＬＣＣ
と同等の高さに抑えることができる。従来のＬＣＣでは
、０．１〜０．５ｍｍ程の反りが生じるが、本実施例で
は０．１ｍｍ以内に反りをおさえることが可能となった
。
【００１０】
【発明の効果】以上説明したように本発明は、配線基板
の両面に封止樹脂を設けてＬＣＣの構造を配線基板と上
下の封止樹脂によるサンドイッチ構造にすることにより
、力学的に安定な構造とし、周囲温度の変化にする反り
を抑えて回路基板上に実装したときの半田付けの接続部
への応力疲労を防止して信頼性を向上させるという効果
を有する。
の両面に封止樹脂を設けてＬＣＣの構造を配線基板と上
下の封止樹脂によるサンドイッチ構造にすることにより
、力学的に安定な構造とし、周囲温度の変化にする反り
を抑えて回路基板上に実装したときの半田付けの接続部
への応力疲労を防止して信頼性を向上させるという効果
を有する。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来の半導体装置の一例を示す断面図である。
【図４】従来の半導体装置の問題点を説明するための模
式図である。
式図である。
１，８ 配線基板
２ 半導体チップ
３ 金属配線
４，７ 樹脂枠
５，６ 封止樹脂
９ 反り量
Claims (1)
- 【請求項１】 有機系の配線基板を有するリードレス
チップキャリアと、前記配線基板の上面にマウントした
半導体チップと、前記半導体チップを含む表面を封止し
た第１の封止樹脂と、前記配線基板の下面に設けた前記
第１の封止樹脂と同じ性質で且つ同じ膜厚の第２の封止
樹脂とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP134891A JP2906673B2 (ja) | 1991-01-10 | 1991-01-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP134891A JP2906673B2 (ja) | 1991-01-10 | 1991-01-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04305961A true JPH04305961A (ja) | 1992-10-28 |
| JP2906673B2 JP2906673B2 (ja) | 1999-06-21 |
Family
ID=11498989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP134891A Expired - Lifetime JP2906673B2 (ja) | 1991-01-10 | 1991-01-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906673B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081074A (ja) * | 2005-09-14 | 2007-03-29 | Rohm Co Ltd | 光通信モジュール |
| WO2008013097A1 (fr) * | 2006-07-25 | 2008-01-31 | Showa Denko K.K. | Appareil électroluminescent, appareil d'affichage et procédé de fabrication d'appareil électroluminescent |
-
1991
- 1991-01-10 JP JP134891A patent/JP2906673B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081074A (ja) * | 2005-09-14 | 2007-03-29 | Rohm Co Ltd | 光通信モジュール |
| WO2008013097A1 (fr) * | 2006-07-25 | 2008-01-31 | Showa Denko K.K. | Appareil électroluminescent, appareil d'affichage et procédé de fabrication d'appareil électroluminescent |
| JPWO2008013097A1 (ja) * | 2006-07-25 | 2009-12-17 | 昭和電工株式会社 | 発光装置、表示装置、および発光装置の製造方法 |
| US8157400B2 (en) | 2006-07-25 | 2012-04-17 | Showa Denko K.K. | Light emitting apparatus, display apparatus and method for manufacturing light emitting apparatus |
| JP5121713B2 (ja) * | 2006-07-25 | 2013-01-16 | 昭和電工株式会社 | 発光装置、表示装置、および発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906673B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| JPH05206314A (ja) | 半導体装置 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JPH04305961A (ja) | 半導体装置 | |
| US20210151368A1 (en) | Flat no-lead package with surface mounted structure | |
| JPH0317220B2 (ja) | ||
| JP2668995B2 (ja) | 半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP2000124401A (ja) | 半導体装置 | |
| KR100197877B1 (ko) | Bga 반도체 패키지의 pcb 기판 구조 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JP2558205Y2 (ja) | 複合基板構造 | |
| JPH04188656A (ja) | 混成集積回路の封止構造 | |
| JPH05166967A (ja) | 半導体装置 | |
| JPS6151852A (ja) | プリント基板およびその製造方法 | |
| JPS6386461A (ja) | 樹脂封止半導体装置 | |
| JPH05152459A (ja) | 混成集積回路装置 | |
| JPH09121003A (ja) | 半導体パッケージ | |
| JPH098171A (ja) | 半導体パッケージ | |
| JP2003347448A (ja) | 電子部品封入パッケージ並びにその製造方法 | |
| JPH05183071A (ja) | 半導体装置 | |
| JPH04111386A (ja) | 電子装置 | |
| JPH01196151A (ja) | 半導体装置のモールド封止構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |