JP2003347448A - 電子部品封入パッケージ並びにその製造方法 - Google Patents

電子部品封入パッケージ並びにその製造方法

Info

Publication number
JP2003347448A
JP2003347448A JP2002153009A JP2002153009A JP2003347448A JP 2003347448 A JP2003347448 A JP 2003347448A JP 2002153009 A JP2002153009 A JP 2002153009A JP 2002153009 A JP2002153009 A JP 2002153009A JP 2003347448 A JP2003347448 A JP 2003347448A
Authority
JP
Japan
Prior art keywords
glass epoxy
electronic component
wiring pattern
package
epoxy laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002153009A
Other languages
English (en)
Other versions
JP3818219B2 (ja
Inventor
Tomohiko Osaka
智彦 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2002153009A priority Critical patent/JP3818219B2/ja
Publication of JP2003347448A publication Critical patent/JP2003347448A/ja
Application granted granted Critical
Publication of JP3818219B2 publication Critical patent/JP3818219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 生産性が良く低コストの電子部品封入パッケ
ージを提供する。 【解決手段】 ガラスエポキシ銅張積層板1, 2, 3を積
層して三層構造のガラスエポキシ製電子部品封入パッケ
ージPを形成する。加速度センサ等の電子部品を電子部
品封入パッケージの開口8の中央部に接着し、電子部品
のリード線を第2積層板2の上面の配線パターン7に接続
して上部開口をコバール4にて封止する。第2積層板の配
線パターンは側面のスルーホール11を通じて底部の第3
積層板の裏面配線パターンに導通しており、電子部品封
入パッケージを回路基板上に搭載して底面の配線パター
ンと回路基板の配線パターンとをはんだ付けして固定す
る。セラミックよりも加工性が良く低コストのガラスエ
ポキシ樹脂を用いることにより、センサ等のコストが低
減される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、センサ等の電子
部品を収容する電子部品封入パッケージ並びにその製造
方法に関するものであり、特に、生産性を向上した電子
部品封入パッケージ並びにその製造方法に関するもので
ある。
【0002】
【従来の技術及び発明が解決しようとする課題】従来、
防塵や防湿のために密閉して外気を遮断した状態に保つ
必要があるセンサ類、例えば加速度センサや角速度セン
サ等は、セラミック板を積層した箱型パッケージにセン
サ本体を収納してコバール等の金属で上面を閉鎖した形
態としている。セラミックパッケージは高強度であって
防塵防湿性に優れ、熱膨張率が小さく且つセンサの材料
であるシリコンやガラスに熱膨張率が近いので、センサ
の安定性を損なう要素が少ないという理由で用いられて
いるが、樹脂系材や金属材よりも原材料が高価であり加
工が困難であるのでセンサが高価格となる原因となって
いる。そこで、電子部品封入パッケージの生産性を向上
し、製造コストを低減するために解決すべき技術的課題
が生じてくるのであり、本発明は上記課題を解決するこ
とを目的とする。
【0003】
【課題を解決するための手段】この発明は、上記目的を
達成するために提案するものであり、センサ等の電子部
品を密封する電子部品封入パッケージにおいて、ガラス
エポキシ樹脂にて形成した電子部品封入パッケージ、及
びガラスエポキシ積層板を積層して形成した電子部品封
入パッケージを提供するものである。
【0004】また、第1のガラスエポキシ積層板と、電
子部品を収容する第1の開口を備え、第1のガラスエポ
キシ積層板上に積層した第2のガラスエポキシ積層板
と、前記第1の開口よりも大型の第2の開口を備え、第
2のガラスエポキシ積層板上に積層した第3のガラスエ
ポキシ積層板とからなり、開口内に電子部品を収容し開
口上面に蓋を固着して電子部品を封止するように構成し
た電子部品封入パッケージを提供するものである。
【0005】また、上記第1のガラスエポキシ積層板の
底面と第2のガラスエポキシ積層板の上面に配線パター
ンを形成するとともに、第1及び第2のガラスエポキシ
積層板の側面に上下へ貫通する複数のスルーホールを形
成して、第1のガラスエポキシ積層板の配線パターンと
第2のガラスエポキシ積層板の配線パターンとを接続し
た電子部品封入パッケージを提供するものである。
【0006】また、上記第3のガラスエポキシ積層板の
上面に配線パターンを形成するとともに角部に上下へ貫
通するスルーホールを形成し、前記配線パターンを第1
乃至第3のガラスエポキシ積層板に形成したスルーホー
ルを通じて第1のガラスエポキシ積層板の配線パターン
へ接続した電子部品封入パッケージを提供するものであ
る。
【0007】また、第1のガラスエポキシ積層板の底面
に複数の配線パターンを併設する工程と、第2のガラス
エポキシ積層板の上面に複数の配線パターンを併設し、
複数の開口を形成する工程と、第3のガラスエポキシ積
層板の上面に複数の配線パターンを併設し、複数の開口
を形成する工程と、第1のガラスエポキシ積層板に第2
のガラスエポキシ積層板を接着する工程と、第1及び第
2のガラスエポキシ積層板にスルーホールを形成し、ス
ルーホール及び前記配線パターンに金属メッキを形成す
る工程と、第2のガラスエポキシ積層板上に第3のガラ
スエポキシ積層板を接着する工程と、第3のガラスエポ
キシ積層板にスルーホールを形成し、スルーホール及び
前記配線パターンに金属メッキを形成する工程と、第1
乃至第3の三層を接着したガラスエポキシ積層板を切断
して複数の電子部品封入パッケージを個別に分離する工
程からなる電子部品封入パッケージの製造方法を提供す
るものである。
【0008】
【発明の実施の形態】以下、この発明の実施の一形態を
図に従って詳述する。図1(a)乃至(d)は、電子部品封入
パッケージを示し、図1(a)はパッケージPの平面図、図1
(b)はA-A方向での断面図、図1 (c)は正面図、図1 (d)は
右側面図を示している。パッケージPは、図1(b)に示す
ように第1乃至第3のガラスエポキシ樹脂からなるガラス
エポキシ銅張積層板1, 2, 3(以下、第1積層板、第2積
層板、第3積層板という)を積層した3層構造の箱型パッ
ケージであり、第1積層板1上に積層した第2積層板2に
センサ等の電子部品を収納するための開口8を備え、第2
積層板2上に積層した第3積層板3に設けられた開口10よ
りセンサ等の電子部品をパッケージ内部へ挿入して固定
した後に第3積層板3の上面に例えばコバール製の上蓋4
をはんだ付けまたは接着して封止する構成である。
【0009】また、パッケージPは、図示しない回路基
板と収納する電子部品との接続のための後述する複数の
配線パターン5, 7, 9が第1, 2および3積層板1, 2, 3に
それぞれ形成され、第1, 2および3積層板1, 2, 3にそれ
ぞれ形成されたスルーホール11, 11aによって接続され
ている。
【0010】図2乃至図4に、電子部品封入パッケージP
を構成する第1積層板1、第2積層板2、第3積層板3を示
す。図2(a)は電子部品封入パッケージの底板となる第1
積層板1の裏面の配線パターン5、(b)は上面の配線パタ
ーン6を示し、上面の配線パターン6はセンサ等の電子部
品の台座となる。図3は第2積層板2の上面の配線パター
ン7を示し、第2積層板2はその製造過程においてガラス
エポキシ樹脂が硬化完了する前の半硬化状態のときに例
えば打抜き等の手段により開口8を形成する。図4は第3
積層板3の上面の配線パターン9を示し、第2積層板2と
同様に例えば打抜き等の手段により開口10を形成する。
第1積層板1、第2積層板2、第3積層板3は、それぞれ或
る寸法のガラスエポキシ銅張積層板に複数個の単位積層
板を縦横に隣接させたマトリックス状に形成し、後述す
る製造工程の最終段階で個別に切断される。図5はスル
ーホール11を形成した切断前の第2積層板2の平面図で
ある。
【0011】図6及び図7は、電子部品封入パッケージP
の製造工程を示し、先ず図6のように底板となる第1積層
板1の上に、所定間隔で形成された複数個の開口8を有す
る第2積層板2が熱接着される。次に、開口8の周囲に例
えば打抜き等の手段により第2積層板2と第1積層板1を
貫通するスルーホール11を形成し、スルーホール11に金
メッキまたは銅メッキを施して第2積層板2の上面の配線
パターン7と第1積層板1の裏面の配線パターン5とを電気
的に接続して配線パターンを形成する。
【0012】続いて、図7に示すように、開口10を形成
した第3積層板3を第2積層板2の上面に熱接着する。図4
に示すように、切断前の銅張りガラスエポキシ積層板の
段階で第3積層板3の三箇所の角にスルーホール11aを加
工することにより、個別分断後の第3積層板3の三箇所の
角が凹面形状となり、残りの一箇所の角が面取り角形状
となって、電子部品封入パッケージPを回路基板へ取付
ける際に端子配列順序の目安となる。尚、図2及び図3の
ように第1積層板1と第2積層板2も三箇所の角にスルーホ
ール11aを配置して、第3積層板3の形状に対応させてい
る。
【0013】次に、第3積層板3の三箇所のスルーホール
11aに金メッキまたは銅メッキを施して、図4に示す上面
の配線パターン9を第2積層板2の三箇所の角部スルーホ
ール11aを通じて第1積層板1の裏面三箇所の角部配線パ
ターン5aへ接続し、アースラインを形成する。そして、
図7に示すスルーホール11の中心位置Cをカットラインと
して第1積層板1、第2積層板2、第3積層板3を井桁状に
切断することにより、隣接する電子部品封入パッケージ
Pが個別に分断され、図1に示した電子部品封入パッケー
ジPが完成する。電子部品封入パッケージPに例えばピエ
ゾ抵抗型3軸加速度センサを収納する場合は、第1積層
板1の上面の配線パターン6にエポキシ系弾性接着剤を塗
布して加速度センサを開口8の中心に接着し、加速度セ
ンサの配線端子と第2積層板2の上面の配線パターン7と
をワイヤボンディングした後に、第3積層板3の上面にコ
バール製上蓋4をはんだ付けしてパッケージ入りピエゾ
抵抗型3軸加速度センサが完成する。
【0014】上記のガラスエポキシ基材にて形成された
パッケージ入りの電子部品は、一般のガラスエポキシ銅
張印刷配線板に搭載した場合に、パッケージと印刷配線
板とが同一素材であるので熱膨張率の相違によるパッケ
ージへのストレスが生じることがない。また、従来パッ
ケージとして用いられているセラミックよりも熱膨張率
は大きいが、センサ等の電子部品を弾性接着剤によって
接着することにより、センサとガラスエポキシパッケー
ジの膨張収縮量の差異を吸収できる。
【0015】尚、この発明は上記の実施形態に限定する
ものではなく、この発明の技術的範囲内において種々の
改変が可能であり、この発明がそれらの改変されたもの
に及ことは当然である。
【0016】
【発明の効果】以上説明したように、本発明の電子部品
封入パッケージは、ガラスエポキシ基材を用いているの
で、材料及び加工のコストがセラミックよりも低く、コ
ストの削減に効果を奏する発明である。
【図面の簡単な説明】
【図1】本発明の電子部品封入パッケージを示し、(a)
は平面図、(b)は(a)のA-A線断面図、(c)は正面図、(d)
は側面図である。
【図2】(a)は第1積層板の裏面の配線パターン図、(b)
は上面の配線パターン図である。
【図3】第2積層板の上面の配線パターン図である。
【図4】第3積層板の上面の配線パターン図である。
【図5】個別分断前の第2積層板の平面図である。
【図6】電子部品封入パッケージの製造工程を示し、図
5のA-A線断面に相当する解説図。
【図7】図6に続く電子部品封入パッケージの製造工程
解説図。
【符号の説明】
1 第1積層板 2 第2積層板 3 第3積層板 4 上蓋 5 配線パターン 5a 配線パターン(角部) 6 配線パターン 7 配線パターン 8 開口 9 配線パターン 10 開口 11 スルーホール 11a スルーホール(角部) C 切断線 P 電子部品封入パッケージ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電子部品を密封する電子部品封入パッケ
    ージにおいて、ガラスエポキシ樹脂にて形成したことを
    特徴とする電子部品封入パッケージ。
  2. 【請求項2】 電子部品を密封する電子部品封入パッケ
    ージにおいて、ガラスエポキシ積層板を積層して形成し
    たことを特徴とする電子部品封入パッケージ。
  3. 【請求項3】 第1のガラスエポキシ積層板と、電子部
    品を収容する第1の開口を備え、第1のガラスエポキシ
    積層板上に積層した第2のガラスエポキシ積層板と、前
    記第1の開口よりも大型の第2の開口を備え、第2のガ
    ラスエポキシ積層板上に積層した第3のガラスエポキシ
    積層板とからなり、開口内に電子部品を収容し開口上面
    に蓋を固着して電子部品を封止するように構成した電子
    部品封入パッケージ。
  4. 【請求項4】 上記第1のガラスエポキシ積層板の底面
    と第2のガラスエポキシ積層板の上面に配線パターンを
    形成するとともに、第1及び第2のガラスエポキシ積層
    板の側面に上下へ貫通する複数のスルーホールを形成し
    て、第1のガラスエポキシ積層板の配線パターンと第2
    のガラスエポキシ積層板の配線パターンとを接続したこ
    とを特徴とする請求項3記載の電子部品封入パッケー
    ジ。
  5. 【請求項5】 上記第3のガラスエポキシ積層板の上面
    に配線パターンを形成するとともに角部に上下へ貫通す
    るスルーホールを形成し、前記配線パターンを第1乃至
    第3のガラスエポキシ積層板に形成したスルーホールを
    通じて第1のガラスエポキシ積層板の配線パターンへ接
    続したことを特徴とする請求項4記載の電子部品封入パ
    ッケージ。
  6. 【請求項6】 前記電子部品は、加速度センサであるこ
    とを特徴とする請求項1乃至5のいずれかに記載の電子
    部品封入パッケージ。
  7. 【請求項7】 第1のガラスエポキシ積層板の底面に複
    数の配線パターンを併設する工程と、第2のガラスエポ
    キシ積層板の上面に複数の配線パターンを併設し、複数
    の開口を形成する工程と、第3のガラスエポキシ積層板
    の上面に複数の配線パターンを併設し、複数の開口を形
    成する工程と、第1のガラスエポキシ積層板に第2のガ
    ラスエポキシ積層板を接着する工程と、第1及び第2の
    ガラスエポキシ積層板にスルーホールを形成し、スルー
    ホール及び前記配線パターンに金属メッキを形成する工
    程と、第2のガラスエポキシ積層板上に第3のガラスエ
    ポキシ積層板を接着する工程と、第3のガラスエポキシ
    積層板にスルーホールを形成し、スルーホール及び前記
    配線パターンに金属メッキを形成する工程と、第1乃至
    第3の三層を接着したガラスエポキシ積層板を切断して
    複数の電子部品封入パッケージを個別に分離する工程か
    らなる電子部品封入パッケージの製造方法。
JP2002153009A 2002-05-27 2002-05-27 電子部品封入パッケージ並びにその製造方法 Expired - Fee Related JP3818219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002153009A JP3818219B2 (ja) 2002-05-27 2002-05-27 電子部品封入パッケージ並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002153009A JP3818219B2 (ja) 2002-05-27 2002-05-27 電子部品封入パッケージ並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2003347448A true JP2003347448A (ja) 2003-12-05
JP3818219B2 JP3818219B2 (ja) 2006-09-06

Family

ID=29770195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002153009A Expired - Fee Related JP3818219B2 (ja) 2002-05-27 2002-05-27 電子部品封入パッケージ並びにその製造方法

Country Status (1)

Country Link
JP (1) JP3818219B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636580B1 (ko) 2004-06-18 2006-10-19 오끼 덴끼 고오교 가부시끼가이샤 반도체 가속도 센서 장치 및 그것을 제조하는 방법
US8200339B2 (en) 2008-10-13 2012-06-12 Cochlear Limited Implantable microphone for an implantable hearing prothesis

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636580B1 (ko) 2004-06-18 2006-10-19 오끼 덴끼 고오교 가부시끼가이샤 반도체 가속도 센서 장치 및 그것을 제조하는 방법
US8200339B2 (en) 2008-10-13 2012-06-12 Cochlear Limited Implantable microphone for an implantable hearing prothesis

Also Published As

Publication number Publication date
JP3818219B2 (ja) 2006-09-06

Similar Documents

Publication Publication Date Title
US6093969A (en) Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JP2013042135A (ja) リードフレーム接続を有するパワーオーバレイ構造
JPH03112688A (ja) Icカード
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
JP2004281919A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2871636B2 (ja) Lsiモジュールとその製造方法
JPH0452623B2 (ja)
JPH0730059A (ja) マルチチップモジュール
JP5181626B2 (ja) 多層プリント基板およびインバータ装置
JP2003347448A (ja) 電子部品封入パッケージ並びにその製造方法
JPH05211256A (ja) 半導体装置
JPH08130288A (ja) 半導体装置
JPH06216492A (ja) 電子装置
JPH10223683A (ja) 半導体モジュール
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2614495B2 (ja) 電子部品搭載用基板
JP2906673B2 (ja) 半導体装置
KR20020028473A (ko) 적층 패키지
JP2004087895A (ja) パッケージ部品およびその製造方法
KR100641511B1 (ko) 고집적 반도체 패키지 및 그 제조 방법
KR100708050B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3818219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees