JP2906673B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2906673B2
JP2906673B2 JP134891A JP134891A JP2906673B2 JP 2906673 B2 JP2906673 B2 JP 2906673B2 JP 134891 A JP134891 A JP 134891A JP 134891 A JP134891 A JP 134891A JP 2906673 B2 JP2906673 B2 JP 2906673B2
Authority
JP
Japan
Prior art keywords
resin
resin frame
semiconductor chip
sealing resin
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP134891A
Other languages
English (en)
Other versions
JPH04305961A (ja
Inventor
茂美 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP134891A priority Critical patent/JP2906673B2/ja
Publication of JPH04305961A publication Critical patent/JPH04305961A/ja
Application granted granted Critical
Publication of JP2906673B2 publication Critical patent/JP2906673B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
LCC(Leadless Chip Carrie
r)を有する半導体装置に関する。
【0002】
【従来の技術】従来の半導体装置は図3に示すように、
ガラスエポキシ配線基板の側面に設けた溝に外部リード
を有する有機系の配線基板8の上面に設けた凹部の底面
に半導体チップ2を接着剤でダイボンディングした後、
半導体チップ2の電極と内部リードを金属細線3で接続
し、エポキシ樹脂等の封止樹脂で封止される。封止樹脂
の粘度の高い場合は、そのまま封止するのが、粘度の低
い樹脂を使用して、封止する場合は、樹脂枠4を配線基
板8の上面に接着したのち樹脂枠4内をエポキシ樹脂等
の封止樹脂5で封止する。封止樹脂は150℃程度で熱
処理して硬化させるが、硬化後室温に戻すと配線基板8
と封止樹脂5の熱膨張率の違い等により図4に示すよう
に配線基板8に反りを生じることがある。材料の組み合
わせにより、反り量の大きさに大小があるが反りの程度
がひどいとLCCが電子機器の回路基板上に半田付けで
きなくなる場合がある。
【0003】
【発明が解決しようとする課題】この従来の半導体装置
は、配線基板と封止樹脂の組み合わせによっては、配線
基板に大きな反りを生じるが、材料を選定する条件とし
てLCCの耐湿性,耐温度サイクル性,耐熱性等に重点
を置いているため、ある程度の配線基板の反りを許容せ
ざるをえない。しかしながら、配線基板が反るという事
は、LCCの構造としてバランスがとれていないことを
示しており、周囲温度の変化に対して反り量が変動する
ことになる。例えば、150℃にすると反りはほとんど
なくなり、逆に室温より低温度にすると反りはさらに大
きくなる。したがって、半導体装置を回路基板上に半田
付した状態での温度変化に対してLCCの反り量が変化
しようとして内部応力が働くが半田付されているため
に、応力が半田接続部に集中し、半田の応力疲労につな
がる恐れがある。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
有機系の配線基板を有するリードレスチップキャリア
と、前記配線基板の上面にマウントした半導体チップ
と、前記半導体チップを囲んで前記配線基板の上面に設
けた樹脂枠と、前記樹脂枠から突出しないで該樹脂枠内
に設け、前記半導体チップを含む表面を封止した第1の
封止樹脂と、前記樹脂枠により囲まれた前記配線基板の
上面部分からのスルーホールが形成されていない前記配
線基板の下面部分に設けられた凹部と、前記凹部から突
出しないで該凹部内に設け、前記第1の封止樹脂と同じ
性質で且つ同じ膜厚の第2の封止樹脂とを有する。ある
いは本発明の半導体装置は、有機系の配線基板を有する
リードレスチップキャリアと、前記配線基板の上面にマ
ウントした半導体チップと、前記半導体チップを囲んで
前記配線基板の上面に設けた第1の樹脂枠と、前記第1
の樹脂枠から突出しないで該第1の樹脂枠内に設け、前
記半導体チップを含む表面を封止した第1の封止樹脂
と、前記第1の樹脂枠に囲まれた前記配線基板の上面部
分からのスルーホールが形成されていない前記配線基板
の下面部分にを囲んで前記配線基板の下面に設けた第2
の樹脂枠と、前記第2の樹脂枠から突出しないで該第2
の樹脂枠内に設け、前記第1の封止樹脂と同じ性質で且
つ同じ膜厚の第2の封止樹脂とを有する。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
【0006】図1は本発明の一実施例を示す断面図であ
る。
【0007】図1に示すように、ガラスエポキシ基板の
側面に溝を設け、溝内に外部リードを設けた有機系の配
線基板1を有するLCCの上に半導体チップ2をマウン
トし、金属細線3で半導体チップ2の電極と配線基板1
の内部リードとの間を接続し、配線基板1の上に設けた
樹脂枠4の内側に封止樹脂5を流し込んで封止し、ルー
ター加工等により配線基板1の裏側に設けた凹部に封止
樹脂6を充填し、封止樹脂5,6を硬化させる。配線基
板1の厚さは0.5〜1.0mmで厚くなるほど、側面
に設けた外部リードのピッチが粗くなる。樹脂枠4の高
さは0.7〜1.0mmで金属細線3が完全に封止樹脂
5で被覆されるように設定されている。裏面の凹部深さ
は、0.4〜0.6mmで封止樹脂5及び6の厚さがほ
ぼ同等となるように設定している。このように、配線基
板1と封止樹脂5,6の3層構造の半導体装置を構成
し、内部応力をバランスさせて反りを抑えることができ
る。
【0008】図2は本発明の第2の実施例を示す断面図
である。
【0009】図2に示すように、プリント基板に実装し
たときの高さを低くするために、上面に凹部を設けた配
線基板8の凹部底面に半導体チップ2をマウントし、配
線基板8の下面に樹脂枠7を設けて封止樹脂6を充填し
た以外は第1の実施例と同様の構成を有しており、これ
を回路基板に実装する場合に、樹脂枠7に対応する位置
に孔を設けておけば実装したときの高さを従来のLCC
と同等の高さに抑えることができる。従来のLCCで
は、0.1〜0.5mm程の反りが生じるが、本実施例
では0.1mm以内に反りをおさえることが可能となっ
た。
【0010】
【発明の効果】以上説明したように本発明は、配線基板
の両面に封止樹脂を設けてLCCの構造を配線基板と上
下の封止樹脂によるサンドイッチ構造にすることによ
り、力学的に安定な構造とし、周囲温度の変化にする反
りを抑えて回路基板上に実装したときの半田付けの接続
部への応力疲労を防止して信頼性を向上させるという効
果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す断面図である。
【図2】本発明の第2の実施例を示す断面図である。
【図3】従来の半導体装置の一例を示す断面図である。
【図4】従来の半導体装置の問題点を説明するための模
式図である。
【符号の説明】 1,8 配線基板 2 半導体チップ 3 金属配線 4,7 樹脂枠 5,6 封止樹脂 9 反り量

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 有機系の配線基板を有するリードレスチ
    ップキャリアと、前記配線基板の上面にマウントした半
    導体チップと、前記半導体チップを囲んで前記配線基板
    の上面に設けた樹脂枠と、前記樹脂枠から突出しないで
    該樹脂枠内に設け、前記半導体チップを含む表面を封止
    した第1の封止樹脂と、前記樹脂枠により囲まれた前記
    配線基板の上面部分からのスルーホールが形成されてい
    ない前記配線基板の下面部分に設けられた凹部と、前記
    凹部から突出しないで該凹部内に設け、前記第1の封止
    樹脂と同じ性質で且つ同じ膜厚の第2の封止樹脂とを有
    することを特徴とする半導体装置。
  2. 【請求項2】 有機系の配線基板を有するリードレスチ
    ップキャリアと、前記配線基板の上面にマウントした半
    導体チップと、前記半導体チップを囲んで前記配線基板
    の上面に設けた第1の樹脂枠と、前記第1の樹脂枠から
    突出しないで該第1の樹脂枠内に設け、前記半導体チッ
    プを含む表面を封止した第1の封止樹脂と、前記第1の
    樹脂枠に囲まれた前記配線基板の上面部分からのスルー
    ホールが形成されていない前記配線基板の下面部分にを
    囲んで前記配線基板の下面に設けた第2の樹脂枠と、前
    記第2の樹脂枠から突出しないで該第2の樹脂枠内に設
    け、前記第1の封止樹脂と同じ性質で且つ同じ膜厚の第
    2の封止樹脂とを有することを特徴とする半導体装置。
JP134891A 1991-01-10 1991-01-10 半導体装置 Expired - Lifetime JP2906673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP134891A JP2906673B2 (ja) 1991-01-10 1991-01-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP134891A JP2906673B2 (ja) 1991-01-10 1991-01-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH04305961A JPH04305961A (ja) 1992-10-28
JP2906673B2 true JP2906673B2 (ja) 1999-06-21

Family

ID=11498989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP134891A Expired - Lifetime JP2906673B2 (ja) 1991-01-10 1991-01-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2906673B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744998B2 (ja) * 2005-09-14 2011-08-10 ローム株式会社 光通信モジュール
US8157400B2 (en) 2006-07-25 2012-04-17 Showa Denko K.K. Light emitting apparatus, display apparatus and method for manufacturing light emitting apparatus

Also Published As

Publication number Publication date
JPH04305961A (ja) 1992-10-28

Similar Documents

Publication Publication Date Title
JP2725637B2 (ja) 電子回路装置およびその製造方法
JP3110922B2 (ja) マルチチップ・モジュール
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
US5796038A (en) Technique to produce cavity-up HBGA packages
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6097085A (en) Electronic device and semiconductor package
JPH05206314A (ja) 半導体装置
JP2906673B2 (ja) 半導体装置
JP2668995B2 (ja) 半導体装置
JP2691352B2 (ja) 電子部品塔載装置
JPH05211256A (ja) 半導体装置
JP3374812B2 (ja) 半導体装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPS63190363A (ja) パワ−パツケ−ジ
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH08191128A (ja) 電子装置
JP2614495B2 (ja) 電子部品搭載用基板
JP2712967B2 (ja) 半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2000124401A (ja) 半導体装置
JPH0196952A (ja) 気密封止チツプキヤリア
JP2737332B2 (ja) 集積回路装置
JP2663986B2 (ja) 高集積度半導体装置
JP2000031340A (ja) 電子部品
KR19980021175A (ko) 열 방출형 볼 그리드 어레이(bga) 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990302