JPH05235203A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05235203A
JPH05235203A JP4039335A JP3933592A JPH05235203A JP H05235203 A JPH05235203 A JP H05235203A JP 4039335 A JP4039335 A JP 4039335A JP 3933592 A JP3933592 A JP 3933592A JP H05235203 A JPH05235203 A JP H05235203A
Authority
JP
Japan
Prior art keywords
semiconductor device
shielding layer
conductive resin
electromagnetic shielding
electromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4039335A
Other languages
English (en)
Inventor
Teruyoshi Baba
照義 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4039335A priority Critical patent/JPH05235203A/ja
Publication of JPH05235203A publication Critical patent/JPH05235203A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】 形成及び実装の容易な電磁遮蔽層を有する半
導体装置を提供する。 【構成】 回路用基板５上に実装された半導体装置１の
表面全体に、熱硬化性の導電性樹脂６による電磁遮蔽層
を形成し、同時に回路用基板５上の半導体装置１周辺に
敷設された接地部分７と該電磁遮蔽層とを接触固定して
該電磁遮蔽層を電気的に接地している。 【効果】 電磁遮蔽層を形成する過程において糊状の導
電性樹脂を半導体装置の表面に塗布して硬化させるとい
う手法が採用出来るため、従来に比して電磁遮蔽層を容
易に形成することが出来る。又、電磁遮蔽層の厚さを自
由に操作することが容易であるので、電磁波に対する遮
蔽効果を容易に調整することが出来る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路用基板上において
樹脂封入されて成る半導体装置を電磁波から遮蔽した構
造に関するものである。
【０００２】
【従来の技術】図３乃至図５は従来例を示す図である。
【０００３】図３乃至図５において、１は半導体装置で
あり、該半導体装置１は、プラスチックや樹脂等絶縁物
質で一体成型された封入枠３を、回路用基板５に実装し
た半導体ブロック２を囲むように、前記回路用基板５上
に固定設置し、該封入枠３内に液状且つ透明の封入樹脂
４を流し込み、該封入樹脂４を熱硬化させて構成したも
のである。該封入樹脂４は絶縁物質である。該半導体装
置１を外部の電磁波（電波等）から遮蔽する場合、従来
は、前記半導体装置１を覆うよう該半導体装置１の周囲
に敷設された接地部分７に金属カバー１６を半田２０に
より固定していた。但し、本明細書において「半導体ブ
ロック」とは、図に示したような半導体チップのみなら
ず、封入されていない半導体チップをその一部に有して
構成されている回路又は装置をも言う（例えば、混成集
積回路装置等）。又、「回路用基板」とは、複数の電子
部品を搭載する基板であれば足り、プリント基板のみな
らず、混成集積回路を搭載する基板等をも含む。
【０００４】前記金属カバー１６は、導電性と共に高い
透磁性を有した例えば純鉄やニッケル−鉄合金等の金属
物質である。該金属カバー１６は、外部からの電磁波を
金属内部に導き通す働きを有し、その内方に組み込んだ
半導体ブロック２を電波等の電磁波から遮蔽する役割を
有する所謂電磁遮蔽層である。一般的に透磁率と導電率
との積の値が大きい物質ほど電磁波を透過させ難い性質
があるので、該半導体装置１に侵入しようとする電磁波
は、金属カバー１６の内方への侵入が制限され、金属カ
バー１６の内方の半導体ブロック２は電磁波から遮蔽さ
れることになる。
【０００５】又、前記半導体ブロック２が、図５に示す
ように、受光部８から光を受けて電流又は電圧を発生す
る受光素子を有する場合、前記金属カバー１６に該受光
部８が光を採光し得る必要最小な大きさの採光穴１９を
設け、前記受光部８が該採光穴１９を介して光を採光出
来るようにしている。
【０００６】
【発明が解決しようとする課題】然しながら従来の構成
においては、前記金属カバー１６（電磁遮蔽層）を金型
成形で形成しなければならないという欠点を有すると共
に、該金属カバー１６を自動実装機で回路用基板５上に
搭載することが難しく、自動化するにしても大型の装置
を要するため、回路用基板５への金属カバー１６の搭載
は、手作業で行っていることが多く、非常に手間がかか
るものであった。
【０００７】本発明は上記の問題点を改善するために成
されたもので、その目的とするところは、形成及び実装
の容易な電磁遮蔽層を有する半導体装置を提供すること
にある。
【０００８】
【課題を解決するための手段】上記の問題点を解決する
ため本発明は、回路用基板に実装された半導体ブロック
を封入樹脂内に封入して成る半導体装置において、該半
導体装置の表面に、導電性樹脂から成る電磁遮蔽層を形
成すると共に、該電磁遮蔽層を電気的に接地したことを
特徴とするものである。
【０００９】
【作用】導電性樹脂の電磁遮蔽層に入射した電磁波は、
該電磁遮蔽層の内部を伝って接地部分に誘導される。
【００１０】
【実施例】以下、本発明実施例を図に基づいて説明す
る。
【００１１】図１は、本発明第１の実施態様を示す図で
ある。図１において、１は、従来例において定義した半
導体装置であり、回路用基板５上に実装固定されてい
る。又、回路用基板５の該半導体装置１周辺には、接地
部分７が設けられている。
【００１２】本発明において、該半導体装置１を電磁波
から遮蔽する場合、該半導体装置１の表面全体に、糊状
の導電性樹脂６を一様の厚さになるよう塗布し、熱硬化
させて、該導電性樹脂６による電磁遮蔽層を形成する。
このとき、前記接地部分７と該電磁遮蔽層とが電気的に
接続されるよう糊状の導電性樹脂６を該接地部分７にか
かるように塗布する。但し、半導体装置１からは導電パ
ターン２１が引き出されている（図３参照）ため、少な
くとも前記導電性樹脂６が接触するべき導電パターン２
１の表面は完全に絶縁保護されている必要がある。
【００１３】前記導電性樹脂６には、例えば半導体チッ
プ接着用に使用されている銀入りのエポキシ樹脂のよう
に、透磁性（全ての物質は若干ながらも透磁性を有して
いる）と共に高い導電性を有するものを使用する。前述
したように、一般的に透磁率と導電率との積の値が大き
い物質ほど電磁波を透過させ難い性質があるので、該導
電性樹脂６で形成した電磁遮蔽層は、電磁波を透過させ
難い性質を有する。故に、該電磁遮蔽層を透過しようと
する電磁波は、該電磁遮蔽層の層内部を通って回路用基
板５の接地部分７に誘導されるので、電磁遮蔽層を透過
することが制限され、電磁遮蔽層に覆われた半導体装置
１は電磁波から遮蔽されることになる。又、電磁遮蔽層
が厚いほど電磁波の遮蔽効果が高いので、半導体装置１
表面に出来るだけ厚い導電性樹脂６の層を形成するのが
望ましい。
【００１４】ところで、前記半導体装置１が受光素子及
び外部光を受光する受光部８を有している場合、図２に
示す本発明第２の実施態様のように、半導体装置１表面
の受光部８直上に当たる部分を避けるよう半導体装置１
表面に糊状の導電性樹脂６を塗布する。該導電性樹脂６
の塗布されていない部分が採光穴９となる。
【００１５】前述の導電性樹脂６は、ディスペンサー
（糊状物質の入った容器の内部に空気圧力をかけ、容器
先端の抽出管の先から糊状物質を抽出する器械）等を使
用して半導体装置１表面に塗布することが出来るので、
自動実装機による自動実装化も容易に出来る。
【００１６】
【発明の効果】前述のように本発明は、回路用基板に実
装された半導体ブロックを封入樹脂内に封入して成る半
導体装置において、該半導体装置の表面に導電性樹脂か
ら成る電磁遮蔽層を形成すると共に、該電磁遮蔽層を電
気的に接地したことを特徴とするものであるから、電磁
遮蔽層を形成する過程において糊状の導電性樹脂を半導
体装置の表面に塗布して硬化させるという手法が採用出
来るため、従来に比して電磁遮蔽層を容易に形成するこ
とが出来る。又、電磁遮蔽層の厚さを自由に操作するこ
とが容易であるので、電磁波に対する遮蔽効果を容易に
調整することが出来る。
【図面の簡単な説明】
【図１】本発明第１の実施態様を示す断面図。
【図２】本発明第２の実施態様を示す断面図。
【図３】第１の従来例を示す一部破断斜視図。
【図４】第１の従来例を示す断面図。
【図５】第２の従来例を示す断面図。
【符号の説明】
１ 半導体装置 ２ 半導体ブロック ４ 封入樹脂 ６ 導電性樹脂（電磁遮蔽層） ８ 受光部 ９ 採光穴

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 回路用基板に実装された半導体ブロック
    を封入樹脂内に封入して成る半導体装置において、 該半導体装置の表面に、導電性樹脂から成る電磁遮蔽層
    を形成すると共に、該電磁遮蔽層を電気的に接地したこ
    とを特徴とする半導体装置。
  2. 【請求項２】 回路用基板に実装された受光素子を有す
    る半導体ブロックを封入樹脂内に封入して成る半導体装
    置において、 前記受光素子の受光部に外部光が入射し得る採光穴を有
    するよう該半導体装置の表面に導電性樹脂から成る電磁
    遮蔽層を形成すると共に、該電磁遮蔽層を電気的に接地
    したことを特徴とする半導体装置。
  3. 【請求項３】 前記導電性樹脂が、銀を含有したエポキ
    シ樹脂であることを特徴とする請求項１及び請求項２に
    記載の半導体装置。
JP4039335A 1992-02-26 1992-02-26 半導体装置 Pending JPH05235203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4039335A JPH05235203A (ja) 1992-02-26 1992-02-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4039335A JPH05235203A (ja) 1992-02-26 1992-02-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH05235203A true JPH05235203A (ja) 1993-09-10

Family

ID=12550224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4039335A Pending JPH05235203A (ja) 1992-02-26 1992-02-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH05235203A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
WO2002043135A1 (en) * 2000-11-22 2002-05-30 Niigata Seimitsu Co., Ltd. Semiconductor device and its manufacturing method
US11183466B2 (en) 2019-05-28 2021-11-23 Samsung Electronics Co., Ltd. Semiconductor package including an electromagnetic shield and method of fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US6262513B1 (en) 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6628043B2 (en) 1995-06-30 2003-09-30 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6754950B2 (en) 1995-06-30 2004-06-29 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
WO2002043135A1 (en) * 2000-11-22 2002-05-30 Niigata Seimitsu Co., Ltd. Semiconductor device and its manufacturing method
US11183466B2 (en) 2019-05-28 2021-11-23 Samsung Electronics Co., Ltd. Semiconductor package including an electromagnetic shield and method of fabricating the same

Similar Documents

Publication Publication Date Title
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US10529670B2 (en) Shielded package with integrated antenna
US7700411B2 (en) Semiconductor device package and manufacturing method
US6472598B1 (en) Electromagnetic interference shield device with conductive encapsulant and dam
US8969136B2 (en) Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
US7656047B2 (en) Semiconductor device package and manufacturing method
US20080014678A1 (en) System and method of attenuating electromagnetic interference with a grounded top film
US20180197824A1 (en) Anti-emi shielding package and method of making same
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
US20080272475A1 (en) Air Cavity Package for a Semiconductor Die and Methods of Forming the Air Cavity Package
KR100645755B1 (ko) 반도체 패키지 및 그 제조방법
JPH05235203A (ja) 半導体装置
JP2689467B2 (ja) 半導体集積回路装置のパッケージ
JPH044753B2 (ja)
TWI287433B (en) Semiconductor device package and manufacturing method thereof
CN111490033A (zh) 一种电磁屏蔽封装件及其制作方法
JPH06283883A (ja) シールド基板
JPH01138739A (ja) 集積回路パッケージ
CN217306496U (zh) 一种含射频芯片的集成电路封装结构
JPS59161843A (ja) 半導体装置
JPH0547962A (ja) 半導体装置のシールド方法及び半導体装置
CN211238248U (zh) 半导体封装
JP2867710B2 (ja) プラスチック・ピン・グリッド・アレイ
JPH0479352A (ja) 半導体装置
JPS60235443A (ja) 半導体装置