CN108807331A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN108807331A
CN108807331A CN201710332788.XA CN201710332788A CN108807331A CN 108807331 A CN108807331 A CN 108807331A CN 201710332788 A CN201710332788 A CN 201710332788A CN 108807331 A CN108807331 A CN 108807331A
Authority
CN
China
Prior art keywords
layer
packing piece
electronic packing
piece according
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710332788.XA
Other languages
English (en)
Inventor
陈睿丰
许佳成
蔡文荣
陈嘉成
张正楷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108807331A publication Critical patent/CN108807331A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子封装件及其制法，通过于封装基板的线路结构的一侧上接触形成天线结构，再于该线路结构的另一侧接置电子元件，以通过在该封装基板中整合天线结构的设计，缩小该电子封装件的厚度，同时提升天线效能。

Description

电子封装件及其制法
技术领域
本发明关于一种电子封装件，特别是关于一种具有天线结构的电子封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品的开发亦朝向高密度、高性能以及轻、薄、短、小的趋势，为此，业界发展出各式整合多功能的封装态样，以期能符合电子产品轻薄短小与高密度的要求。例如，近年来行动通信装置的发展，对于除了效能的增进、元件尺寸的缩小等产品需求之外，亦已发展出具有低杂讯特性的芯片，以达到半导体元件的平衡，故目前无线通信技术已广泛应用于各式各样的消费性电子产品以利接收或发送各种无线信号。
如图1所示，现有半导体通信模组1的制法于一半导体封装件1a上通过如焊球或胶带的结合件15结合一天线基板11，其中，该半导体封装件1a于封装基板10上侧设置半导体元件13，并通过多个导电凸块130或多个焊线130’电性连接该封装基板10与该半导体元件13，且以封装胶体14包覆该半导体元件13与该些导电凸块130。此外，该封装基板10下侧通过该结合件15接置该天线基板11。又，该天线基板11由一有机板体(如印刷电路板)构成，其形成有金属材质的天线布线层，以整合天线功能与半导体元件13。
然而，现有半导体通信模组1中，于设置该半导体元件13于该封装基板10上前，需先将天线基板11接合该封装基板10，故需制作该结合件15，因而造成制程复杂，且会提高制造成本。
此外，该天线基板11由一有机板体构成，故该天线基板11具有极大的厚度H，不仅使该半导体通信模组1难以符合微小化的需求，且使该半导体通信模组1的天线效能不佳(因厚度会影响天线效能)。
又，使用该天线基板11会产生公差量的累积，例如，该天线基板11的制作公差、胶带公差、焊球公差等，且因过多公差量的累积而无法准确控制该半导体通信模组1的厚度，致使难以达到缩小该半导体通信模组1的目的，不符产品微小化的需求。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，以缩小该电子封装件的厚度，同时提升天线效能。
本发明的电子封装件，包括：封装基板，其包含具有相对的第一侧与第二侧的线路结构以及接触形成于该线路结构的第一侧上的天线结构；以及电子元件，其设置且电性连接至该线路结构的第二侧上。
本发明还提供一种电子封装件的制法，包括：提供一封装基板，其包含具有相对的第一侧与第二侧的线路结构以及接触形成于该线路结构的第一侧上的天线结构；以及于该线路结构的第二侧上接置并电性连接至少一电子元件。
前述的电子封装件及其制法中，该线路结构包含有至少一介电层及形成于该介电层上的线路层。再者，该线路结构还包含有核心层。进一步，该线路结构包含有多个介电层，且该些介电层的热膨胀系数为彼此相同或不同；或者，该线路结构包含有多个介电层，且该些介电层的厚度为彼此相同或不同；抑或，该线路结构包含有多个线路层，且该些线路层的布设面积为彼此相同或不同。
前述的电子封装件及其制法中，该天线结构包含有绝缘层及形成于该绝缘层上的天线层。
前述的电子封装件及其制法中，还包括形成于该线路结构的第二侧上用以包覆该电子元件的封装层。
另外，前述的电子封装件及其制法中，该封装基板还包含有形成于该线路结构的第二侧上及该天线结构上的绝缘保护层。
由上可知，本发明的电子封装件及其制法中，主要通过于封装基板中直接形成天线结构，故相比于现有额外接置天线基板的技术，本发明无需制作结合件，因而能简化制程，且降低制造成本。
此外，本发明以厚度轻薄的绝缘层及天线层取代现有如有机板体的天线基板，能有效缩小该电子封装件的厚度，以符合微小化的需求，且能提升该电子封装件的天线效能。
又，由于本发明并非现有技术结合封装基板及天线基板，因而能避免产生公差量的累积，故相比于现有天线基板的技术，本发明能准确控制该电子封装件的厚度，以达到预期缩小该电子封装件的目的，因而得以符合产品微小化的需求。
附图说明
图1为现有半导体通信模组的剖面示意图；
图2A至图2D为本发明的电子封装件的制法的剖面示意图；
图2B’为对应图2B的局部下视示意图；以及
图3为对应图2C的另一实施例的剖面示意图。
符号说明：
1 半导体通信模组
1a 半导体封装件
10,2a,3a 封装基板
11 天线基板
13 半导体元件
130,230 导电凸块
130’ 焊线
14 封装胶体
15 结合件
2 电子封装件
20,30 线路结构
20a,30a 第一侧
20b,30b 第二侧
200 导电通孔
200a,200b,300 介电层
201a,201b,301 线路层
202 核心层
21 天线结构
210 绝缘层
211 天线层
22a,22b 绝缘保护层
220 开孔
23 电子元件
24 封装层
H,h 厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一具有相对的第一侧20a与第二侧20b的线路结构20。
于本实施例中，该线路结构20例如为具有一核心层202与线路层201a,201b的板体，其于具有至少一导电通孔200的核心层202的上、下表面形成至少一介电层200a,200b，再于该介电层200a,200b上形成线路层201a,201b，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)，以令该导电通孔200电性连接该些线路层201a,201b。具体地，形成该介电层200a,200b的材质例如为预浸材(prepreg，简称PP)、聚酰亚胺(polyimide，简称PI)、环氧树脂(epoxy)或玻纤(glass fiber)，且形成该线路层201a,201b的材质为金属，如铜。应可理解地，该介电层200a,200b与该线路层201a,201b的数量可依需求设计，并不限于上述层数。
如图2B及图2B’所示，形成一天线结构21于该线路结构20的第一侧20a上。
于本实施例中，该天线结构21包含形成于该介电层200a上的绝缘层210及形成于该绝缘层210上的天线层211。具体地，形成该绝缘层210的材质例如为预浸材(prepreg，简称PP)、聚酰亚胺(polyimide，简称PI)、环氧树脂(epoxy)或玻纤(glass fiber)，且形成该绝缘层210的材质与该介电层200a,200b的材质可相同或不相同。
此外，形成该天线层211的材质为金属，如铜，且形成该天线层211的材质与该线路层201a,201b的材质可相同或不相同，并可通过溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作该天线层211。例如，该天线结构21的制程可先于该绝缘层210上形成图案化凹槽，再于该凹槽中形成导电材以作为该天线层211(如图2B’所示)；或者，该天线结构21的制程也可直接于该绝缘层210上形成图案化导电层(如图2B’所示)，以作为该天线层211。
如图2C所示，分别形成一如防焊层的绝缘保护层22a,22b于该天线结构21与该线路结构20的第二侧20b上，以形成一种封装基板2a。
如图2D所示，接置至少一电子元件23于该线路结构20的第二侧20b上，使该天线结构21与该电子元件21位于该核心层202的不同侧。之后，再以一封装层24包覆该电子元件23。
于本实施例中，该电子元件23为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该电子元件23为半导体芯片，其通过多个如焊锡材料的导电凸块230以覆晶方式结合该线路层201b以电性连接该线路层201b。具体地，先形成多个开孔220于该绝缘保护层22b上以露出该线路层201b的部分表面，以供结合该导电凸块230。
此外，该电子元件23也可通过多个焊线(图略)以打线方式电性连接外露出该开孔220中的线路层201b；或者，该电子元件23可直接接触该线路层201b。然而，有关该电子元件23电性连接该线路结构20的方式不限于上述。
又，形成该封装层24的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等，但并不限于上述。
另外，于另一实施例中，如图3所示的封装基板3a，该线路结构30亦可为无核心层(coreless)的板体，其包含至少一介电层300与至少一线路层301，且于该第一侧30a上形成该天线结构21，而于该第二侧30b上可用以接置前述的电子元件23。
本发明通过于该封装基板2a,3a中直接形成天线结构21，故相比于现有在封装基板上额外结合天线基板的技术，本发明无需制作现有结合件，因而能简化制程，且降低制造成本。
此外，本发明以轻薄的绝缘层210(其厚度h小于现有天线基板的厚度H)取代现有如有机板体的天线基板，故能有效缩小该电子封装件2的厚度，以符合微小化的需求，且能提升该电子封装件2的天线效能。
又，由于本发明无需使用现有天线基板，因而能避免产生公差量的累积，故相比于现有天线基板的技术，本发明能准确控制该电子封装件2的厚度，以达到预期缩小该电子封装件2的目的，因而符合产品微小化的需求。
另外，于该封装基板2a,3a中，该些介电层200a,200b,300的热膨胀系数(Coefficient of thermal expansion，简称CTE)可相同或不相同，该些介电层200a,200b,300的厚度可相同或不相同，且该些线路层201a,201b,301的布设面积可相同或不相同。
本发明还提供一种电子封装件2，其包括：一包含线路结构20,30与天线结构21的封装基板2a,3a、至少一电子元件23、以及一封装层24。
所述的线路结构20,30具有相对的第一侧20a,30a与第二侧20b,30b。
所述的天线结构21接触形成于该线路结构20,30的第一侧20a,30a。
所述的电子元件23设置并电性连接至该线路结构20,30的第二侧20b,30b上。
于一实施例中，该线路结构20,30包含有至少一介电层200a,200b,300及形成于该介电层200a,200b,300上的线路层201a,201b,301。进一步，该线路结构20还包含有一核心层202。
于一实施例中，该天线结构21包含有至少一绝缘层210及形成于该绝缘层210上的天线层211。
于一实施例中，该电子封装件2还包括以一包覆该电子元件23的封装层24。
综上所述，本发明的电子封装件及其制法，于封装基板中直接形成天线结构，使本发明不仅能简化制程，且能降低制造成本。
再者，通过于该封装基板中形成天线结构的设计，以缩小天线结构的厚度，进而有效缩小该电子封装件的厚度，以符合微小化的需求，且能提升该电子封装件的天线效能。
又，由于本发明无需使用现有天线基板，因而能避免产生公差量的累积，故本发明能准确控制该电子封装件的厚度，以达到预期缩小该电子封装件的目的，符合产品微小化的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改，且前述各实施例的内容可再相互组合应用。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种电子封装件，其特征为，该电子封装件包括：
封装基板，其包含具有相对的第一侧与第二侧的线路结构以及接触形成于该线路结构的第一侧上的天线结构；以及
电子元件，其设置且电性连接至该线路结构的第二侧上。
2.根据权利要求1所述的电子封装件，其特征为，该线路结构包含有至少一介电层及形成于该介电层上的线路层。
3.根据权利要求2所述的电子封装件，其特征为，该线路结构还包含有核心层。
4.根据权利要求2所述的电子封装件，其特征为，该线路结构包含有多个介电层，且所述介电层的热膨胀系数为彼此相同或不同。
5.根据权利要求2所述的电子封装件，其特征为，该线路结构包含有多个介电层，且所述介电层的厚度为彼此相同或不同。
6.根据权利要求2所述的电子封装件，其特征为，该线路结构包含有多个线路层，且所述线路层的布设面积为彼此相同或不同。
7.根据权利要求1所述的电子封装件，其特征为，该天线结构包含有绝缘层及形成于该绝缘层上的天线层。
8.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该线路结构的第二侧上且包覆该电子元件的封装层。
9.根据权利要求1所述的电子封装件，其特征为，该封装基板还包含有形成于该线路结构的第二侧上及该天线结构上的绝缘保护层。
10.一种电子封装件的制法，其特征为，该制法包括：
提供一封装基板，其包含具有相对的第一侧与第二侧的线路结构以及接触形成于该线路结构的第一侧上的天线结构；以及
于该线路结构的第二侧上接置并电性连接至少一电子元件。
11.根据权利要求10所述的电子封装件的制法，其特征为，该线路结构包含有至少一介电层及形成于该介电层上的线路层。
12.根据权利要求11所述的电子封装件的制法，其特征为，该线路结构还包含有核心层。
13.根据权利要求11所述的电子封装件的制法，其特征为，该线路结构包含有多个介电层，且所述介电层的热膨胀系数为彼此相同或不同。
14.根据权利要求11所述的电子封装件的制法，其特征为，该线路结构包含有多个介电层，且所述介电层的厚度为彼此相同或不同。
15.根据权利要求11所述的电子封装件的制法，其特征为，该线路结构包含有多个线路层，且所述线路层的布设面积为彼此相同或不同。
16.根据权利要求10所述的电子封装件的制法，其特征为，该天线结构包含有绝缘层及形成于该绝缘层上的天线层。
17.根据权利要求10所述的电子封装件的制法，其特征为，该制法还包括于该线路结构的第二侧上形成用以包覆该电子元件的封装层。
18.根据权利要求10所述的电子封装件的制法，其特征为，该封装基板还包含有形成于该线路结构的第二侧上及该天线结构上的绝缘保护层。
CN201710332788.XA 2017-04-28 2017-05-12 电子封装件及其制法 Pending CN108807331A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106114244 2017-04-28
TW106114244A TWI678772B (zh) 2017-04-28 2017-04-28 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN108807331A true CN108807331A (zh) 2018-11-13

Family

ID=63917502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710332788.XA Pending CN108807331A (zh) 2017-04-28 2017-05-12 电子封装件及其制法

Country Status (3)

Country Link
US (1) US10431535B2 (zh)
CN (1) CN108807331A (zh)
TW (1) TWI678772B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585002A (zh) * 2020-05-20 2020-08-25 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
TWI738069B (zh) * 2019-09-27 2021-09-01 恆勁科技股份有限公司 覆晶封裝基板及其製法
KR20210095442A (ko) * 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1243294A (zh) * 1998-07-28 2000-02-02 东芝株式会社 集成电路卡和数据读写装置和无线标记及它们的制造方法
CN1437268A (zh) * 2002-02-06 2003-08-20 台湾积体电路制造股份有限公司 具有天线的半导体元件
CN1595649A (zh) * 2003-09-10 2005-03-16 Tdk株式会社 电子元件模件及其制造方法
CN1917285A (zh) * 2006-09-06 2007-02-21 上海集成电路研发中心有限公司 一种集成电路中的片上天线结构及其制造方法
CN101237029A (zh) * 2007-02-02 2008-08-06 株式会社半导体能源研究所 存储装置
CN101286500A (zh) * 2006-12-28 2008-10-15 三洋电机株式会社 半导体模块及便携设备
TW200928699A (en) * 2007-12-27 2009-07-01 Shinko Electric Ind Co Electronic apparatus
CN101529596A (zh) * 2006-11-29 2009-09-09 株式会社半导体能源研究所 装置及其制造方法
CN102037556A (zh) * 2008-05-23 2011-04-27 株式会社半导体能源研究所 半导体器件
CN102769005A (zh) * 2012-06-28 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US20140145883A1 (en) * 2012-11-26 2014-05-29 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN105340078A (zh) * 2013-02-11 2016-02-17 马维尔国际贸易有限公司 封装上封装结构
CN105874893A (zh) * 2014-12-09 2016-08-17 英特尔公司 具有铜合金导电布线结构的微电子基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5423897B2 (ja) * 2010-08-10 2014-02-19 株式会社村田製作所 プリント配線板及び無線通信システム
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
CN102779286B (zh) * 2012-06-29 2014-11-12 北京豹驰智能科技有限公司 一种多层布线式双界面ic卡天线模块
EP3211976A1 (en) * 2016-02-29 2017-08-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board with antenna structure and method for its production

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1243294A (zh) * 1998-07-28 2000-02-02 东芝株式会社 集成电路卡和数据读写装置和无线标记及它们的制造方法
CN1437268A (zh) * 2002-02-06 2003-08-20 台湾积体电路制造股份有限公司 具有天线的半导体元件
CN1595649A (zh) * 2003-09-10 2005-03-16 Tdk株式会社 电子元件模件及其制造方法
CN1917285A (zh) * 2006-09-06 2007-02-21 上海集成电路研发中心有限公司 一种集成电路中的片上天线结构及其制造方法
CN101529596A (zh) * 2006-11-29 2009-09-09 株式会社半导体能源研究所 装置及其制造方法
CN101286500A (zh) * 2006-12-28 2008-10-15 三洋电机株式会社 半导体模块及便携设备
CN101237029A (zh) * 2007-02-02 2008-08-06 株式会社半导体能源研究所 存储装置
TW200928699A (en) * 2007-12-27 2009-07-01 Shinko Electric Ind Co Electronic apparatus
CN102037556A (zh) * 2008-05-23 2011-04-27 株式会社半导体能源研究所 半导体器件
CN102769005A (zh) * 2012-06-28 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US20140145883A1 (en) * 2012-11-26 2014-05-29 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN105340078A (zh) * 2013-02-11 2016-02-17 马维尔国际贸易有限公司 封装上封装结构
CN105874893A (zh) * 2014-12-09 2016-08-17 英特尔公司 具有铜合金导电布线结构的微电子基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585002A (zh) * 2020-05-20 2020-08-25 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备

Also Published As

Publication number Publication date
US20180316083A1 (en) 2018-11-01
TWI678772B (zh) 2019-12-01
TW201839930A (zh) 2018-11-01
US10431535B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
US7902676B2 (en) Stacked semiconductor device and fabricating method thereof
CN108807297A (zh) 电子封装件及其制法
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP5923243B2 (ja) 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法
US7948085B2 (en) Circuit board structure
CN110233112A (zh) 电子封装件及其制法
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
CN113809059A (zh) 衬底结构和其形成方法以及半导体封装结构
US20210257311A1 (en) Semiconductor device package
CN108807331A (zh) 电子封装件及其制法
US20080047740A1 (en) Circuit Board Assembly Having Passive Component and Stack Structure Thereof
US20140091440A1 (en) System in package with embedded rf die in coreless substrate
CN107785334B (zh) 电子封装结构及其制法
CN110364491A (zh) 电子封装件及其制法
CN108962878A (zh) 电子封装件及其制法
US11183447B2 (en) Flip-chip package substrate and method for fabricating the same
US10192802B2 (en) Thin film based fan out and multi die package platform
CN104183555B (zh) 半导体封装件及其制法
CN104465580A (zh) 半导体封装
CN108666279A (zh) 电子封装件及其制法
US10475765B2 (en) Interposer substrate and method for manufacturing the same
CN109427725B (zh) 中介基板及其制法
CN117954418A (zh) 电子封装件
CN102202463A (zh) 侧边封装型印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113

RJ01 Rejection of invention patent application after publication