JP5923243B2 - 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法 - Google Patents

印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5923243B2
JP5923243B2 JP2011037985A JP2011037985A JP5923243B2 JP 5923243 B2 JP5923243 B2 JP 5923243B2 JP 2011037985 A JP2011037985 A JP 2011037985A JP 2011037985 A JP2011037985 A JP 2011037985A JP 5923243 B2 JP5923243 B2 JP 5923243B2
Authority
JP
Japan
Prior art keywords
wiring pattern
forming
body resin
thin film
hole contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011037985A
Other languages
English (en)
Other versions
JP2011176317A (ja
Inventor
鎔 官 李
鎔 官 李
泰 成 朴
泰 成 朴
ウォン グン 金
ウォン グン 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011176317A publication Critical patent/JP2011176317A/ja
Application granted granted Critical
Publication of JP5923243B2 publication Critical patent/JP5923243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体パッケージに係り、特に、単層配線パターンを含んだ印刷回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）及びこれを含んだ半導体パッケージとそれらの製造方法、並びに半導体パッケージを含んだ電気電子装置に関する。
一般的に、ウェーハにいくつかの半導体工程を遂行し、複数個の半導体チップを形成する。その後、各半導体チップをＰＣＢに実装するために、ウェーハに対してパッケージング工程を遂行し、半導体パッケージを形成する。半導体パッケージは、半導体チップ、半導体チップが実装されるＰＣＢ、半導体チップとＰＣＢとを電気的に連結させるボンディングワイヤまたはバンプ、及び半導体チップを密封する密封材を含む。
最近、半導体チップが高集積化されるにつれて、半導体チップのサイズが小型化されており、これに対応し、半導体パッケージも小型化されている。例えば、半導体チップ並みのサイズを有するチップスケール・パッケージ（ＣＳＰ：ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）、またはウェーハレベル・パッケージ（ＷＬＰ：ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ）などを挙げることができる。
半導体パッケージを構成する素材の中ではＰＣＢが非常に高価であり、半導体パッケージの全体価格を上昇させる要因になっている。
本発明が解決しようとする課題は、ＰＣＢの構造を単純化し、低い工程コスト及び高い収率を有しつつも、フリップチップ・ボンディング時に、微細バンプの接合特性及び信頼性を向上させることができる単層配線パターンを含んだＰＣＢ、該ＰＣＢを含んだ半導体パッケージ、該半導体パッケージを含んだ電気電子装置、該ＰＣＢの製造方法、及び半導体パッケージ製造方法を提供することにある。
上記課題を解決するためになされた本発明による印刷回路基板は、下面及び上面を具備したボディ樹脂層と、前記ボディ樹脂層の前記上面または下面のうちいずれか一方の面に形成されている配線パターンと、前記ボディ樹脂層を貫通しつつ、前記配線パターンから拡張する少なくとも１つのスルーホール・コンタクトと、前記ボディ樹脂層の上面上及び下面上に形成され、ＰＣＢを素子に連結するように構成されたソルダボール・ランド及びバンプ・ランドのうち少なくとも一つに対応する開口部を定義するソルダ・レジスト（ＳＲ）と、を含み、前記ソルダボール・ランドが前記配線パターンに形成された場合、前記バンプ・ランドは、前記少なくとも１つのスルーホール・コンタクト上に形成され、前記バンプ・ランドが前記配線パターンに形成された場合に、前記ソルダボール・ランドは、前記少なくとも１つのスルーホール・コンタクト上に形成されたことを特徴とする。
本発明の一実施形態において、前記配線パターンが前記ボディ樹脂層の下面に形成された場合、前記バンプ・ランドは、前記ボディ樹脂層の上面から突設されうる。一方、前記配線パターンは、前記ボディ樹脂層内部に形成される埋没型、または前記ボディ樹脂層外部に形成される一般型でありうる。
また、上記課題を解決するためになされた本発明による半導体パッケージは、半導体チップと、前記半導体チップがワイヤ・ボンディングまたはフリップチップ・ボンディングで実装される前記ＰＣＢと、前記半導体チップを密閉する密封材と、を含むことを特徴とする。
本発明の一実施形態において、前記半導体パッケージは、ＭＵＦ（ｍｏｌｄｅｄ ｕｎｄｅｒｆｉｌｌ）工程を介して形成されることによって、前記密封材は、前記半導体チップと前記ＰＣＢとの間に充填される部分の樹脂と、前記半導体チップ外部を覆った部分の樹脂とが同一でありえる。一方、前記密封材は、前記半導体チップ外部を覆った外部密封樹脂、及び前記半導体チップと前記ＰＣＢとの間に充填されるアンダーフィル（ｕｎｄｅｒｆｉｌｌ）を含むこともできる。
さらに、上記課題を解決するためになされた本発明による電気電子装置は、データが入出力される入出力部と、前記データを送受信するインターフェース部と、前記データが保存されるメモリ部と、前記入出力部、インターフェース及びメモリ部を制御する制御部と、前記入出力部、インターフェース部、メモリ部及び制御部間でデータ及び命令の伝送を行うバスと、を含み、前記インターフェース部、メモリ部、及び制御部のうち少なくとも一つは、前記半導体パッケージで形成されたことを特徴とする。
一方、上記課題を解決するためになされた本発明による印刷回路基板の製造方法は、少なくとも１層の金属薄膜を形成する段階と、前記金属薄膜上に配線パターンを形成する段階と、前記配線パターンの所定部分に少なくとも１つのスルーホール・コンタクトを形成する段階と、前記少なくとも１つのスルーホール・コンタクト及び前記配線パターン上に、ボディ樹脂層を形成する段階と、前記少なくとも１層の金属薄膜を除去する段階と、前記ボディ樹脂層の上面上及び下面上にソルダ・レジストを塗布する段階と、を有することを特徴とする。
本発明の一実施形態において、前記配線パターン及びスルーホール・コンタクトは、メッキを介して形成されうる。また、前記ボディ樹脂層を形成する段階で、前記突出部が前記ボディ樹脂層を貫通するように、前記ボディ樹脂層を前記金属薄膜上の結果物上面に圧着させる工程が進められる。一方、前記金属薄膜を形成する段階で、前記金属薄膜を接着剤層両面に接着し、２層の前記金属薄膜を形成することによって、２個のＰＣＢを製造することができる。このように、２個のＰＣＢを製造する場合、配線パターン形成段階からボディ樹脂層を形成する段階までは、それぞれの金属薄膜上に同じ工程を進め、前記金属薄膜を除去する段階前に、前記接着剤層を除去する段階を含むことができる。
一方、上記課題を解決するためになされた本発明による半導体パッケージの製造方法は、前記ＰＣＢを製造する段階と、前記ＰＣＢ上にワイヤ・ボンディングまたはフリップチップ・ボンディングを介して半導体チップを実装する段階と、前記半導体チップを密封する密封材を形成する段階と、を有することを特徴とする。
本発明の一実施形態において、前記実装する段階で、前記半導体チップをフリップチップ・ボンディングで実装する場合、前記半導体チップを微細バンプを介して前記バンプ・ランドに結合させることができる。
最後に、上記課題を解決するためになされた本発明による少なくとも２個のＰＣＢ製造方法は、接着剤薄膜の第１面に、第１金属薄膜を形成する段階と、前記接着剤薄膜の第２面に、第２金属薄膜を形成する段階と、前記第１金属薄膜及び第２金属薄膜それぞれに配線パターンを形成する段階と、前記配線パターンの所定部分上に、スルーホール・コンタクトを形成する段階と、前記第１金属薄膜及び第２金属薄膜それぞれにボディ樹脂層を形成する段階と、前記接着層を除去する段階と、を有することを特徴とする。
本発明による単層配線パターンを含んだＰＣＢ、該ＰＣＢを含んだ半導体パッケージ、該半導体パッケージを含んだ電気電子装置、該ＰＣＢの製造方法、及び半導体パッケージの製造方法は、ＰＣＢの上面及び下面のうちいずれか一方の面に配線パターンが形成され、このような配線パターンに、ソルダボール・ランド及びバンプ・ランドのうちいずれか１つのランドが形成され、他の１つのランドは、配線パターンからＰＣＢを貫通して拡張され、ＰＣＢの他の一面に形成されうる。
従って、ＰＣＢの製造工程を非常に単純化でき、それによって、低い工程コスト及び高い収率を達成でき、ＰＣＢ価格及び半導体パッケージ価格を顕著に下げることができる。
また、バンプ・ランドがＰＣＢ上面に突出した構造で形成する場合、半導体チップとのフリップチップ・ボンディング時に、バンプ接合特性を向上させることができ、それによって、信頼性ある半導体パッケージを提供できる。
本発明の一実施形態による単層配線パターンを含んだＰＣＢに係る断面図である。 本発明の一実施形態による半導体パッケージに係る断面図である。 本発明の他の実施形態による半導体パッケージに係る断面図である。 本発明の他の実施形態による半導体パッケージに係る断面図である。 本発明のさらに他の実施形態による半導体パッケージに係る断面図である。 本発明のさらに他の実施形態による半導体パッケージに係る断面図である。 本発明のさらに他の実施形態による半導体パッケージに係る断面図である。 本発明の一実施形態による電気電子装置に係るブロック構造図である。 本発明の一実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の一実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の一実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の一実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の一実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の一実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の他の実施形態によるＰＣＢ製造方法を示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
次に、図面を参照しつつ、本発明の実施形態について詳細に説明する。以下の説明で、ある構成要素が他の構成要素の上部に存在すると記載されるとき、これは、他の構成要素のすぐその上に存在することもあり、その間に、第３の構成要素が介在することもある。また図面で、各構成要素の厚みや大きさは、説明の便宜及び明確性のために誇張され、説明と関係のない部分は省略されている。図面上で同一符号は、同じ要素を指す。一方、使われる用語は、単に本発明を説明するための目的で使われただけであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。
図１は、本発明の実施形態による単層配線パターンを含んだ印刷回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）に係る断面図である。
図１を参照すれば、本実施形態のＰＣＢ １００は、ボディ樹脂１１０、配線パターン１２０、貫通コンタクト（ｔｈｒｏｕｇｈ−ｈｏｌｅ ｃｏｎｔａｃｔ）１２２及びソルダ・レジスト（ＳＲ：ｓｏｌｄｅｒ ｒｅｓｉｓｔ）１３０ａ，１３０ｂを有する。
ボディ樹脂１１０は、ガラスファイバに熱硬化性樹脂を浸透させて半硬化状態にした樹脂のプリプレグ（ｐｒｅｐｒｅｇ）樹脂から形成されうる。しかし、ボディ樹脂１１０はプリプレグ樹脂に限定されるものではなく、他の多様な樹脂から形成されうる。例えば、ボディ樹脂１１０は、熱硬化性エポキシ樹脂、熱可塑性エポキシ樹脂、フィラ（ｆｉｌｌｅｒ）を含有した樹脂で形成されうる。
配線パターン１２０は、ボディ樹脂１１０の上面または下面のうちいずれか一方の面にのみ形成されるが、このように、配線パターンがＰＣＢを構成する本体部、例えば、ボディ樹脂のいずれか一面に形成される構造を単層配線パターン（ｏｎｅ−ｌａｙｅｒ ｗｉｒｅ ｐａｔｔｅｒｎ）構造という。一方、ＰＣＢの本体部の両面に配線パターンが形成される場合には、２層配線パターン（ｔｗｏ−ｌａｙｅｒ ｗｉｒｅ ｐａｔｔｅｒｎ）構造という。すなわち、本実施形態のＰＣＢ １００は、ボディ樹脂１１０のいずれか一面にのみ配線パターンが形成される単層配線パターン構造を有する。
配線パターン１２０は、図示したように、ボディ樹脂１１０の内部に形成される埋没型（ｂｕｒｉｅｄ ｔｙｐｅ）でありうる。しかし、これに限定されるものではなく、配線パターン１２０は、ボディ樹脂１１０の外部面に形成される一般型（ｎｏｒｍａｌ ｔｙｐｅ）でもありうる。このような配線パターン１２０は、図９〜図１４、または図１５〜図２１についての説明部分で記載するように、金属薄膜上にメッキなどを介して、所定形態に配線パターンを形成し、ボディ樹脂に該当するプリプレグ樹脂などを圧着して結合させることによって形成されうる。しかし、配線パターン１２０の形成はかような方法に限定されるものではなく、ボディ樹脂１１０全面にメッキまたは蒸着された金属薄膜を、ＰＲ（ｐｈｏｔｏ ｒｅｓｉｓｔ）パターンを利用してエッチングすることによって、形成されうる。
貫通コンタクト１２２は、配線パターン１２０のうち選択された所定パターン領域にのみ形成され、選択された所定パターン領域から拡張してボディ樹脂１１０を貫通するように形成されうる。すなわち、配線パターン１２０がボディ樹脂１１０上面に形成された場合、貫通コンタクト１２２は、配線パターン１２０から拡張してボディ樹脂１１０の下面に、貫通コンタクトの表面が露出するように、ボディ樹脂１１０を貫通して形成されうる。
このような貫通コンタクト１２２は、図９〜図１４、または図１５〜図２１から分かるように、金属薄膜上に配線パターン１２０が形成された後、選択された配線パターン１２０の一部分に、さらにメッキを介して貫通コンタクト１２２が形成され、配線パターン１２０及び貫通コンタクト１２２が形成された結果物を、ボディ樹脂１１０に該当するプリプレグ樹脂に圧着して結合させることによって具現されうる。しかし、貫通コンタクト１２２の形成方法は、上記方法に限定されるものではない。例えば、配線パターン１２０が形成されているボディ樹脂１１０面の反対面に、所定ＰＲパターンマスクを利用して貫通コンタクトのためのビアホールを形成し、ビアホールを金属物質で充填することによって、貫通コンタクトを形成できる。
ソルダ・レジスト１３０ａ，１３０ｂは、ボディ樹脂１１０の上面及び下面に形成されうる。このようなソルダ・レジスト１３０ａ，１３０ｂの所定部分には、多数の開口部Ｈが形成されるが、このような開口部Ｈは、追って半導体チップが結合するバンプ・ランド（ｂｕｍｐ ｌａｎｄ）、及びソルダボールが結合するソルダボール・ランドに形成されうる。
本実施形態で、配線パターン１２０が、半導体チップが結合するボディ樹脂１１０の上面に形成される場合、配線パターン１２０が形成されているボディ樹脂１１０の上面に、バンプ・ランドが形成され、貫通コンタクト１２２が露出するボディ樹脂１１０の下面に、ソルダボール・ランドが形成されうる。反対に、配線パターン１２０がソルダボールと結合するボディ樹脂１１０の下面に形成される場合、配線パターン１２０が形成されているボディ樹脂１１０の下面に、ソルダボール・ランドが形成され、貫通コンタクト１２２が露出するボディ樹脂１１０の上面に、バンプ・ランドが形成されうる。
一方、配線パターン１２０がソルダボールと結合するボディ樹脂１１０の下面に形成され、半導体チップがフリップチップ（ｆｌｉｐ−ｃｈｉｐ）ボンディングを介してボディ樹脂１１０の上面に結合する場合、貫通コンタクト１２２は、ボディ樹脂１１０の上面から外部に突出した構造で形成されうる。このように、貫通コンタクト１２２が外部に突出した構造を有することによって、追って半導体チップとフリップチップ・ボンディングを介して結合するとき、バンプ接合特性を向上させて結合をしっかりさせ、半導体パッケージの信頼性を向上させることができる。
本実施形態のＰＣＢ １００は、配線パターンがボディ樹脂のいずれか一方の面にのみ形成され、反対面に配線パターンから拡張してボディ樹脂を貫通して貫通コンタクトが形成されることによって、非常に単純な構造のＰＣＢを具現することができる。すなわち、従来ＰＣＢ本体部の両面に配線パターンを形成し、かような配線パターンを連結するメタルコンタクトが形成された２層配線パターン構造の場合、その製造工程が複雑であり、ＰＣＢコストが高まるという結果を招いた。特に、メタルコンタクトを形成するためのビアホール加工工程が高コストになり、また信頼性問題に起因して収率が落ちるという問題があった。
しかし、本実施形態のＰＣＢの場合、単層配線パターン構造によって比較的構造が単純であるために、製造工程も単純であり、それによるＰＣＢ製造コストを顕著に下げることができる。特に、図９〜図１４や図１５〜図２１から分かるように、配線パターン及び貫通コンタクトをメッキ方法を介して形成し、かような結果物を単純にプリプレグのようなボディ樹脂に圧着結合させてＰＣＢを形成することによって、非常に容易にＰＣＢを製造することができる。それによって、ビアホール工程を行う必要がないので、コストを顕著に下げることができ、収率低下の問題も解決することができる。
図２は、本発明の実施形態による半導体パッケージに係る断面図である。
図２を参照すれば、本実施形態の半導体パッケージ１０００は、ＰＣＢ １００’、半導体チップ２００、密封材３００及びソルダボール４００を含む。
ＰＣＢ １００’は、図１で説明したような単層配線パターン構造を含んだＰＣＢである。すなわち、ＰＣＢ １００’は、ボディ樹脂１１０、配線パターン１２０、貫通コンタクト１２２及びソルダ・レジスト１３０ａ，１３０ｂを含み、配線パターン１２０は、ボディ樹脂１１０の上面にのみ形成され、貫通コンタクト１２２が、配線パターン１２０からボディ樹脂１１０を貫通してボディ樹脂１１０の下面に露出する構造を有する。もちろん反対に、配線パターン１２０がボディ樹脂１１０の下面に形成され、突出パターンがボディ樹脂１１０の上面に露出する構造を有することができる。
半導体チップ２００は、接着剤２２０を介してＰＣＢ １００’に結合され、ボンディング・ワイヤ２３０及び連結ワイヤ２４０を介して、半導体チップ２００内に形成された電子素子が、ＰＣＢ １００’の配線パターン１２０に電気的に連結される。このような半導体チップ２００は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）やフラッシュのようなメモリチップ、またはコントローラなどを構成するロジックチップでありうる。
半導体チップ２００がワイヤ・ボンディングを介してＰＣＢ １００’に連結されるので、接触抵抗低減のために、配線パターンの上面の開口部上に露出する配線パターン１２０上面には、金メッキパッド１４０が形成されうる。
密封材３００は、半導体チップ２００を密封して外部と遮断する。このような密封材３００は、熱硬化性または熱可塑性のエポキシ樹脂から形成されうる。
ソルダボール４００は、ＰＣＢ １００’下面のソルダボール・ランドの位置に形成されるが、ソルダボール・ランドの部分には、配線パターン１２０から拡張され、ボディ樹脂１１０を貫通して形成された貫通コンタクト１２２の表面が露出している。このような貫通コンタクト１２２の露出した表面に、ソルダボール４００が結合されうる。一方、ボンディング・ワイヤの結合部分と類似して、接触抵抗低減のために、貫通コンタクト１２２の露出表面には、金メッキパッド１４０が形成されうる。
本実施形態は、ワイヤ・ボンディングを介して、半導体チップが、図２のＰＣＢ １００’に実装されることにより、半導体パッケージが容易に具現されうることを示している。
図３及び図４は、本発明の他の実施形態による半導体パッケージに係る断面図である。
図３を参照すれば、本実施形態の半導体パッケージ１０００ａは、ＰＣＢ １００”、半導体チップ２００、密封材３００及びソルダボール４００を含む。
ＰＣＢ １００”は、図１で説明した単層配線パターン構造を含んだＰＣＢである。ただし、本実施形態では、図２の半導体パッケージとは異なり、半導体チップ２００がフリップチップ・ボンディングを介してＰＣＢ １００”に結合するので、フリップチップ・ボンディングに適した配線パターン１２０が、ボディ樹脂１１０上面に形成される。すなわち、図２の半導体パッケージ１０００では、ワイヤ・ボンディングのために、ＰＣＢ １００’の両側側面の配線パターン１２０部分がオープンされる構造であったが、本実施形態の半導体パッケージ１０００ａでは、フリップチップ・ボンディングのために、中央部の配線パターン１２０部分がオープンした構造となる。一般的に、フリップチップ・ボンディングの場合、バンプ２５０を介して半導体チップと結合される配線パターン１２０部分を、バンプ・ランドＢと呼ぶ。
半導体チップ２００は、前述のように、フリップチップ・ボンディング法、すなわち、半導体チップの主面がバンプ２５０を介してＰＣＢ １００”に結合される。半導体チップ２００がバンプ２５０を介してＰＣＢ １００”に結合される構造を、図４にさらに詳細に図示している。
密封材３００は、図２の半導体パッケージと同様に、半導体チップ２００を密封して外部と遮断し、熱硬化性または熱可塑性のエポキシ樹脂で形成されうる。一方、本実施形態でのように、フリップチップ・ボンディング方式の半導体パッケージの場合、密封材３００は、ＭＵＦ（ｍｏｌｄｅｄ ｕｎｄｅｒｆｉｌｌ）工程を介して形成されうる。ここで、ＭＵＦ工程とは、半導体チップ２００とＰＣＢ １００”との間の空間をアンダーフィルで充填する工程を別途に行わず、密封材３００で半導体チップ２００の外郭部分だけではなく、半導体チップ２００とＰＣＢ １００”との間も共に充填する工程をいう。ＭＵＦ工程で密封材３００を形成する場合、半導体チップ２００の外郭を覆う部分の密封材の材質と、半導体チップ２００とＰＣＢ １００”との間の密封材材質とが同一である。
しかし、密封材３００は、ＭＵＦ工程ではない一般的な工程を介して形成されうる。すなわち、まず、半導体チップ２００とＰＣＢ １００”との間をアンダーフィルで充填し、その後、半導体チップの外郭部分に、外部密封樹脂を覆う工程を行い、密封材３００を形成することもできる。このとき、半導体チップ２００とＰＣＢ １００”との間を充填するアンダーフィルと、半導体チップ外郭を覆う外部密封樹脂は、同一材質で形成されうるが、互いに異なる材質から形成されうる。
ソルダボール４００は、図２の半導体パッケージでのように、ＰＣＢ １００”下面のソルダボール・ランドＡの位置に形成される。すなわち、ボディ樹脂１１０を貫通して配線パターン１２０から拡張された貫通コンタクト１２２の露出表面に、ソルダボール４００が結合される。本図面では、金メッキパッドが形成されていないが、接触抵抗低減のために、貫通コンタクト１２２の露出表面には、金メッキパッドが形成されうる。
図４は、半導体チップ２００とＰＣＢ １００”とがバンプ２５０を介して結合される構造についてさらに詳細に図示している。ここで、バンプ２５０は、微細バンプ２５２とバンプパッド２５４とから構成されうるが、バンプパッド２５４は、半導体チップのパッド、または半導体チップパッド上に、ＵＢＭ（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌ）が結合された構造でありうる。このようなバンプ２５０は、配線パターン１２０上に形成されたバンプ・ランドＢを介して、配線パターン１２０と結合される。
本実施形態の半導体パッケージで、半導体チップ２００とＰＣＢ １００”との結合高さは、図示しているように、バンプ、すなわち微細バンプ２５２とバンプパッド２５４との厚みの和であるｈ１となる。かような構造の半導体パッケージでの結合高さは、ただバンプにのみ依存する。一方、かような構造の半導体パッケージは、配線パターン１２０がボディ樹脂１１０の上面に形成されて埋没構造で形成されるので、バンプ・ランド構造は、「ｂｕｒｉｅｄ＋ＳＭＤ（ｓｏｌｄｅｒ ｍａｓｋ ｄｅｆｉｎｅｄ）」構造を有することができる。
図５及び図６は、本発明のさらに他の実施形態による半導体パッケージに係る断面図である。
図５を参照すれば、本実施形態の半導体パッケージ１０００ｂは、ＰＣＢ １００ａ、半導体チップ２００、密封材３００及びソルダボール４００を含む。
ＰＣＢ １００ａは、図３と若干異なる構造を有する。すなわち、ＰＣＢ １００ａは、配線パターン１２０がボディ樹脂１１０の下面に形成され、それによって、配線パターン１２０にソルダボールが結合するソルダボール・ランドＡ’が形成される。また、半導体チップ２００と結合するバンプ・ランドＢ’は、配線パターン１２０から拡張され、ボディ樹脂１１０を貫通して形成された貫通コンタクト１２２’に形成される。
一方、このように、バンプ・ランドＢ’が貫通コンタクト１２２’を介して形成される場合には、図示しているように、貫通コンタクト１２２’の高さをさらに増すことによって、貫通コンタクト１２２’が、ボディ樹脂１１０の上面から突出するように形成できる。このように、貫通コンタクト１２２’をボディ樹脂１１０の上面から突出させることによって、バンプ２５０との接合特性を向上させることができる。それ以外の部分は、図１または図３の部分と同一または類似している、それについての説明は省略する。
図６を参照すれば、本実施形態の半導体パッケージは、貫通コンタクト１２２’がボディ樹脂１１０の上面から突出した構造を有する。それによって、半導体チップ２００とのフリップチップ・ボンディング時に、バンプ２５０の接合特性を向上させることができる。また、半導体チップ２００とＰＣＢ １００ａとの結合高さは、図示しているように、バンプ２５０の厚みに、貫通コンタクトの突出部分の所定高さが加えられたｈ２になり、図４の結合高さよりはさらに高い。それによって、アンダーフィル工程が容易であり、特に、ＭＵＦ工程においても、半導体チップ２００とＰＣＢ １００ａとの間の空間を十分に充填することができ、ＭＵＦ工程性を向上させることができ、それによる信頼性向上に寄与することができる。
一方、貫通コンタクト１２２’が、上部ソルダ・レジスト１３０ａとほぼ同じ高さで突出するので、バンプ・ランド構造は、ＮＳＭＤ（ｎｏｎ ｓｏｌｄｅｒ ｍａｓｋ ｄｅｆｉｎｅｄ）構造を有することができる。それによって、非常に小サイズの微細バンプ（ｆｉｎｅ ｐｉｔｃｈ ｂｕｍｐ）がフリップチップ・ボンディングに適用される場合にも、半導体パッケージ具現にいかなる問題も発生しない。
図７は、本発明のさらに他の実施形態による半導体パッケージに係る断面図である。
図７を参照すれば、本実施形態の半導体パッケージ１０００ｃは、図３と同じ構造の半導体パッケージであり、図３で述べられたように、密封材３００が、アンダーフィル３１０と外部密封樹脂３２０とから別個に形成されるという点のみに違いがある。アンダーフィル３１０と外部密封樹脂３２０は、一般的に異なる材質から形成されるが、同一材質から形成されることもある。
一方、このように、アンダーフィル３１０と外部密封樹脂３２０とを含む密封材３００は、図３の半導体パッケージだけではなく、図５の半導体パッケージ構造にも適用されうる。
図８は、本発明の実施形態による電気電子装置に係るブロック構造図である。
図８を参照すれば、本実施形態の電気電子装置５００は、制御部５１０、入出力部５２０、メモリ部５３０、インターフェース部５４０及びバス５５０を含む。制御部５１０、入出力部５２０、メモリ部５３０及びインターフェース部５４０は、バス５５０を介して互いに連結されている。
制御部５１０は、命令を行うための少なくとも１つのプロセッサ、例えば、マイクロプロセッサ、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）またはマイクロ制御器（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ）を含む。
入出力部５２０は、電気電子装置５００の外部からデータまたは信号を入力されたり、または電気電子装置５００の外部にデータまたは信号を出力できる。例えば、入出力部５２０は、キーボード、キーパッドまたはディスプレイ素子を含むことができる。メモリ部５３０は、制御部５１０で行われた命令を保存することができるが、ＤＲＡＭ、フラッシュのような多様なメモリがメモリ部を構成できる。インターフェース部５４０は、ネットワークと通信してデータを送受信することができる。
本実施形態の電気電子装置５００は、制御部５１０、メモリ部５３０、及びインターフェース部５４０のうち少なくとも一つは、前述の図２〜図７に例示した半導体パッケージから形成されうる。すなわち、図２〜図７に例示した半導体パッケージは、制御部５１０、メモリ部５３０及びインターフェース部５４０を構成するメモリチップまたはロジックチップに係る半導体パッケージでありうる。
本実施形態の電気電子装置５００は、モバイルシステム、例えば、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、携帯コンピュータ、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイル電話、デジタル音楽再生器、メモリカード、またはデータ伝送機または受信機に利用されうる。
図９〜図１４は、本発明の実施形態によるＰＣＢ製造方法を示す断面図である。
図９を参照すれば、キャリアの機能を行う金属薄膜１０５上に、配線パターン１２０を形成する。金属薄膜１０５は、例えば、銅薄膜または銅メッキ薄膜でありうる。金属薄膜１０５は、銅ではない他の金属によって形成されうる。
配線パターン１２０は、マスクを利用して、メッキ（ｐｌａｔｉｎｇ）を介して要求される配線構造に形成されうる。しかし、メッキ方法ではない蒸着のような他の方法で形成されうる。このような配線パターン１２０は、金属薄膜１０５と同一の金属、例えば、銅によって形成されうる。しかし、これに限定されるものではなく、金属薄膜１０５と異なる金属によっても形成されうる。
図１０を参照すれば、配線パターン１２０のうち選択された部分で、貫通コンタクト１２２を形成する。貫通コンタクト１２２は、追って結合されるボディ樹脂の厚みを考慮して、適切な高さに形成されうる。例えば、図３の半導体パッケージのように、貫通コンタクト１２２がソルダボール・ランドに利用される場合には、配線パターン１２０及び貫通コンタクト１２２の高さがボディ樹脂１１０の厚みと同じになるように、貫通コンタクト１２２を形成できる。また、図５の半導体パッケージのように、貫通コンタクト１２２がバンプ・ランドに利用される場合には、貫通コンタクト１２２がボディ樹脂１１０の外部に突出せねばならないので、配線パターン１２０及び貫通コンタクト１２２の高さが、ボディ樹脂１１０の厚みよりさらに大きくなるように、貫通コンタクト１２２を形成できる。
このような貫通コンタクト１２２は、配線パターン１２０と同じ材質、すなわち、銅によってメッキ法を介して形成されうる。しかし、メッキ法に限定されるものではなく、他の方法及び他の材質を介して貫通コンタクト１２２が形成されうる。
図１１及び図１２を参照すれば、貫通コンタクト１２２が形成された結果物と、ボディ樹脂１１０とを互いに圧着し、貫通コンタクト１２２をしてボディ樹脂１１０を貫通させる。図１２で、配線パターン１２０までボディ樹脂１１０の内部に挿入されるようにしたが、場合によっては、貫通コンタクト１２２のみボディ樹脂１１０に挿入させることもできる。このように、貫通コンタクト１２２のみボディ樹脂１１０に挿入する場合には、ボディ樹脂１１０の厚みに対して、貫通コンタクト１２２の高さだけを考慮せねばならず、また配線パターン１２０間は、配線パターン１２０のような厚みの他の物質を充填しておくことが可能である。
前述のように、配線パターン１２０がボディ樹脂１１０の内部に挿入され、配線パターン１２０がボディ樹脂１１０の内部に形成される場合には、埋没型配線パターンになって、配線パターン１２０がボディ樹脂１１０に挿入されずに、ボディ樹脂１１０の外部面に形成される場合は、一般型配線パターンになる。
ここで、ボディ樹脂１１０は、プリプレグ樹脂から形成されうるが、他の樹脂から形成されうる。例えば、ボディ樹脂１１０は、熱硬化性及び熱可塑性のエポキシ樹脂、またはフィラ（ｆｉｌｌｅｒ）を含有した樹脂で形成されうる。
図１３を参照すれば、ボディ樹脂１１０が、配線パターン１２０及び貫通コンタクト１２２と完全に結合されれば、上部の金属薄膜１０５をエッチングを介して除去する。
図１４を参照すれば、金属薄膜１０５の除去後、ボディ樹脂１１０の上下面全面にソルダ・レジスト１３０ａ，１３０ｂを形成し、ソルダボール・ランドまたはバンプ・ランドの位置に、配線パターン１２０または貫通コンタクト１２２の表面を露出させる開口部Ｈを形成する。開口部Ｈに露出した配線パターン１２０の表面、または貫通コンタクト１２２の表面上には、ときによって金メッキパッドが形成されうる。
前述のように、配線パターン１２０に、ソルダボール・ランドまたはバンプ・ランドのうちいずれか一つが形成され、貫通コンタクト１２２に、残りの一つが形成されうる。特に、図５のように、貫通コンタクト１２２がボディ樹脂１１０の上面から外部に突出するように形成された場合には、配線パターン１２０にソルダボール・ランドが形成され、貫通コンタクト１２２にバンプ・ランドが形成されうる。
図１５〜図２１は、本発明の他の実施形態によるＰＣＢ製造方法を示す断面図であり、本実施形態のＰＣＢ製造方法は、一回の工程で２個のＰＣＢを製造する方法を示している。
図１５を参照すれば、接着剤層１０１両面に、キャリアである金属薄膜１０５ａ，１０５ｂを接着する。金属薄膜１０５ａ，１０５ｂは、前述のように、銅薄膜または銅メッキ薄膜であるが、それらに限定されるものではない。
図１６を参照すれば、両側金属薄膜１０５ａ，１０５ｂ上に、配線パターン１２０ａ，１２０ｂをそれぞれ形成する。配線パターン１２０ａ，１２０ｂは、金属薄膜１０５ａ，１０５ｂと同じ材質の銅を利用してメッキを介して形成できるが、材質や形成方法がそれらに限定されるものではない。
図１７を参照すれば、両側配線パターン１２０ａ，１２０ｂのうち選択された部分に、貫通コンタクト１２２ａ，１２２ｂをそれぞれ形成する。貫通コンタクト１２２ａ，１２２ｂは、配線パターン１２０と同じ材質によってメッキを介して形成されうるが、やはり材質や形成方法がそれらに限定されるものではない。一方、貫通コンタクト１２２ａ，１２２ｂの高さは、ボディ樹脂の厚みを考慮して適切に調節されるものである。
図１８を参照すれば、貫通コンタクト１２２ａ，１２２ｂが形成された両側結果物を、圧着を介してボディ樹脂１１０ａ，１１０ｂ、例えば、プリプレグ樹脂にそれぞれ結合させる。配線パターン１２０がボディ樹脂１１０ａ，１１０ｂに挿入されるか否かによって、埋没型配線パターンであるか、あるいは一般型配線パターンになりうる。ボディ樹脂１１０ａ，１１０ｂは、プリプレグ樹脂から形成されうるが、ボディ樹脂１１０の材質がそれに限定されるものではない。
図１９を参照すれば、ボディ樹脂１１０ａ，１１０ｂを、配線パターン１２０ａ，１２０ｂ及び貫通コンタクト１２２ａ，１２２ｂに結合した後、接着剤層１０１を除去し、ソルダ・レジスト形成前の２個のプリＰＣＢ １００Ｐに分離する。その後の段階では、各プリＰＣＢ １００Ｐに係る工程は同一であるので、一つについてのみ記載する。
図２０を参照すれば、分離されたプリＰＣＢ １００Ｐ下部の金属薄膜１０５ａをエッチングを介して除去する。
図２１を参照すれば、金属薄膜１０５ａの除去後、ボディ樹脂１１０ａの上下面全面にソルダ・レジスト１３０ａ，１３０ｂを形成し、ソルダボール・ランドまたはバンプ・ランドの位置に、配線パターン１２０ａ及び貫通コンタクト１２２ａの表面を露出させる開口部Ｈを形成する。
本実施形態のＰＣＢ製造方法は、一回の工程で２個のＰＣＢを一回に製造することができるので、ＰＣＢの工程単価を下げることができ、また生産速度を顕著に向上させることができる。
図２２〜図２５は、本発明の実施形態による半導体パッケージの製造方法を示す断面図である。
図２２を参照すれば、まず、単層配線パターンを含んだＰＣＢ １００ａを製造する。このようなＰＣＢ １００ａは、図９〜図１４または図１５〜図２１を介して製造することができる。一方、本実施形態では、図５の半導体パッケージを製造するために、貫通コンタクト１２２’がボディ樹脂１１０の上面から突出するように形成されたが、図３の半導体パッケージを製造する場合には、貫通コンタクト１２２がボディ樹脂１１０の上面から突出しないように形成できる。
図２３を参照すれば、ＰＣＢ １００ａに、半導体チップ２００をフリップチップ・ボンディング、すなわち、バンプ２５０を利用して結合する。本実施形態では、フリップチップ・ボンディング法を利用したが、図２のように、ワイヤ・ボンディングを介して半導体チップをＰＣＢに結合できる。ワイヤ・ボンディングを介して半導体チップを結合する場合には、配線パターンがボディ樹脂上面に形成され、配線パターンをオープンする開口部も、ＰＣＢの両側外郭側面の上面に形成されうる。また、ボンディング・ワイヤとの接触抵抗低減のために、露出した配線パターン表面に、金メッキパッドが形成されうる。
図２４を参照すれば、半導体チップ２００をＰＣＢ １００ａに結合した後、密封材３００を利用して半導体チップ２００を密封する。密封材３００は、前述のように、ＭＵＦ工程を介して形成されうるが、これに限定されずに、他の方法で形成されもする。例えば、一般的な方法であるアンダーフィルをまず形成した後、外部密封樹脂で半導体チップを密封する方式で形成することもできる。
図２５を参照すれば、密封材３００の形成後、ＰＣＢ １００ａの下部にソルダボール４００を形成する。このようなソルダボール４００は、追ってシステムボードのような外部大型基板に半導体パッケージを実装するときに利用されうる。
以上、本発明の実施形態を図面に基づいて説明したが、それらは例示的なものに過ぎず、本技術分野の当業者であるならば、それらから多様な変形及び均等な他実施形態が可能であるという点を理解することができるであろう。よって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるものである。
１００，１００’，１００”，１００ａ ＰＣＢ
１０１ 接着剤層
１００Ｐ プリＰＣＢ
１０５，１０５ａ，１０５ｂ 金属薄膜
１１０，１１０ａ，１１０ｂ ボディ樹脂
１２０，１２０ａ，１２０ｂ 配線パターン
１２２，１２２’，１２２ａ，１２２ｂ 貫通コンタクト
１３０，１３０ａ，１３０ｂ ソルダ・レジスト
１４０ 金メッキパッド
２００ 半導体チップ
２２０ 接着剤
２３０ ボンディング・ワイヤ
２４０ 連結ワイヤ
２５０ バンプ
２５２ 微細バンプ
２５４ バンプパッド
３００ 密封材
３１０ アンダーフィル
３２０ 外部密封樹脂
４００ ソルダボール
５００ 電気電子装置
５１０ 制御部
５２０ 入出力部
５３０ メモリ部
５４０ インターフェース部
５５０ バス
１０００，１０００ａ，１０００ｂ，１０００ｃ 半導体パッケージ
Ａ，Ａ’ ソルダボール・ランド
Ｂ，Ｂ’ バンプ・ランド
Ｈ 開口部

Claims (15)

  1. 少なくとも１層の金属薄膜を形成する段階と、
    前記金属薄膜上に配線パターンを形成する段階と、
    前記配線パターンの所定部分に少なくとも１つのスルーホール・コンタクトを形成する段階と、
    前記少なくとも１つのスルーホール・コンタクト及び前記配線パターン上に、ボディ樹脂層を形成する段階と、
    前記少なくとも１層の金属薄膜を除去する段階と、
    前記ボディ樹脂層の上面上及び下面上にソルダ・レジストを塗布する段階と、
    前記配線パターンに、ソルダボール・ランドを形成する段階と、を有し、
    前記少なくとも１つのスルーホール・コンタクトの露出した表面は、バンプ・ランドに対応し、
    前記スルーホール・コンタクトは、前記配線パターンのうちの選択された部分に所定の高さで形成されて前記バンプ・ランドに利用され、
    前記少なくとも１つのスルーホール・コンタクトを形成する段階で、
    前記スルーホール・コンタクトが前記ボディ樹脂層の外部に突出するように、前記配線パターン及び前記スルーホール・コンタクトの高さが、前記ボディ樹脂層の厚みよりさらに大きくなるように形成されることを特徴とする印刷回路基板の製造方法。
  2. 前記配線パターン及び前記少なくとも１つのスルーホール・コンタクトは、メッキを介して形成することを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記少なくとも１層の金属薄膜を形成する段階は、
    接着剤層両面に２層の金属薄膜を形成することを含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  4. 前記ボディ樹脂層を形成する段階は、
    前記少なくとも１つのスルーホール・コンタクトが前記ボディ樹脂層を貫通するように、前記ボディ樹脂層を、前記少なくとも１つのスルーホール・コンタクト及び前記配線パターンに圧着させることを含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  5. 前記ソルダ・レジストを塗布する段階は、
    前記ソルダボール・ランドまたはバンプ・ランドに対応する開口部を形成する段階を含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  6. 前記ボディ樹脂層は、プリプレグ、熱硬化性エポキシ、熱可塑性エポキシ及びフィラを含有した樹脂のうちいずれか１つの樹脂から形成されたことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  7. 少なくとも１層の金属薄膜を形成する段階、前記金属薄膜上に配線パターンを形成する段階、前記配線パターンの所定部分に少なくとも１つのスルーホール・コンタクトを形成する段階、前記少なくとも１つのスルーホール・コンタクト及び前記配線パターン上に、ボディ樹脂層を形成する段階、前記少なくとも１層の金属薄膜を除去する段階、前記ボディ樹脂層の上面上及び下面上にソルダ・レジストを塗布する段階、及び前記配線パターンにソルダボール・ランドを形成する段階を具備した印刷回路基板を製造する段階と、
    前記印刷回路基板上にフリップチップ・ボンディングによって半導体チップを実装する段階と、
    前記半導体チップを密封する密封材を形成する段階と、を有し、
    前記少なくとも１つのスルーホール・コンタクトの露出した表面は、バンプ・ランドに対応し、
    前記少なくとも１つのスルーホール・コンタクトは、前記配線パターンのうちの選択された部分に所定の高さで形成されて前記バンプ・ランドに利用され、
    前記少なくとも１つのスルーホール・コンタクトを形成する段階で、
    前記スルーホール・コンタクトが前記ボディ樹脂層の外部に突出するように、前記配線パターン及び前記スルーホール・コンタクトの高さが、前記ボディ樹脂層の厚みよりさらに大きくなるように形成され、
    前記半導体チップを実装する段階は、
    前記バンプ・ランドを利用して、前記半導体チップを前記少なくとも１つのスルーホール・コンタクトに結合させることを含むことを特徴とする半導体パッケージの製造方法。
  8. 前記密封材を形成する段階は、
    ＭＵＦ（ｍｏｌｄｅｄ ｕｎｄｅｒｆｉｌｌ）工程を含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
  9. 前記密封材を形成する段階は、
    前記半導体チップと前記印刷回路基板との間の空間に、アンダーフィルを充填する段階と、
    前記半導体チップ外部を密封する外部密封樹脂を形成する段階と、を含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
  10. 前記密封材を形成する段階後に、ソルダボール・ランドにソルダボールを形成する段階を含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
  11. 前記配線パターンと前記少なくとも１つのスルーホール・コンタクトは、メッキを介して形成することを特徴とする請求項７に記載の半導体パッケージの製造方法。
  12. 前記少なくとも１層の金属薄膜を形成する段階は、接着剤層の両面に２層の金属薄膜を形成することを含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
  13. 前記ボディ樹脂層を形成する段階は、前記少なくとも１つのスルーホール・コンタクトが前記ボディ樹脂層を貫通するように、前記ボディ樹脂層を、前記少なくとも１つのスルーホール・コンタクト及び前記配線パターンに圧着させることを含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
  14. 接着剤薄膜の第１面に、第１金属薄膜を形成する段階と、
    前記接着剤薄膜の第２面に、第２金属薄膜を形成する段階と、
    それぞれの前記第１金属薄膜及び第２金属薄膜上に配線パターンを形成する段階と、
    前記配線パターンの所定部分上に、スルーホール・コンタクトを形成する段階と、
    それぞれの前記第１金属薄膜及び第２金属薄膜上に、圧着を介して、ボディ樹脂層を結合させる段階と、
    前記接着剤薄膜を除去し、２個のプリ印刷回路基板に分離する段階と、
    前記分離されたそれぞれのプリ印刷回路基板のボディ樹脂層の上面上及び下面上に、ソルダ・レジストを塗布する段階と、
    前記それぞれのプリ印刷回路基板の配線パターンにソルダボール・ランドを形成する段階と、を有し、
    前記少なくとも１つのスルーホール・コンタクトの露出した表面は、バンプ・ランドに対応し、
    前記スルーホール・コンタクトは、前記配線パターンのうちの選択された部分に所定の高さで形成されて前記バンプ・ランドに利用され、
    前記配線パターンの所定部分上に、スルーホール・コンタクトを形成する段階で
    前記スルーホール・コンタクトが前記ボディ樹脂層の外部に突出するように、前記配線パターン及び前記スルーホール・コンタクトの高さが、前記ボディ樹脂層の厚みよりさらに大きくなるように形成されることを特徴とする少なくとも２枚の印刷回路基板の製造方法。
  15. 前記接着剤薄膜を除去する段階後に、第１金属薄膜及び第２金属薄膜を除去する段階をさらに含むことを特徴とする請求項１４に記載の少なくとも２枚の印刷回路基板の製造方法。
JP2011037985A 2010-02-25 2011-02-24 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法 Active JP5923243B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0017197 2010-02-25
KR1020100017197A KR101678052B1 (ko) 2010-02-25 2010-02-25 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
JP2011176317A JP2011176317A (ja) 2011-09-08
JP5923243B2 true JP5923243B2 (ja) 2016-05-24

Family

ID=44476853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037985A Active JP5923243B2 (ja) 2010-02-25 2011-02-24 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法

Country Status (4)

Country Link
US (2) US8241968B2 (ja)
JP (1) JP5923243B2 (ja)
KR (1) KR101678052B1 (ja)
CN (1) CN102196663B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
KR101902996B1 (ko) 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
KR101401988B1 (ko) * 2012-09-07 2014-05-30 주식회사 동부하이텍 반도체 패키지 및 반도체 패키지 형성 방법
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102084542B1 (ko) 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
JP6403542B2 (ja) * 2014-11-04 2018-10-10 エイブリック株式会社 半導体装置
KR102268781B1 (ko) 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101685849B1 (ko) * 2015-11-04 2016-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
CN107732488A (zh) * 2016-08-10 2018-02-23 泰科电子(上海)有限公司 连接件
KR102499518B1 (ko) 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
WO2018193614A1 (ja) * 2017-04-21 2018-10-25 三菱電機株式会社 半導体装置
KR102595293B1 (ko) * 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR102151989B1 (ko) * 2018-09-06 2020-09-04 주식회사 지로이아이 Psr 적용 쓰루홀 타입 단면 인쇄회로기판
KR102187538B1 (ko) * 2018-09-17 2020-12-07 주식회사 지로이아이 쓰루홀 타입 단면형 인쇄회로기판
KR20210101574A (ko) 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11676903B2 (en) 2020-08-20 2023-06-13 International Business Machines Corporation Combined backing plate and housing for use in bump bonded chip assembly

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP3451987B2 (ja) * 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP4449975B2 (ja) * 2001-12-25 2010-04-14 日立化成工業株式会社 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN100452342C (zh) * 2002-07-31 2009-01-14 索尼株式会社 制造内置器件的基板的方法
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
KR100736636B1 (ko) 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
KR100827620B1 (ko) * 2006-07-10 2008-05-07 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
JP2008153482A (ja) * 2006-12-19 2008-07-03 Sumitomo Bakelite Co Ltd インターポーザ基板を備えた半導体パッケージ
TWI334760B (en) * 2007-05-08 2010-12-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100832651B1 (ko) 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP5096855B2 (ja) * 2007-09-27 2012-12-12 新光電気工業株式会社 配線基板の製造方法及び配線基板
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP2009212098A (ja) * 2008-02-07 2009-09-17 Namics Corp 多層配線板用の部材、及び、多層配線板の製造方法
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
JP2010010288A (ja) * 2008-06-25 2010-01-14 Renesas Technology Corp 積層型半導体装置

Also Published As

Publication number Publication date
US20110207266A1 (en) 2011-08-25
KR20110097382A (ko) 2011-08-31
US8241968B2 (en) 2012-08-14
CN102196663A (zh) 2011-09-21
CN102196663B (zh) 2016-04-13
US20120307445A1 (en) 2012-12-06
KR101678052B1 (ko) 2016-11-22
JP2011176317A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
JP5923243B2 (ja) 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法
KR102397905B1 (ko) 인터포저 기판 및 반도체 패키지
US9685400B2 (en) Semiconductor package and method of forming the same
US20130200524A1 (en) Package-on-package type semiconductor packages and methods for fabricating the same
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR101912290B1 (ko) 팬-아웃 반도체 패키지
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US8022553B2 (en) Mounting substrate and manufacturing method thereof
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US20130181359A1 (en) Methods and Apparatus for Thinner Package on Package Structures
US7825500B2 (en) Manufacturing process and structure for embedded semiconductor device
JP2008218979A (ja) 電子パッケージ及びその製造方法
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
CN110391219A (zh) 扇出型半导体封装件
US8007285B2 (en) Circuit device and manufacturing method therefor
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US8558380B2 (en) Stack package and method for manufacturing the same
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
KR20120091694A (ko) 반도체 패키지
WO2016199437A1 (ja) 半導体装置
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
CN117500143A (zh) 印刷电路板
TW202123349A (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160418

R150 Certificate of patent or registration of utility model

Ref document number: 5923243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250