JP2021120991A - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP2021120991A JP2021120991A JP2020014013A JP2020014013A JP2021120991A JP 2021120991 A JP2021120991 A JP 2021120991A JP 2020014013 A JP2020014013 A JP 2020014013A JP 2020014013 A JP2020014013 A JP 2020014013A JP 2021120991 A JP2021120991 A JP 2021120991A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- region
- lead
- lead frame
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 claims abstract description 124
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000005520 cutting process Methods 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 24
- 230000003014 reinforcing effect Effects 0.000 claims description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000005476 soldering Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 28
- 229910000679 solder Inorganic materials 0.000 description 21
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体パッケージ製品の、半田接続部分を目視可能とする部位である門形状となる側面の開口面積を極力増大させ、強度低下による変形を防止可能で、且つ、個々の半導体パッケージに切断時の銅バリ発生を無くすリードフレームの提供。【解決手段】銅系金属板１０で形成されたリード１１の、外部接続用端子となる領域の一部を含み切断領域の境界線Ｌを跨る第１の領域１１−１に、一方の面側に開口した凹形状の非銅系材料からなる補強めっき層１４が形成され、リードの、補強めっき層が形成された第１の領域を含む第２の領域１１−２における一方の面側の表面に、非銅系材料からなる外部接続用めっき層１２が形成され、リードの、切断領域の境界線を所定の幅で跨ぐ第３の領域１１−３における他方の面側は、金属板の表面より下がった位置で補強めっき層が露出している。【選択図】図１
Description
本発明は、裏面側の外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いられるリードフレームに関する。
半導体パッケージの外部機器への組み込みに際し、半導体パッケージと、外部機器との半田接続状態の良・不良を目視で検査できるように、半田接続部分の可視化が求められている。
従来、外周部にアウターリードがない、例えば、ＱＦＮ（Quad-Flat No-leaded）タイプの半導体パッケージは、半導体パッケージの裏面側に露出している複数の外部接続用端子をプリント基板等の外部機器と接続する構造となっていたため、半田接続されているか否かを目視検査することが困難であった。
しかし、半田接続部分の目視検査ができないと、半田接続作業時に内在する接続不良が見逃され、その後の通電検査等で接続不良が発見されるまでの作業コストが余計にかかってしまう。また、半田接続部分は、Ｘ線装置を用いて透視検査することは可能ではあるが、それでは、Ｘ線装置の設備コストが増大してしまう。
そこで、従来、ＱＦＮタイプの半導体パッケージの半田接続部分における半田接続状態の良・不良を目視検査できるようにするための技術として、特許文献１には、リードフレームにおけるリードの一方の面側（裏面側）の外部接続用端子となる端子部の切断位置に、リードを横断する溝を形成することで、個々に切断されたときの半導体パッケージの裏面に露出する外部接続用端子に、端縁部にかけて空間部を設け、空間部に半田を介在させるようにして、半導体パッケージの側面に露出した外部接続用端子から半田接続部分を目視可能にすることが提案されている。
また、特許文献２には、リードフレームの一方の側の面（裏面）におけるリードの外部接続用端子となる領域を含む、切断領域の境界線を跨る所定領域の内側に凹部を設け、表面側を樹脂封止後に、凹部の側面が露出しうる位置で切断加工を施すことで、外部接続用端子が露出した側面が門形状となるようにし、半導体パッケージの側面に露出した外部接続用端子から半田接続部分を目視可能にする技術が開示されている。
特許文献１に記載のリードを横断する溝を形成する技術では、樹脂封止の際に溝に樹脂が入り込み、半田接続部分を目視可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
この点に関し、特許文献２に記載の外部接続用端子の側面が門形状となるようにする技術によれば、半田接続部分を目視可能にする空間部を得ることができるが、近年、門形状となる側面の開口面積をさらに拡げて、半田接続部分を極力目視し易くすることが望まれている。
また、この種のリードフレームには、個々の半導体パッケージを得るためにブレードを用いて切断加工をしたとき、リードフレームを形成する銅系材料によってバリが発生する問題もある。
半田接続部分の目視検査をし易くするために、特許文献２に記載のような構成のリードフレームにおける、外部接続用端子の門形状となる側面の開口面積を極力増大させると、切断対象となるリードを構成する銅系材料の体積が、切断領域の境界線を跨る位置で減少するため、バリの発生は低減できるが、リードが部分的に更に薄くなることで強度が不足し、半導体パッケージの組立工程において変形する虞がある。
本発明は、上記従来の課題を鑑みてなされたものであり、半導体パッケージ製品の、半田接続部分を目視可能とする部位である門形状となる側面の開口面積を極力増大させると同時に、リードの強度低下による変形を防止することが可能で、且つ、個々の半導体パッケージに切断したときに、銅系材料によるバリの発生を無くすことが可能なリードフレームを提供することを目的としている。
上記目的を達成するため、本発明によるリードフレームは、一方の側の面及び側面に外部接続用端子が露出する半導体パッケージに用いられるリードフレームであって、銅系材料からなる金属板より形成されたリードの、前記外部接続用端子となる領域の一部を含み、且つ、個々のパッケージに切断するための切断領域の境界線を跨る第１の領域に、一方の面側に開口した凹形状の非銅系材料からなる補強めっき層が形成され、前記リードの、前記補強めっき層が形成された前記第１の領域を含む第２の領域における一方の面側の表面に、非銅系材料からなる外部接続用めっき層が形成され、前記リードの、前記切断領域の境界線を所定の幅で跨ぐ第３の領域における他方の面側は、前記金属板の表面より下がった位置で補強めっき層が露出していることを特徴とする。
また、本発明のリードフレームにおいては、前記補強めっき層は、ニッケルを含むめっき層であり、前記補強めっき層における一方の面側に前記外部接続用めっき層が積層されているのが好ましい。
また、本発明のリードフレームにおいては、前記リードの、前記第３の領域は、前記補強めっき層と前記外部接続用めっき層のみで形成されているのが好ましい。
本発明によれば、半田接続状態の良・不良を目視検査可能であり、しかも、半田接続部分を目視可能とする部位である門形状となる側面の開口面積を極力増大させると同時に、リードの強度低下による変形を防止することが可能で、且つ、個々の半導体パッケージに切断したときに、銅系材料によるバリの発生を無くすことが可能なリードフレームが得られる。
以下、図面を参照して、本発明を実施するための形態の説明を行うこととする。
第１実施形態
第１実施形態のリードフレーム１は、図１に示すように、銅系材料からなる金属板１０より形成されたリード１１の、外部接続用端子となる領域の一部を含み、且つ、個々のパッケージに切断するための切断領域の境界線Ｌを跨り、ダムバー１３と交差する第１の領域１１−１に、一方の面側に開口した凹形状の非銅系材料からなる補強めっき層１４が形成されている。
補強めっき層１４は、ニッケルを含むめっき層からなり、図１(c)、図１(c’)に示すように、金属板１０の板厚の７０％以上の深さで開口し、且つ、金属板１０の板厚の７．５％以上の厚さを有している。
また、リード１１の、補強めっき層１４が形成された第１の領域１１−１を含む第２の領域１１−２における一方の面側の表面には、非銅系材料のめっき層からなる外部接続用めっき層１２が形成されている。
外部接続用めっき層１２は、補強めっき層１４における一方の面側に積層されている。
また、リード１１の、切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３における他方の面側は、金属板１０の表面より下がった位置で補強めっき層１４が露出している。
そして、リード１１の、第３の領域１１−３は、補強めっき層１４と外部接続用めっき層１２のみで形成されている。
このリード１１の切断領域の境界線Ｌの位置における、補強めっき層１４の他方の面側の表面は、金属板１０の一方の面側から金属板１０の板厚の略７５％〜９５％の深さに位置することが好ましい。
また、補強めっき層１４と外部接続用めっき層１２を合わせた厚さが、金属板１０の板厚の１０％以上を有することが好ましい。その厚さは、概ね５〜５５μｍの範囲が現実的である。
また、外部接続用めっき層１２は、ニッケル、パラジウム、金が順に積層されためっき層で構成することが好ましい。
第１実施形態
第１実施形態のリードフレーム１は、図１に示すように、銅系材料からなる金属板１０より形成されたリード１１の、外部接続用端子となる領域の一部を含み、且つ、個々のパッケージに切断するための切断領域の境界線Ｌを跨り、ダムバー１３と交差する第１の領域１１−１に、一方の面側に開口した凹形状の非銅系材料からなる補強めっき層１４が形成されている。
補強めっき層１４は、ニッケルを含むめっき層からなり、図１(c)、図１(c’)に示すように、金属板１０の板厚の７０％以上の深さで開口し、且つ、金属板１０の板厚の７．５％以上の厚さを有している。
また、リード１１の、補強めっき層１４が形成された第１の領域１１−１を含む第２の領域１１−２における一方の面側の表面には、非銅系材料のめっき層からなる外部接続用めっき層１２が形成されている。
外部接続用めっき層１２は、補強めっき層１４における一方の面側に積層されている。
また、リード１１の、切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３における他方の面側は、金属板１０の表面より下がった位置で補強めっき層１４が露出している。
そして、リード１１の、第３の領域１１−３は、補強めっき層１４と外部接続用めっき層１２のみで形成されている。
このリード１１の切断領域の境界線Ｌの位置における、補強めっき層１４の他方の面側の表面は、金属板１０の一方の面側から金属板１０の板厚の略７５％〜９５％の深さに位置することが好ましい。
また、補強めっき層１４と外部接続用めっき層１２を合わせた厚さが、金属板１０の板厚の１０％以上を有することが好ましい。その厚さは、概ね５〜５５μｍの範囲が現実的である。
また、外部接続用めっき層１２は、ニッケル、パラジウム、金が順に積層されためっき層で構成することが好ましい。
次に、図１に示す本実施形態のリードフレームの製造工程の一例を、図２、図３を用いて説明する。
まず、銅系材料の金属板１０を準備する（図２(a)、図３(a)参照）。
次に、金属板１０にエッチング・めっき兼用レジストマスク３１を形成し、ハーフエッチング加工を施すことで、一方の面側に凹部１１−１ａを形成する（図２(b)〜図２(d)、図３(b)〜図３(d)参照）。このハーフエッチング加工は、金属板１０の一方の面側から他方の面側に貫通することなく金属板１０の板厚の７０％以上（好ましくは７５％〜９５％）の深さで、別途形成するリード１１の、外部接続用端子となる領域の一部を含み、且つ、個々のパッケージに切断するための切断領域の境界線Ｌを跨り、ダムバー１３と交差する、第１の領域１１−１における一方の面側に、凹部１１−１ａを形成するハーフエッチング加工である。
次に、金属板１０の一方の面側から凹部１１−１ａの表面（内面）に金属板１０の板厚の７．５％（好ましくは１０％）以上の厚さのニッケル又はニッケル合金めっきを施して凹形状の補強めっき層１４を形成する（図２(e)、図３(e)参照）。そして、金属板１０に形成したエッチング・めっき兼用レジストマスク３１を除去する（図２(f)、図３(f)参照）。
まず、銅系材料の金属板１０を準備する（図２(a)、図３(a)参照）。
次に、金属板１０にエッチング・めっき兼用レジストマスク３１を形成し、ハーフエッチング加工を施すことで、一方の面側に凹部１１−１ａを形成する（図２(b)〜図２(d)、図３(b)〜図３(d)参照）。このハーフエッチング加工は、金属板１０の一方の面側から他方の面側に貫通することなく金属板１０の板厚の７０％以上（好ましくは７５％〜９５％）の深さで、別途形成するリード１１の、外部接続用端子となる領域の一部を含み、且つ、個々のパッケージに切断するための切断領域の境界線Ｌを跨り、ダムバー１３と交差する、第１の領域１１−１における一方の面側に、凹部１１−１ａを形成するハーフエッチング加工である。
次に、金属板１０の一方の面側から凹部１１−１ａの表面（内面）に金属板１０の板厚の７．５％（好ましくは１０％）以上の厚さのニッケル又はニッケル合金めっきを施して凹形状の補強めっき層１４を形成する（図２(e)、図３(e)参照）。そして、金属板１０に形成したエッチング・めっき兼用レジストマスク３１を除去する（図２(f)、図３(f)参照）。
次に、内部接続用めっき層と外部接続用めっき層の形成について説明する。
まず、内部接続用めっき層と外部接続用めっき層とに同じ材料のめっき層が必要なリードフレームの場合は、めっき層を形成する部分が開口したレジストマスクを両面に形成してめっき加工を行う。例えば、ニッケル、パラジウム、金の順でめっきを施し、その後に両面のレジストマスクを除去する。
また、内部接続用めっき層と外部接続用めっき層とに異なる材料のめっき層が必要なリードフレームの場合は、他方の面側に内部接続用めっき層を形成する部分が開口したレジストマスクを形成し、一方の面側は全面を覆うレジストマスクを形成して、めっき加工を行い、例えば、銀めっきを施して内部接続用めっき層を形成し、その後に両面のレジストマスクを除去する。次に、他方の面側に全面を覆うレジストマスクを形成し、一方の面側は外部接続用めっき層を形成する部分が開口したレジストマスクを形成して、めっき加工を行い、例えば、ニッケル、パラジウム、金の順でめっきを施し、その後に両面のレジストマスクを除去する。
また、内部接続用めっき層は形成せず、外部接続用めっき層のみが必要なリードフレームの場合は、他方の面側に全面を覆うレジストマスクを形成し、一方の面側は外部接続用めっき層を形成する部分が開口したレジストマスクを形成して、めっき加工を行い、例えば、ニッケル、パラジウム、金の順でめっきを施し、その後に両面のレジストマスクを除去する。
まず、内部接続用めっき層と外部接続用めっき層とに同じ材料のめっき層が必要なリードフレームの場合は、めっき層を形成する部分が開口したレジストマスクを両面に形成してめっき加工を行う。例えば、ニッケル、パラジウム、金の順でめっきを施し、その後に両面のレジストマスクを除去する。
また、内部接続用めっき層と外部接続用めっき層とに異なる材料のめっき層が必要なリードフレームの場合は、他方の面側に内部接続用めっき層を形成する部分が開口したレジストマスクを形成し、一方の面側は全面を覆うレジストマスクを形成して、めっき加工を行い、例えば、銀めっきを施して内部接続用めっき層を形成し、その後に両面のレジストマスクを除去する。次に、他方の面側に全面を覆うレジストマスクを形成し、一方の面側は外部接続用めっき層を形成する部分が開口したレジストマスクを形成して、めっき加工を行い、例えば、ニッケル、パラジウム、金の順でめっきを施し、その後に両面のレジストマスクを除去する。
また、内部接続用めっき層は形成せず、外部接続用めっき層のみが必要なリードフレームの場合は、他方の面側に全面を覆うレジストマスクを形成し、一方の面側は外部接続用めっき層を形成する部分が開口したレジストマスクを形成して、めっき加工を行い、例えば、ニッケル、パラジウム、金の順でめっきを施し、その後に両面のレジストマスクを除去する。
ここで、図２、図３で外部接続用めっき層を形成する工程を再度説明する。
金属板１０の両面にドライフィルムレジスト等の第２のレジスト層Ｒ２を形成する（図２(g)、図３(g)参照）。次いで、所定パターンが描画されたガラスマスクを用いて、金属板１０の一方の面側の第２のレジスト層Ｒ２を露光し、他方の面側の第２のレジスト層は全面を露光し、現像を行い、リード１１の第２の領域１１−２に対応する部位を開口し、それ以外の部位を覆っためっき用レジストマスク３２を形成する（図２(h)、図３(h)参照）。次いで、めっき用レジストマスク３２から露出した部位に、例えば、ニッケル、パラジウム、金の順でめっきを施す（図２(i)、図３(i)参照）。これにより、リード１１の、凹形状の補強めっき層１４が形成された第１の領域１１−１を含む、第２の領域１１−２における一方の面側の表面に外部接続用めっき層１２が形成される。
このとき、補強めっき層１４と外部接続用めっき層１２とを合わせた厚さが、金属板１０の板厚の７．５％（好ましくは１０％）以上を有するように形成するのが良い。
また、外部接続用めっき層の表面は、粗化面を備えても良い。外部接続用めっき層の表面が粗化面を備えるには、例えば、外部接続用めっき層のニッケルめっきを粗化面として形成し、パラジウム、金の順でめっき層を積層してもよい。
次いで、めっき用レジストマスク３２を除去する（図２(j)、図３(j)参照）。
金属板１０の両面にドライフィルムレジスト等の第２のレジスト層Ｒ２を形成する（図２(g)、図３(g)参照）。次いで、所定パターンが描画されたガラスマスクを用いて、金属板１０の一方の面側の第２のレジスト層Ｒ２を露光し、他方の面側の第２のレジスト層は全面を露光し、現像を行い、リード１１の第２の領域１１−２に対応する部位を開口し、それ以外の部位を覆っためっき用レジストマスク３２を形成する（図２(h)、図３(h)参照）。次いで、めっき用レジストマスク３２から露出した部位に、例えば、ニッケル、パラジウム、金の順でめっきを施す（図２(i)、図３(i)参照）。これにより、リード１１の、凹形状の補強めっき層１４が形成された第１の領域１１−１を含む、第２の領域１１−２における一方の面側の表面に外部接続用めっき層１２が形成される。
このとき、補強めっき層１４と外部接続用めっき層１２とを合わせた厚さが、金属板１０の板厚の７．５％（好ましくは１０％）以上を有するように形成するのが良い。
また、外部接続用めっき層の表面は、粗化面を備えても良い。外部接続用めっき層の表面が粗化面を備えるには、例えば、外部接続用めっき層のニッケルめっきを粗化面として形成し、パラジウム、金の順でめっき層を積層してもよい。
次いで、めっき用レジストマスク３２を除去する（図２(j)、図３(j)参照）。
次に、金属板１０にエッチング加工を施すことで、リードフレーム形状を形成する。詳しくは、金属板の両面にドライフィルムレジスト等の第３のレジスト層Ｒ３を形成する（図３(k)参照）。次いで、所定パターンが描かれたガラスマスクを用いて金属板１０の両面それぞれの第３のレジスト層Ｒ３を露光し、現像を行うことで、金属板１０の他方の面側における、リードフレームのリード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３に対応する部位を除いた部位と、ダムバーとなる部位とを含むリードフレーム形状に必要な部位を覆い、それ以外の部位を露出させたエッチング用レジストマスク３３を形成するとともに、金属板１０の一方の面側における、リードフレーム形状に必要な部位を覆い、それ以外の部位を露出させたエッチング用レジストマスク３３を形成する（図３(l)参照）。
次いで、エッチング液を用いて金属板１０の両方の面側からエッチング加工を施し、個々のリードフレームの領域がダムバー１３に連結される多列型リードフレームを形成する（図３(m)参照）。なお、このエッチング液には、銅系材料を溶解し、補強めっき層１４は溶解されない液を用いる。
このエッチング加工により、リード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域における他方の面側は、金属板１０の表面より下がった位置で補強めっき層１４が露出する。
他方の面側のエッチング用レジストマスク３３は、リード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３に対応する部位が開口しているため、エッチング加工により第３の領域１１−３における他方の面側とその側面部分の銅系材料が溶解されて除去される。その結果、リード１１の切断領域の境界線Ｌ上には、補強めっき層１４と外部接続用めっき層１２のみで形成されることになる。
次いで、エッチング用レジストマスク３３を除去する（図３(n)参照）。
これにより、本実施形態のリードフレーム１が出来上がる。
なお、エッチング加工を施すことによるリードフレーム１の形成時には、リードの中間部分やその他の必要箇所にハーフエッチング加工を施しても良い。
次いで、エッチング液を用いて金属板１０の両方の面側からエッチング加工を施し、個々のリードフレームの領域がダムバー１３に連結される多列型リードフレームを形成する（図３(m)参照）。なお、このエッチング液には、銅系材料を溶解し、補強めっき層１４は溶解されない液を用いる。
このエッチング加工により、リード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域における他方の面側は、金属板１０の表面より下がった位置で補強めっき層１４が露出する。
他方の面側のエッチング用レジストマスク３３は、リード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３に対応する部位が開口しているため、エッチング加工により第３の領域１１−３における他方の面側とその側面部分の銅系材料が溶解されて除去される。その結果、リード１１の切断領域の境界線Ｌ上には、補強めっき層１４と外部接続用めっき層１２のみで形成されることになる。
次いで、エッチング用レジストマスク３３を除去する（図３(n)参照）。
これにより、本実施形態のリードフレーム１が出来上がる。
なお、エッチング加工を施すことによるリードフレーム１の形成時には、リードの中間部分やその他の必要箇所にハーフエッチング加工を施しても良い。
次に、本実施形態のリードフレームを用いた半導体装置の製造手順を、図４、図５を用いて説明する。
まず、リードフレームの他方の面側の所定の部位に半導体素子を搭載し、半導体素子の電極と内部接続用端子とをワイヤーボンディング接続あるいはフリップチップ実装する（図示省略）。
次に、外部機器との接続側である一方の面側にシート状のマスキングテープｍ１を貼り付け（図４(a)参照）、図示しないモールド金型をセットし、半導体素子搭載側を樹脂２１で封止する（図４(b)参照）。このとき、補強めっき層１４及び外部接続用めっき層１２が積層されて形成された凹形状の部分は、一方の側の端面がマスキングテープｍ１に密着し、内部が密閉された状態となる。このため、封止樹脂形成時に、補強めっき層１４及び外部接続用めっき層１２が積層されて形成された凹形状の部分の内部には、樹脂２１が浸入することがない。
次に、マスキングテープｍ１を除去し（図４(c)参照）、所定の半導体装置４０の寸法に切断する（図４(d)、図４(d’)参照）。これにより、本実施形態のリードフレームを用いた半導体装置４０が完成する（図４(e)参照）。
このようにして得た、本実施形態のリードフレーム１を用いた半導体パッケージ４０の外部接続用端子をプリント基板８０の端子８１に半田接続すると、半田９０は半導体パッケージ４０の側面に露出した外部接続用端子の門形状の開口から半田接続部分を目視確認でき、接続状態の良・不良を目視検査できる状態となる（図５参照）。
まず、リードフレームの他方の面側の所定の部位に半導体素子を搭載し、半導体素子の電極と内部接続用端子とをワイヤーボンディング接続あるいはフリップチップ実装する（図示省略）。
次に、外部機器との接続側である一方の面側にシート状のマスキングテープｍ１を貼り付け（図４(a)参照）、図示しないモールド金型をセットし、半導体素子搭載側を樹脂２１で封止する（図４(b)参照）。このとき、補強めっき層１４及び外部接続用めっき層１２が積層されて形成された凹形状の部分は、一方の側の端面がマスキングテープｍ１に密着し、内部が密閉された状態となる。このため、封止樹脂形成時に、補強めっき層１４及び外部接続用めっき層１２が積層されて形成された凹形状の部分の内部には、樹脂２１が浸入することがない。
次に、マスキングテープｍ１を除去し（図４(c)参照）、所定の半導体装置４０の寸法に切断する（図４(d)、図４(d’)参照）。これにより、本実施形態のリードフレームを用いた半導体装置４０が完成する（図４(e)参照）。
このようにして得た、本実施形態のリードフレーム１を用いた半導体パッケージ４０の外部接続用端子をプリント基板８０の端子８１に半田接続すると、半田９０は半導体パッケージ４０の側面に露出した外部接続用端子の門形状の開口から半田接続部分を目視確認でき、接続状態の良・不良を目視検査できる状態となる（図５参照）。
本実施形態のリードフレーム１によれば、半導体パッケージを外部機器に半田接続したときの半田接続部分を、側面から目視確認でき、しかも、金属板の板厚の７．５％以上の厚さで補強めっき層を形成することによって、従来よりも門形状の開口面積を大きく（広く）形成しても、リード１１の強度低下がなく半導体パッケージの製造工程で生じる変形を防止できる。そして、切断領域の境界線Ｌでブレードによる切断加工が行われたときに、半導体パッケージの側面となる切断面に銅系材料がないため、従来発生していた、半導体パッケージの側面に露出した外部接続用端子における銅系材料によるバリの発生を無くすことができる。
その結果、ブレードにより個々の半導体パッケージに切断加工する工程の生産性も向上する。
その結果、ブレードにより個々の半導体パッケージに切断加工する工程の生産性も向上する。
実施例１
まず、厚さ０．２ｍｍの銅系材料の金属板１０を準備し（図２(a)、図３(a)参照）、両面に第１のレジスト層Ｒ１としてドライフィルムレジストをラミネートした（図２(b)、図３(b)参照）。
次に、露光・現像を行い他方の面側（表面側）には全面を覆うエッチング・めっき兼用レジストマスク３１を形成し、一方の面側（裏面側）には、第１の領域１１−１に、凹部１１−１ａを形成するための開口を備え、それ以外の部位を覆うエッチング・めっき兼用レジストマスク３１を形成した（図２(c)、図３(c)参照）。
次に、エッチング液を用いて金属板１０にハーフエッチング加工を行い、金属板１０の一方の側の面に凹部１１−１ａを形成した（図２(d)、図３(d)参照）。形成した凹部１１−１ａの底面の部分は、金属板１０が０．０１〜０．０５ｍｍ程度の薄い肉厚となるようにエッチング条件を調整したところ、約０．２５ｍｍの肉厚となった。凹部１１−１ａの幅方向は、リード１１の幅寸法と同じ０．３ｍｍとした。
次に、エッチング・めっき兼用レジストマスク３１を用いてめっき加工を行い、凹部１１−１ａに設定厚さ２０μｍのニッケルめっきを施して、一方の面側が開口した凹形状の補強めっき層１４を形成した（図２(e)、図３(e)参照）。
その後、両面のエッチング・めっき兼用レジストマスク３１を除去した（図２(f)、図３(f)参照）。
まず、厚さ０．２ｍｍの銅系材料の金属板１０を準備し（図２(a)、図３(a)参照）、両面に第１のレジスト層Ｒ１としてドライフィルムレジストをラミネートした（図２(b)、図３(b)参照）。
次に、露光・現像を行い他方の面側（表面側）には全面を覆うエッチング・めっき兼用レジストマスク３１を形成し、一方の面側（裏面側）には、第１の領域１１−１に、凹部１１−１ａを形成するための開口を備え、それ以外の部位を覆うエッチング・めっき兼用レジストマスク３１を形成した（図２(c)、図３(c)参照）。
次に、エッチング液を用いて金属板１０にハーフエッチング加工を行い、金属板１０の一方の側の面に凹部１１−１ａを形成した（図２(d)、図３(d)参照）。形成した凹部１１−１ａの底面の部分は、金属板１０が０．０１〜０．０５ｍｍ程度の薄い肉厚となるようにエッチング条件を調整したところ、約０．２５ｍｍの肉厚となった。凹部１１−１ａの幅方向は、リード１１の幅寸法と同じ０．３ｍｍとした。
次に、エッチング・めっき兼用レジストマスク３１を用いてめっき加工を行い、凹部１１−１ａに設定厚さ２０μｍのニッケルめっきを施して、一方の面側が開口した凹形状の補強めっき層１４を形成した（図２(e)、図３(e)参照）。
その後、両面のエッチング・めっき兼用レジストマスク３１を除去した（図２(f)、図３(f)参照）。
次に、補強めっき層１４を形成した金属板１０の両面に第２のレジスト層Ｒ２としてドライフィルムレジストをラミネートした（図２(g)、図３(g)参照）。
次に、所定パターンが描画されたガラスマスクを用いて、露光・現像を行い他方の面側には、内部接続用端子となる領域（不図示）に対応する部位を開口し、それ以外の部位を覆っためっき用レジストマスク３２を形成し、一方の面側には、凹形状の補強めっき層１４が形成された第１の領域１１−１を含む第２の領域１１−２に対応する部位を開口し、それ以外の部位を覆っためっき用レジストマスク３２を形成した（図２(h)、図３(h)参照）。
次に、めっき加工を行い、順に設定厚さ１μｍのニッケルめっき、設定厚さ０．０１μｍのパラジウムめっき、設定厚さ０．００１μｍの金めっきを施して、他方の面側には、リード１１の内部接続用端子となる領域（不図示）の表面に内部接続用めっき層（不図示）を形成するとともに、一方の面側には、外部接続用めっき層１２を形成した（図２(i)、図３(i)参照）。このめっき加工により、先に形成した凹形状の補強めっき層１４の上に更にニッケル、パラジウム、金のめっきが積層された構成になった。
その後、両面のレジストマスク３２を除去した（図２(j)、図３(j)参照）。
次に、所定パターンが描画されたガラスマスクを用いて、露光・現像を行い他方の面側には、内部接続用端子となる領域（不図示）に対応する部位を開口し、それ以外の部位を覆っためっき用レジストマスク３２を形成し、一方の面側には、凹形状の補強めっき層１４が形成された第１の領域１１−１を含む第２の領域１１−２に対応する部位を開口し、それ以外の部位を覆っためっき用レジストマスク３２を形成した（図２(h)、図３(h)参照）。
次に、めっき加工を行い、順に設定厚さ１μｍのニッケルめっき、設定厚さ０．０１μｍのパラジウムめっき、設定厚さ０．００１μｍの金めっきを施して、他方の面側には、リード１１の内部接続用端子となる領域（不図示）の表面に内部接続用めっき層（不図示）を形成するとともに、一方の面側には、外部接続用めっき層１２を形成した（図２(i)、図３(i)参照）。このめっき加工により、先に形成した凹形状の補強めっき層１４の上に更にニッケル、パラジウム、金のめっきが積層された構成になった。
その後、両面のレジストマスク３２を除去した（図２(j)、図３(j)参照）。
次に、金属板１０の両面に第３のレジスト層Ｒ３としてドライフィルムレジストをラミネートした（図３(k)参照）。
次に、露光・現像を行い他方の面側は、内部接続用めっき層（不図示）を含めてリードフレームとして必要な部位を覆い、リード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３の金属板１０を除去するための開口を含めたエッチング用レジストマスク３３を形成し、一方の面側は、外部接続用めっき層１２を含めてリードフレームとして必要な部位を覆い、それ以外の部位を露出させたエッチング用レジストマスク３３を形成した（図３(l)参照）。
次に、銅系材料を溶解し、補強めっき層を溶解しないエッチング液を用いてエッチング加工を行い、金属板１０から所定のリードフレーム形状を形成した（図３(m)参照）。
その後、両面のレジストマスク３３を除去した（図３(n)参照）。
このようにしてリード１１の切断領域の境界線Ｌを跨ぐ部位が補強めっき層１４及び外部接続用めっき層１２で形成され、一方の面側には、外部接続用めっき層１２の内側に、凹形状の開口を備えた実施例１のリードフレームを得た。
得られた実施例１のリードフレームには、凹形状の開口を備えたリード１１の変形が無いことが確認できた。
次に、露光・現像を行い他方の面側は、内部接続用めっき層（不図示）を含めてリードフレームとして必要な部位を覆い、リード１１の切断領域の境界線Ｌを所定の幅で跨ぐ第３の領域１１−３の金属板１０を除去するための開口を含めたエッチング用レジストマスク３３を形成し、一方の面側は、外部接続用めっき層１２を含めてリードフレームとして必要な部位を覆い、それ以外の部位を露出させたエッチング用レジストマスク３３を形成した（図３(l)参照）。
次に、銅系材料を溶解し、補強めっき層を溶解しないエッチング液を用いてエッチング加工を行い、金属板１０から所定のリードフレーム形状を形成した（図３(m)参照）。
その後、両面のレジストマスク３３を除去した（図３(n)参照）。
このようにしてリード１１の切断領域の境界線Ｌを跨ぐ部位が補強めっき層１４及び外部接続用めっき層１２で形成され、一方の面側には、外部接続用めっき層１２の内側に、凹形状の開口を備えた実施例１のリードフレームを得た。
得られた実施例１のリードフレームには、凹形状の開口を備えたリード１１の変形が無いことが確認できた。
実施例２
実施例１と同様に金属板１０の一方の面側に凹部１１−１ａを形成した後、凹部１１−１ａの表面に設定厚さ１５μｍのニッケルめっきを施して、一方の面側が開口した凹形状の補強めっき層１４を形成した。
その後、実施例１と同様に内部接続用めっき層（不図示）、外部接続用めっき層１２を形成し、エッチング加工を行ってリードフレーム形状を形成し、実施例２のリードフレームを得た。
得られた実施例２のリードフレームには、凹形状の開口を備えたリード１１の変形が無いことが確認できた。
実施例１と同様に金属板１０の一方の面側に凹部１１−１ａを形成した後、凹部１１−１ａの表面に設定厚さ１５μｍのニッケルめっきを施して、一方の面側が開口した凹形状の補強めっき層１４を形成した。
その後、実施例１と同様に内部接続用めっき層（不図示）、外部接続用めっき層１２を形成し、エッチング加工を行ってリードフレーム形状を形成し、実施例２のリードフレームを得た。
得られた実施例２のリードフレームには、凹形状の開口を備えたリード１１の変形が無いことが確認できた。
実施例３
実施例１と同様に金属板１０の一方の面側に凹部１１−１ａを形成した後、凹部１１−１ａの表面に設定厚さ１０μｍのニッケルめっきを施して、一方の面側が開口した凹形状の補強めっき層１４を形成した。
その後、実施例１と同様に内部接続用めっき層（不図示）、外部接続用めっき層１２を形成し、エッチング加工を行ってリードフレーム形状を形成し、実施例３のリードフレームを得た。
得られた実施例３のリードフレームには、凹形状の開口を備えたリード１１の変形が確認され、補強めっき層１４が効果的に機能していないことが認められる結果となった。
実施例１と同様に金属板１０の一方の面側に凹部１１−１ａを形成した後、凹部１１−１ａの表面に設定厚さ１０μｍのニッケルめっきを施して、一方の面側が開口した凹形状の補強めっき層１４を形成した。
その後、実施例１と同様に内部接続用めっき層（不図示）、外部接続用めっき層１２を形成し、エッチング加工を行ってリードフレーム形状を形成し、実施例３のリードフレームを得た。
得られた実施例３のリードフレームには、凹形状の開口を備えたリード１１の変形が確認され、補強めっき層１４が効果的に機能していないことが認められる結果となった。
１ リードフレーム
１０ 金属板
１１ リード
１１−１ 第１の領域
１１−１ａ 凹部
１１−２ 第２の領域
１１−３ 第３の領域
１２ 外部接続用めっき層
１３ ダムバー
１４ 補強めっき層
２１ 封止樹脂
３１ エッチング・めっき兼用レジストマスク
３２ めっき用レジストマスク
３３ エッチング用レジストマスク
４０ 半導体パッケージ
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
ｍ１ マスキングテープ
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
Ｒ３ 第３のレジスト層
１０ 金属板
１１ リード
１１−１ 第１の領域
１１−１ａ 凹部
１１−２ 第２の領域
１１−３ 第３の領域
１２ 外部接続用めっき層
１３ ダムバー
１４ 補強めっき層
２１ 封止樹脂
３１ エッチング・めっき兼用レジストマスク
３２ めっき用レジストマスク
３３ エッチング用レジストマスク
４０ 半導体パッケージ
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
ｍ１ マスキングテープ
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
Ｒ３ 第３のレジスト層
Claims (3)
- 一方の側の面及び側面に外部接続用端子が露出する半導体パッケージに用いられるリードフレームであって、
銅系材料からなる金属板より形成されたリードの、前記外部接続用端子となる領域の一部を含み、且つ、個々のパッケージに切断するための切断領域の境界線を跨る第１の領域に、一方の面側に開口した凹形状の非銅系材料からなる補強めっき層が形成され、
前記リードの、前記補強めっき層が形成された前記第１の領域を含む第２の領域における一方の面側の表面に、非銅系材料からなる外部接続用めっき層が形成され、
前記リードの、前記切断領域の境界線を所定の幅で跨ぐ第３の領域における他方の面側は、前記金属板の表面より下がった位置で補強めっき層が露出していることを特徴とするリードフレーム。 - 前記補強めっき層は、ニッケルを含むめっき層であり、
前記補強めっき層における一方の面側に前記外部接続用めっき層が積層されていることを特徴とする請求項１に記載のリードフレーム。 - 前記リードの、前記第３の領域は、前記補強めっき層と前記外部接続用めっき層のみで形成されていることを特徴とする請求項１に記載のリードフレーム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020014013A JP7408885B2 (ja) | 2020-01-30 | 2020-01-30 | リードフレーム |
| TW110102581A TWI811617B (zh) | 2020-01-30 | 2021-01-22 | 引線框架 |
| CN202110118804.1A CN113270387A (zh) | 2020-01-30 | 2021-01-28 | 引线框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020014013A JP7408885B2 (ja) | 2020-01-30 | 2020-01-30 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021120991A true JP2021120991A (ja) | 2021-08-19 |
| JP7408885B2 JP7408885B2 (ja) | 2024-01-09 |
Family
ID=77228031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020014013A Active JP7408885B2 (ja) | 2020-01-30 | 2020-01-30 | リードフレーム |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7408885B2 (ja) |
| CN (1) | CN113270387A (ja) |
| TW (1) | TWI811617B (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6169842U (ja) * | 1984-10-13 | 1986-05-13 | ||
| JPH04254366A (ja) * | 1991-01-30 | 1992-09-09 | Ibiden Co Ltd | 両面金属箔張フィルム基材及びこれを主材とする電子部品搭載用フィルムキャリア並びにこれらの製造方法 |
| JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| WO2015145651A1 (ja) * | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2018126038A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Packaged semiconductor device with a particle roughened surface |
| JP2018139263A (ja) * | 2017-02-24 | 2018-09-06 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4372508B2 (ja) * | 2003-10-06 | 2009-11-25 | ローム株式会社 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置 |
| TWI397964B (zh) * | 2011-01-19 | 2013-06-01 | Unisem Mauritius Holdings Ltd | 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 |
| JP6841550B2 (ja) * | 2017-05-29 | 2021-03-10 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
2020
- 2020-01-30 JP JP2020014013A patent/JP7408885B2/ja active Active
-
2021
- 2021-01-22 TW TW110102581A patent/TWI811617B/zh active
- 2021-01-28 CN CN202110118804.1A patent/CN113270387A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6169842U (ja) * | 1984-10-13 | 1986-05-13 | ||
| JPH04254366A (ja) * | 1991-01-30 | 1992-09-09 | Ibiden Co Ltd | 両面金属箔張フィルム基材及びこれを主材とする電子部品搭載用フィルムキャリア並びにこれらの製造方法 |
| JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| WO2015145651A1 (ja) * | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2018126038A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Packaged semiconductor device with a particle roughened surface |
| JP2018139263A (ja) * | 2017-02-24 | 2018-09-06 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7408885B2 (ja) | 2024-01-09 |
| CN113270387A (zh) | 2021-08-17 |
| TWI811617B (zh) | 2023-08-11 |
| TW202129862A (zh) | 2021-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| TWI668826B (zh) | Lead frame, semiconductor device | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| TWI611539B (zh) | 半導體裝置及其製造方法 | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| JP7311226B2 (ja) | リードフレーム | |
| JPH06291234A (ja) | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| US20220181239A1 (en) | Semiconductor package having side wall plating | |
| JP2017168690A (ja) | 多列型リードフレーム及びその製造方法 | |
| JP7408885B2 (ja) | リードフレーム | |
| JP7292776B2 (ja) | リードフレーム | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP7509584B2 (ja) | リードフレーム | |
| JP7184429B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
| TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
| TW202147537A (zh) | 引線框架 | |
| JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
| JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2005123363A (ja) | Ｂｃｃ用リードフレームとその製造方法及びこれを用いた半導体装置 | |
| JP2019075483A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7408885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |