CN113270387A - 引线框架 - Google Patents
引线框架 Download PDFInfo
- Publication number
- CN113270387A CN113270387A CN202110118804.1A CN202110118804A CN113270387A CN 113270387 A CN113270387 A CN 113270387A CN 202110118804 A CN202110118804 A CN 202110118804A CN 113270387 A CN113270387 A CN 113270387A
- Authority
- CN
- China
- Prior art keywords
- region
- plating layer
- lead
- external connection
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 238000005530 etching Methods 0.000 description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002594 fluoroscopy Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种引线框架，能够使半导体封装制品侧面的开口面积尽量增大，同时能够防止由强度降低引起的变形，并且在切断成一个一个半导体封装件时不会产生铜毛刺，所述侧面能够目视焊接部分的部位，且将会形成为门形。在由铜系金属板形成的引线的第1区域，形成有由非铜系材料构成且一面侧开口的凹形补强镀覆层，第1区域包含将会成为外部连接用端子的区域的一部分，且横跨切断区域的边界线，在引线的包含形成有补强镀覆层的第1区域的第2区域的一面侧的表面，形成由非铜系材料构成的外部连接用镀覆层，在引线的以规定宽度横跨切断区域的边界线的第3区域的另一面侧，比金属板的表面靠下的位置处露出有补强镀覆层。
Description
技术领域
本发明涉及一种用于制造半导体封装件的引线框架，所述半导体封装件是背面侧的外部连接用端子与印刷基板等外部设备连接这种类型的。
背景技术
将半导体封装件组装到外部设备时，要求焊接部分可视化，以便能够目视检查半导体封装件与外部设备的焊接状态是良好还是不良。
以往，外周部未设外部引线的例如QFN(Quad-Flat No-leaded，方形扁平无引脚)型半导体封装件的结构是，将露出于半导体封装件背面侧的多个外部连接用端子与印刷基板等外部设备连接，所以难以目视检查两者是否已焊接。
但是，如果不能目视检查焊接部分，那么就无法在焊接作业时发现内在的连接不良，从而需要额外付出作业成本，直至之后在通电检查等中发现连接不良为止。另外，焊接部分也可以使用X射线装置来透视检查，但这样会导致X射线装置的设备成本增大。
因此，以往，作为能够用于目视检查QFN型半导体封装件的焊接部分的焊接状态是良好还是不良的技术，在专利文献1中提出了一种方案：在引线框架的引线的一面侧(背面侧)的将会成为外部连接用端子的端子部的切断位置处形成横穿引线的槽，由此在露出于已被切断成一个一个的半导体封装件背面的外部连接用端子处设置延伸到端缘部的空间部，并将焊料介置于空间部，从而能够从露出于半导体封装件侧面的外部连接用端子目视焊接部分。
另外，在专利文献2中揭示了一种技术：在规定区域的内侧设置凹部，对正面侧进行树脂密封后，在凹部的侧面有可能露出的位置处实施切断加工，由此使外部连接用端子露出的侧面成为门形，从而能够从露出于半导体封装件侧面的外部连接用端子目视焊接部分，所述规定区域包含引线框架的其中一侧的面(背面)的将会成为引线的外部连接用端子的区域，且横跨切断区域的边界线。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2000-294715号公报
[专利文献2]日本专利特开2018-200994号公报
发明内容
[发明欲解决之课题]
在专利文献1所记载的形成横穿引线的槽的技术中，进行树脂密封时树脂会进入槽中，导致能够用于目视焊接部分的空间部无法形成，从而半导体封装制品的良率有可能变差。
关于这一点，虽然根据专利文献2所记载的使外部连接用端子的侧面形成为门形的技术，可以获得能够目视焊接部分的空间部，但近年来，人们希望能进一步扩大形成为门形的侧面的开口面积，以便容易尽可能地目视焊接部分。
另外，这种引线框架还存在如下问题：在使用刀片进行切断加工来获得一个一个半导体封装件时，会因形成引线框架的铜系材料而产生毛刺。
如果为了容易目视检查焊接部分，而在结构如专利文献2所述的引线框架中使外部连接用端子的将会形成为门形的侧面的开口面积尽量增大，那么构成作为切断对象的引线的铜系材料的体积会在横跨切断区域的边界线的位置处减少，从而可以减少毛刺的产生，但与此同时引线也会局部变得更薄，从而强度不足，在半导体封装件的组装工序中有可能发生变形。
本发明是鉴于所述以往的问题而完成的，目的在于提供一种引线框架，其能够使半导体封装制品侧面的开口面积尽量增大，同时能够防止由引线的强度降低引起的变形，并且在切断成一个一个半导体封装件时不会产生铜系材料造成的毛刺，所述侧面是能够目视焊接部分的部位，且将会形成为门形。
[用以解决课题的手段]
为了达到所述目的，本发明的引线框架用于在其中一侧的面以及侧面露出外部连接用端子的半导体封装件，在由铜系材料所构成的金属板形成的引线的第1区域，形成有由非铜系材料构成且一面侧开口的凹形补强镀覆层，所述第1区域包含将会成为所述外部连接用端子的区域的一部分，且横跨用于切断成一个一个封装件的切断区域的边界线，在所述引线的包含形成有所述补强镀覆层的所述第1区域的第2区域的一面侧的表面，形成有由非铜系材料构成的外部连接用镀覆层，在所述引线的以规定宽度横跨所述切断区域的边界线的第3区域的另一面侧，比所述金属板的表面靠下的位置处露出有补强镀覆层。
另外，本发明的引线框架优选：所述补强镀覆层是包含镍的镀覆层，且在所述补强镀覆层的一面侧层叠有所述外部连接用镀覆层。
另外，本发明的引线框架优选：所述引线的所述第3区域仅由所述补强镀覆层和所述外部连接用镀覆层形成。
[发明的效果]
根据本发明，可获得一种引线框架，其能够目视检查焊接状态是良好还是不良，而且能够使侧面的开口面积尽量增大，同时能够防止由引线的强度降低引起的变形，并且在切断成一个一个半导体封装件时不会产生铜系材料造成的毛刺，所述侧面是能够目视焊接部分的部位，且将会形成为门形。
附图说明
图1是表示本发明的第1实施方式的引线框架的主要部分结构的说明图，且(a)是从一面侧(与外部设备连接的一侧)进行观察的图，(b)是从与(a)相反侧进行观察的图，(c)是(a)的引线框架中的成为外部连接用端子的区域的A-A剖视图，(c')是(c)的局部放大图，(d)是(a)的引线框架中的成为外部连接用端子的区域的B-B剖视图。
图2是以图1(a)的A-A剖面表示图1的引线框架的制造步骤的一例的说明图。
图3是以图1(a)的B-B剖面表示图1的引线框架的制造步骤的一例的说明图。
图4是表示使用按照图2及图3的制造步骤制造而成的引线框架的封装件的制造步骤的一例的说明图。
图5是表示将按照图4的制造步骤制造而成的半导体封装件的外部连接用端子焊接在外部设备上的状态的从与图4(e)相同侧进行观察的侧视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
第1实施方式
如图1所示，第1实施方式的引线框架1在由铜系材料所构成的金属板10形成的引线11的第1区域11-1，形成有由非铜系材料构成且一面侧开口的凹形补强镀覆层14，所述第1区域11-1包含将会成为外部连接用端子的区域的一部分,且横跨用于切断成一个一个封装件的切断区域的边界线L，并与堵住杆13交叉。
补强镀覆层14由含有镍的镀覆层构成，如图1(c)、图1(c')所示，以金属板10的板厚的70％以上的深度开口，且具有金属板10的板厚的7.5％以上的厚度。
另外，在引线11的包含形成有补强镀覆层14的第1区域11-1的第2区域11-2的一面侧的表面，形成有由非铜系材料的镀覆层构成的外部连接用镀覆层12。
外部连接用镀覆层12层叠在补强镀覆层14的一面侧。
另外，在引线11的以规定宽度横跨切断区域的边界线L的第3区域11-3的另一面侧，比金属板10的表面靠下的位置处露出有补强镀覆层14。
并且，引线11的第3区域11-3仅由补强镀覆层14和外部连接用镀覆层12形成。
该引线11的切断区域的边界线L的位置处的补强镀覆层14的另一面侧的表面优选位于距离金属板10的一面侧深达金属板10的板厚的大致75％～95％的位置处。
另外，补强镀覆层14和外部连接用镀覆层12的合计厚度优选金属板10的板厚的10％以上。具有可实现性的是，该厚度处于大约5～55μm的范围内。
另外，外部连接用镀覆层12优选由依次层叠镍、钯、金而成的镀覆层构成。
接下来，使用图2、图3对图1所示的本实施方式的引线框架的制造工序的一例进行说明。
首先，准备铜系材料的金属板10(参照图2(a)、图3(a))。
接着，在金属板10上形成蚀刻-镀覆两用抗蚀剂掩模31，并实施半蚀刻加工，由此在一面侧形成凹部11-1a(参照图2(b)～图2(d)、图3(b)～图3(d))。该半蚀刻加工是如下的半蚀刻加工：在另外形成的引线11的第1区域11-1的一面侧形成凹部11-1a，所述凹部11-1a距离金属板10的一面侧深达金属板10的板厚的70％以上(优选75％～95％)，但并不由金属板10的一面侧贯通到另一面侧，所述第1区域11-1包含将会成为外部连接用端子的区域的一部分，且横跨用于切断成一个一个封装件的切断区域的边界线L，并且与堵住杆13交叉。
接着，从金属板10的一面侧对凹部11-1a的表面(内表面)实施厚度为金属板10的板厚的7.5％(优选10％)以上的镍或镍合金镀覆而形成凹形补强镀覆层14(参照图2(e)、图3(e))。然后，去除形成在金属板10上的蚀刻-镀覆两用抗蚀剂掩模31(参照图2(f)、图3(f))。
接下来，对内部连接用镀覆层和外部连接用镀覆层的形成进行说明。
首先，如果是内部连接用镀覆层和外部连接用镀覆层需为相同材料的镀覆层的引线框架，那么在两面形成供形成镀覆层的部分已开口的抗蚀剂掩模后进行镀覆加工。例如，按照镍、钯、金的顺序实施镀覆，然后去除两面的抗蚀剂掩模。
另外，如果是内部连接用镀覆层和外部连接用镀覆层需为不同材料的镀覆层的引线框架，那么在另一面侧形成供形成内部连接用镀覆层的部分已开口的抗蚀剂掩模，在一面侧形成覆盖整面的抗蚀剂掩模后进行镀覆加工，例如实施镀银而形成内部连接用镀覆层，然后去除两面的抗蚀剂掩模。接着，在另一面侧形成覆盖整面的抗蚀剂掩模，在一面侧形成供形成外部连接用镀覆层的部分已开口的抗蚀剂掩模后进行镀覆加工，例如按照镍、钯、金的顺序实施镀覆，然后去除两面的抗蚀剂掩模。
另外，如果是不形成内部连接用镀覆层而仅需要外部连接用镀覆层的引线框架，那么在另一面侧形成覆盖整面的抗蚀剂掩模，在一面侧形成供形成外部连接用镀覆层的部分已开口的抗蚀剂掩模后进行镀覆加工，例如按照镍、钯、金的顺序实施镀覆，然后去除两面的抗蚀剂掩模。
在此，使用图2、图3再次对形成外部连接用镀覆层的工序进行说明。
在金属板10的两面形成干膜抗蚀剂等第2抗蚀剂层R2(参照图2(g)、图3(g))。接着，使用被绘制有规定图案的玻璃掩模对金属板10的一面侧的第2抗蚀剂层R2进行曝光，对另一面侧的第2抗蚀剂层的整面进行曝光、显影，从而形成使与引线11的第2区域11-2对应的部位开口且覆盖其他部位的镀覆用抗蚀剂掩模32(参照图2(h)、图3(h))。接着，例如按照镍、钯、金的顺序，对从镀覆用抗蚀剂掩模32露出的部位实施镀覆(参照图2(i)、图3(i))。由此，在引线11的包含形成有凹形补强镀覆层14的第1区域11-1的第2区域11-2的一面侧的表面形成外部连接用镀覆层12。
此时，补强镀覆层14和外部连接用镀覆层12的合计厚度优选形成为金属板10的板厚的7.5％(优选10％)以上。
另外，外部连接用镀覆层的表面也可以具备粗糙面。要使外部连接用镀覆层的表面具备粗糙面，例如，可以对外部连接用镀覆层实施镀镍而形成粗糙面，然后按照钯、金的顺序层叠镀覆层。
接着，去除镀覆用抗蚀剂掩模32(参照图2(j)、图3(j))。
接着，通过对金属板10实施蚀刻加工来形成引线框架形状。详细而言，在金属板的两面形成干膜抗蚀剂等第3抗蚀剂层R3(参照图3(k))。接着，使用被绘制有规定图案的玻璃掩模对金属板10的两面各自的第3抗蚀剂层R3进行曝光、显影，由此在金属板10的另一面侧形成覆盖作为引线框架形状所需的部位且使其他部位露出的蚀刻用抗蚀剂掩模33，所述作为引线框架形状所需的部位包含：与以规定宽度横跨引线框架的引线11的切断区域的边界线L的第3区域11-3对应的部位以外的部位、及将会成为堵住杆的部位，并且在金属板10的一面侧形成覆盖作为引线框架形状所需的部位且使其他部位露出的蚀刻用抗蚀剂掩模33(参照图3(l))。
接着，使用蚀刻液从金属板10的两面侧实施蚀刻加工，从而形成一个一个引线框架的区域连结于堵住杆13的多列型引线框架(参照图3(m))。此外，该蚀刻液使用的是会溶解铜系材料但不会溶解补强镀覆层14的液体。
通过该蚀刻加工，在以规定宽度横跨引线11的切断区域的边界线L的第3区域的另一面侧，比金属板10的表面靠下的位置处露出有补强镀覆层14。
在另一面侧的蚀刻用抗蚀剂掩模33中，与以规定宽度横跨引线11的切断区域的边界线L的第3区域11-3对应的部位呈开口，因此通过蚀刻加工，第3区域11-3的另一面侧和其侧面部分的铜系材料被溶解并去除。结果，在引线11的切断区域的边界线L上，仅形成补强镀覆层14和外部连接用镀覆层12。
接着，去除蚀刻用抗蚀剂掩模33(参照图3(n))。
至此，本实施方式的引线框架1完成。
此外，在通过实施蚀刻加工来形成引线框架1时，也可以对引线的中间部分或其他必要部位实施半蚀刻加工。
接下来，使用图4、图5来说明使用了本实施方式的引线框架的半导体封装件的制造步骤。
首先，在引线框架的另一面侧的规定部位搭载半导体元件，并将半导体元件的电极和内部连接用端子以打线接合法连接起来，或加以倒装芯片安装(省略图示)。
接着，在作为与外部设备的连接侧的一面侧粘贴片状遮蔽胶带m1(参照图4(a))，安置未图示的模塑模具，并用树脂21将半导体元件搭载侧密封起来(参照图4(b))。此时，由补强镀覆层14以及外部连接用镀覆层12层叠而形成的凹形部分的一侧端面与遮蔽胶带m1密接，而形成内部密闭的状态。因此，在形成密封树脂时，树脂21不会浸入到由补强镀覆层14以及外部连接用镀覆层12层叠而形成的凹形部分的内部。
接着，去除遮蔽胶带m1(参照图4(c))，并按规定的半导体封装件40的尺寸进行切断(参照图4(d)、图4(d'))。至此，使用了本实施方式的引线框架的半导体封装件40完成(参照图4(e))。
如果将这样获得的使用了本实施方式的引线框架1的半导体封装件40的外部连接用端子焊接到印刷基板80的端子81上，那么面对焊料90，便能够从露出于半导体封装件40侧面的外部连接用端子的门形开口目视确认焊接部分，从而形成为能够目视检查连接状态是良好还是不良的状态(参照图5)。
根据本实施方式的引线框架1，在将半导体封装件焊接到外部设备上时能够从侧面目视确认焊接部分，而且，通过以金属板的板厚的7.5％以上的厚度形成补强镀覆层，即使门形开口面积形成得比以往大(宽广)，引线11的强度也不会降低，从而能够防止其在半导体封装件的制造工序中发生变形。另外，利用刀片在切断区域的边界线L进行切断加工时，因为在成为半导体封装件的侧面的切断面上没有铜系材料，所以可使露出于半导体封装件侧面的外部连接用端子上不会产生铜系材料造成的毛刺，而这种毛刺在以往是会产生的。
结果，利用刀片来切断加工成一个一个半导体封装件的工序的生产率也会提高。
[实施例]
实施例1
首先，准备厚度为0.2mm的铜系材料的金属板10(参照图2(a)、图3(a))，并在两面上层压干膜抗蚀剂作为第1抗蚀剂层R1(参照图2(b)、图3(b))。
接着，进行曝光、显影,在另一面侧(正面侧)形成覆盖整面的蚀刻-镀覆两用抗蚀剂掩模31，在一面侧(背面侧)形成在第1区域11-1内具备用于形成凹部11-1a的开口且覆盖其他部位的蚀刻-镀覆两用抗蚀剂掩模31(参照图2(c)、图3(c))。
接着，使用蚀刻液对金属板10进行半蚀刻加工，从而在金属板10的其中一侧的面形成凹部11-1a(参照图2(d)、图3(d))。为了使金属板10的壁厚薄至0.01～0.05mm左右而调整了蚀刻条件，于是所形成的凹部11-1a的底面部分的深度成为约0.25mm。凹部11-1a的宽度方向与引线11的宽度尺寸同为0.3mm。
接着，使用蚀刻-镀覆两用抗蚀剂掩模31进行镀覆加工，对凹部11-1a实施设定厚度为20μm的镀镍,从而形成一面侧开口的凹形补强镀覆层14(参照图2(e)、图3(e))。
然后，去除两面的蚀刻-镀覆两用抗蚀剂掩模31(参照图2(f)、图3(f))。
接着，在形成有补强镀覆层14的金属板10的两面上层压干膜抗蚀剂作为第2抗蚀剂层R2(参照图2(g)、图3(g))。
接着，使用被绘制有规定图案的玻璃掩模进行曝光、显影，在另一面侧形成使与将会成为内部连接用端子的区域(未图示)对应的部位开口且覆盖其他部位的镀覆用抗蚀剂掩模32，在一面侧形成使与第2区域11-2对应的部位开口且覆盖其他部位的镀覆用抗蚀剂掩模32，所述第2区域11-2包含形成有凹形补强镀覆层14的第1区域11-1(参照图2(h)、图3(h))。
接着，进行镀覆加工，依次实施设定厚度为1μm的镀镍、设定厚度为0.01μm的镀钯、设定厚度为0.001μm的镀金，从而在另一面侧的将会成为引线11的内部连接用端子的区域(未图示)的表面形成内部连接用镀覆层(未图示)，并且在一面侧形成外部连接用镀覆层12(参照图2(i)、图3(i))。通过该镀覆加工而形成的结构是,在先前形成的凹形补强镀覆层14上进一步层叠有镍、钯、金的镀覆。
然后，去除两面的抗蚀剂掩模32(参照图2(j)、图3(j))。
接着，在金属板10的两面上层压干膜抗蚀剂作为第3抗蚀剂层R3(参照图3(k))。
接着，进行曝光、显影,在另一面侧形成覆盖包括内部连接用镀覆层(未图示)在内的作为引线框架所需的部位且包含开口的蚀刻用抗蚀剂掩模33,所述开口用于去除以规定宽度横跨引线11的切断区域的边界线L的第3区域11-3的金属板10，在一面侧形成覆盖包括外部连接用镀覆层12在内的作为引线框架所需的部位且使其他部位露出的蚀刻用抗蚀剂掩模33(参照图3(l))。
接着，使用会溶解铜系材料但不会溶解补强镀覆层的蚀刻液进行蚀刻加工，从而由金属板10形成规定的引线框架形状(参照图3(m))。
然后，去除两面的抗蚀剂掩模33(参照图3(n))。
这样就获得了实施例1的引线框架，其中横跨引线11的切断区域的边界线L的部位由补强镀覆层14以及外部连接用镀覆层12形成，且在一面侧的外部连接用镀覆层12的内侧具备凹形开口。
关于所获得的实施例1的引线框架，经确认可知具备凹形开口的引线11未变形。
实施例2
与实施例1同样地,在金属板10的一面侧形成凹部11-1a后，对凹部11-1a的表面实施设定厚度为15μm的镀镍,从而形成一面侧开口的凹形补强镀覆层14。
然后，与实施例1同样地,形成内部连接用镀覆层(未图示)及外部连接用镀覆层12，并进行蚀刻加工来形成引线框架形状，从而获得实施例2的引线框架。
关于所获得的实施例2的引线框架，经确认可知具备凹形开口的引线11未变形。
比较例1
与实施例1同样地,在金属板10的一面侧形成凹部11-1a后，对凹部11-1a的表面实施设定厚度为10μm的镀镍,从而形成一面侧开口的凹形补强镀覆层14。
然后，与实施例1同样地,形成内部连接用镀覆层(未图示)及外部连接用镀覆层12，并进行蚀刻加工来形成引线框架形状，从而获得比较例1的引线框架。
关于所获得的比较例1的引线框架，最终经确认可知具备凹形开口的引线11发生了变形，因此认定补强镀覆层14并未有效地发挥作用。
Claims (3)
1.一种引线框架，用于在其中一侧的面及侧面露出外部连接用端子的半导体封装件，其特征在于：
在由铜系材料所构成的金属板形成的引线的第1区域，形成有由非铜系材料构成且一面侧开口的凹形补强镀覆层，所述第1区域包含将会成为所述外部连接用端子的区域的一部分，且横跨用于切断成一个一个封装件的切断区域的边界线，
在所述引线的包含形成有所述补强镀覆层的所述第1区域的第2区域的一面侧的表面，形成有由非铜系材料构成的外部连接用镀覆层，
在所述引线的以规定宽度横跨所述切断区域的边界线的第3区域的另一面侧，比所述金属板的表面靠下的位置处露出有补强镀覆层。
2.根据权利要求1所述的引线框架，其特征在于：所述补强镀覆层是包含镍的镀覆层，且
在所述补强镀覆层的一面侧层叠有所述外部连接用镀覆层。
3.根据权利要求1所述的引线框架，其特征在于：所述引线的所述第3区域仅由所述补强镀覆层和所述外部连接用镀覆层形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-014013 | 2020-01-30 | ||
| JP2020014013A JP7408885B2 (ja) | 2020-01-30 | 2020-01-30 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113270387A true CN113270387A (zh) | 2021-08-17 |
Family
ID=77228031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110118804.1A Pending CN113270387A (zh) | 2020-01-30 | 2021-01-28 | 引线框架 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7408885B2 (zh) |
| CN (1) | CN113270387A (zh) |
| TW (1) | TWI811617B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180247883A1 (en) * | 2017-02-24 | 2018-08-30 | Kabushiki Kaisha Toshiba | Semiconductor package and method of manufacturing the same |
| JP2018200994A (ja) * | 2017-05-29 | 2018-12-20 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| CN109524380A (zh) * | 2017-09-20 | 2019-03-26 | 大口电材株式会社 | 半导体元件搭载用基板及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6169842U (zh) * | 1984-10-13 | 1986-05-13 | ||
| JPH04254366A (ja) * | 1991-01-30 | 1992-09-09 | Ibiden Co Ltd | 両面金属箔張フィルム基材及びこれを主材とする電子部品搭載用フィルムキャリア並びにこれらの製造方法 |
| JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP4372508B2 (ja) * | 2003-10-06 | 2009-11-25 | ローム株式会社 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置 |
| TWI397964B (zh) * | 2011-01-19 | 2013-06-01 | Unisem Mauritius Holdings Ltd | 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 |
| KR102178587B1 (ko) * | 2014-03-27 | 2020-11-13 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US10186478B2 (en) * | 2016-12-30 | 2019-01-22 | Texas Instruments Incorporated | Packaged semiconductor device with a particle roughened surface |
-
2020
- 2020-01-30 JP JP2020014013A patent/JP7408885B2/ja active Active
-
2021
- 2021-01-22 TW TW110102581A patent/TWI811617B/zh active
- 2021-01-28 CN CN202110118804.1A patent/CN113270387A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180247883A1 (en) * | 2017-02-24 | 2018-08-30 | Kabushiki Kaisha Toshiba | Semiconductor package and method of manufacturing the same |
| JP2018200994A (ja) * | 2017-05-29 | 2018-12-20 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| CN109524380A (zh) * | 2017-09-20 | 2019-03-26 | 大口电材株式会社 | 半导体元件搭载用基板及其制造方法 |
| JP2019057587A (ja) * | 2017-09-20 | 2019-04-11 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7408885B2 (ja) | 2024-01-09 |
| JP2021120991A (ja) | 2021-08-19 |
| TWI811617B (zh) | 2023-08-11 |
| TW202129862A (zh) | 2021-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101064755B1 (ko) | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| EP1406300B1 (en) | Method of manufacturing a lead frame | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| CN113270387A (zh) | 引线框架 | |
| JP7039245B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
| CN113270386A (zh) | 引线框架 | |
| JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
| JP2018117020A (ja) | リードフレームおよびその製造方法 | |
| JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
| TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP7509584B2 (ja) | リードフレーム | |
| JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| TW202147537A (zh) | 引線框架 | |
| JP7184429B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| US9287238B2 (en) | Leadless semiconductor package with optical inspection feature | |
| JPH06177311A (ja) | 樹脂封止型半導体装置 | |
| JP2005123363A (ja) | Ｂｃｃ用リードフレームとその製造方法及びこれを用いた半導体装置 | |
| JP2020053424A (ja) | リードフレーム及びその製造方法 | |
| JP2000156428A (ja) | Ｂｇａ用リードフレーム | |
| JPH0745772A (ja) | リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231121 Address after: The road development processing zone Kaohsiung city Taiwan China No. 24 Applicant after: CHANG WAH TECHNOLOGY Co.,Ltd. Address before: 1746 Otokuchi Oxtail, Izuo City, Kagoshima Prefecture, Japan Applicant before: Oguchi Electric Materials Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210817 |