TWI811617B - 引線框架 - Google Patents
引線框架 Download PDFInfo
- Publication number
- TWI811617B TWI811617B TW110102581A TW110102581A TWI811617B TW I811617 B TWI811617 B TW I811617B TW 110102581 A TW110102581 A TW 110102581A TW 110102581 A TW110102581 A TW 110102581A TW I811617 B TWI811617 B TW I811617B
- Authority
- TW
- Taiwan
- Prior art keywords
- plating layer
- area
- lead
- external connection
- lead frame
- Prior art date
Links
- 238000007747 plating Methods 0.000 claims abstract description 134
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 239000007769 metal material Substances 0.000 claims 2
- 238000003466 welding Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 96
- 238000005530 etching Methods 0.000 description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
[課題]本發明提供一種引線框架，其能夠使半導體封裝製品側面的開口面積儘量增大，同時能夠防止由強度降低引起的變形，並且在切斷成一個一個半導體封裝件時不會產生銅毛刺，前述側面是能夠目視焊接部分的部位，且將會形成為門形。
[解決手段]在由銅系金屬板形成的引線的第1區域，形成有由非銅系材料構成且一面側開口的凹形補強鍍覆層，前述第1區域包含將會成為外部連接用端子的區域的一部分，且橫跨切斷區域的邊界線，在引線的包含形成有補強鍍覆層的第1區域的第2區域的一面側的表面，形成有由非銅系材料構成的外部連接用鍍覆層，在引線的以預定寬度橫跨切斷區域的邊界線的第3區域的另一面側，比金屬板的表面靠下的位置處露出有補強鍍覆層。
Description
發明領域
本發明涉及一種用於製造半導體封裝件的引線框架，前述半導體封裝件是背面側的外部連接用端子與印刷基板等外部設備連接這種類型的。
發明背景
將半導體封裝件組裝到外部設備時，要求焊接部分可視化，以便能夠目視檢查半導體封裝件與外部設備的焊接狀態是良好還是不良。
以往，外周部未設外部引線的例如QFN(Quad-Flat No-leaded，方形扁平無引腳)型半導體封裝件的結構是，將露出於半導體封裝件背面側的多個外部連接用端子與印刷基板等外部設備連接，所以難以目視檢查兩者是否已焊接。
但是，如果不能目視檢查焊接部分，那麼就無法在焊接作業時發現內在的連接不良，從而需要額外付出作業成本，直至之後在通電檢查等中發現連接不良為止。另外，焊接部分也可以使用X射線裝置來透視檢查，但這樣會導致X射線裝置的設備成本增大。
因此，以往，作為能夠用於目視檢查QFN型半導體封裝件的焊接部分的焊接狀態是良好還是不良的技術，在專利文獻1中提出了一種方案：在引線框架的引線的一面側(背面側)的將會成為外部連接用端子的端子部的切斷位置處形成橫穿引線的槽，藉此在露出於已被切斷成一個一個的半導體封裝件背面的外部連接用端子處設置延伸到端緣部的空間部，並將焊料介置於空間部，從而能夠從露出於半導體封裝件側面的外部連接用端子目視焊接部分。
另外，在專利文獻2中揭示了一種技術：在預定區域的內側設置凹部，對正面側進行樹脂密封後，在凹部的側面有可能露出的位置處實施切斷加工，藉此使外部連接用端子露出的側面成為門形，從而能夠從露出於半導體封裝件側面的外部連接用端子目視焊接部分，前述預定區域包含引線框架的其中一側的面(背面)的將會成為引線的外部連接用端子的區域，且橫跨切斷區域的邊界線。
[背景技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2000-294715號公報
[專利文獻2]日本專利特開2018-200994號公報
[發明欲解決之課題]
在專利文獻1所記載的形成橫穿引線的槽的技術中，進行樹脂密封時樹脂會進入槽中，導致能夠用於目視焊接部分的空間部無法形成，從而半導體封裝製品的良率有可能變差。
關於這一點，雖然根據專利文獻2所記載的使外部連接用端子的側面形成為門形的技術，可以獲得能夠目視焊接部分的空間部，但近年來，人們希望能進一步擴大形成為門形的側面的開口面積，以便容易盡可能地目視焊接部分。
另外，這種引線框架還存在如下問題：在使用刀片進行切斷加工來獲得一個一個半導體封裝件時，會因形成引線框架的銅系材料而產生毛刺。
如果為了容易目視檢查焊接部分，而在結構如專利文獻2所述的引線框架中使外部連接用端子的將會形成為門形的側面的開口面積儘量增大，那麼構成作為切斷對象的引線的銅系材料的體積會在橫跨切斷區域的邊界線的位置處減少，從而可以減少毛刺的產生，但與此同時引線也會局部變得更薄，從而強度不足，在半導體封裝件的組裝步驟中有可能發生變形。
本發明是鑒於上述以往的問題而完成的，目的在於提供一種引線框架，其能夠使半導體封裝製品側面的開口面積儘量增大，同時能夠防止由引線的強度降低引起的變形，並且在切斷成一個一個半導體封裝件時不會產生銅系材料造成的毛刺，前述側面是能夠目視焊接部分的部位，且將會形成為門形。
[用以解決課題的手段]
為了達到上述目的，本發明的引線框架用於在其中一側的面以及側面露出外部連接用端子的半導體封裝件，其特徵在於：在由銅系材料所構成的金屬板形成的引線的第1區域，形成有由非銅系材料構成且一面側開口的凹形補強鍍覆層，前述第1區域包含將會成為前述外部連接用端子的區域的一部分，且橫跨用於切斷成一個一個封裝件的切斷區域的邊界線，在前述引線的包含形成有前述補強鍍覆層的前述第1區域的第2區域的一面側的表面，形成有由非銅系材料構成的外部連接用鍍覆層，在前述引線的以預定寬度橫跨前述切斷區域的邊界線的第3區域的另一面側，比前述金屬板的表面靠下的位置處露出有補強鍍覆層。
另外，本發明的引線框架宜為：前述補強鍍覆層是包含鎳的鍍覆層，且在前述補強鍍覆層的一面側積層有前述外部連接用鍍覆層。
另外，本發明的引線框架宜為：前述引線的前述第3區域僅由前述補強鍍覆層和前述外部連接用鍍覆層形成。
[發明的效果]
根據本發明，可獲得一種引線框架，其能夠目視檢查焊接狀態是良好還是不良，而且能夠使側面的開口面積儘量增大，同時能夠防止由引線的強度降低引起的變形，並且在切斷成一個一個半導體封裝件時不會產生銅系材料造成的毛刺，前述側面是能夠目視焊接部分的部位，且將會形成為門形。
用以實施發明之形態
以下，參照附圖對本發明的實施形態進行說明。
第1實施形態
如圖1所示，第1實施形態的引線框架1在由銅系材料所構成的金屬板10形成的引線11的第1區域11-1，形成有由非銅系材料構成且一面側開口的凹形補強鍍覆層14，前述第1區域11-1包含將會成為外部連接用端子的區域的一部分，且橫跨用於切斷成一個一個封裝件的切斷區域的邊界線L，並與壩條13交叉。
補強鍍覆層14由含有鎳的鍍覆層構成，如圖1(c)、圖1(c')所示，以金屬板10的板厚的70%以上的深度開口，且具有金屬板10的板厚的7.5%以上的厚度。
另外，在引線11的包含形成有補強鍍覆層14的第1區域11-1的第2區域11-2的一面側的表面，形成有由非銅系材料的鍍覆層構成的外部連接用鍍覆層12。
外部連接用鍍覆層12積層在補強鍍覆層14的一面側。
另外，在引線11的以預定寬度橫跨切斷區域的邊界線L的第3區域11-3的另一面側，比金屬板10的表面靠下的位置處露出有補強鍍覆層14。
並且，引線11的第3區域11-3僅由補強鍍覆層14和外部連接用鍍覆層12形成。
該引線11的切斷區域的邊界線L的位置處的補強鍍覆層14的另一面側的表面宜位於距離金屬板10的一面側深達金屬板10的板厚的大致75%～95%的位置處。
另外，補強鍍覆層14和外部連接用鍍覆層12的合計厚度宜為金屬板10的板厚的10%以上。具有可實現性的是，該厚度處於大約5～55 μm的範圍內。
另外，外部連接用鍍覆層12宜由依次積層鎳、鈀、金而成的鍍覆層構成。
接下來，使用圖2、圖3對圖1所示的本實施形態的引線框架的製造步驟的一例進行說明。
首先，準備銅系材料的金屬板10(參照圖2(a)、圖3(a))。
接著，在金屬板10上形成蝕刻-鍍覆兩用抗蝕劑遮罩31，並實施半蝕刻加工，藉此在一面側形成凹部11-1a(參照圖2(b)～圖2(d)、圖3(b)～圖3(d))。該半蝕刻加工是如下的半蝕刻加工：在另外形成的引線11的第1區域11-1的一面側形成凹部11-1a，前述凹部11-1a距離金屬板10的一面側深達金屬板10的板厚的70%以上(宜為75%～95%)，但並不從金屬板10的一面側貫通到另一面側，前述第1區域11-1包含將會成為外部連接用端子的區域的一部分，且橫跨用於切斷成一個一個封裝件的切斷區域的邊界線L，並且與壩條13交叉。
接著，從金屬板10的一面側對凹部11-1a的表面(內表面)實施厚度為金屬板10的板厚的7.5%(宜為10%)以上的鎳或鎳合金鍍覆而形成凹形補強鍍覆層14(參照圖2(e)、圖3(e))。然後，去除形成在金屬板10上的蝕刻-鍍覆兩用抗蝕劑遮罩31(參照圖2(f)、圖3(f))。
接下來，對內部連接用鍍覆層和外部連接用鍍覆層的形成進行說明。
首先，如果是內部連接用鍍覆層和外部連接用鍍覆層需為相同材料的鍍覆層的引線框架，那麼在兩面形成供形成鍍覆層的部分已開口的抗蝕劑遮罩後進行鍍覆加工。例如，按照鎳、鈀、金的順序實施鍍覆，然後去除兩面的抗蝕劑遮罩。
另外，如果是內部連接用鍍覆層和外部連接用鍍覆層需為不同材料的鍍覆層的引線框架，那麼在另一面側形成供形成內部連接用鍍覆層的部分已開口的抗蝕劑遮罩，在一面側形成覆蓋整面的抗蝕劑遮罩後進行鍍覆加工，例如實施鍍銀而形成內部連接用鍍覆層，然後去除兩面的抗蝕劑遮罩。接著，在另一面側形成覆蓋整面的抗蝕劑遮罩，在一面側形成供形成外部連接用鍍覆層的部分已開口的抗蝕劑遮罩後進行鍍覆加工，例如按照鎳、鈀、金的順序實施鍍覆，然後去除兩面的抗蝕劑遮罩。
另外，如果是不形成內部連接用鍍覆層而僅需要外部連接用鍍覆層的引線框架，那麼在另一面側形成覆蓋整面的抗蝕劑遮罩，在一面側形成供形成外部連接用鍍覆層的部分已開口的抗蝕劑遮罩後進行鍍覆加工，例如按照鎳、鈀、金的順序實施鍍覆，然後去除兩面的抗蝕劑遮罩。
在此，使用圖2、圖3再次對形成外部連接用鍍覆層的步驟進行說明。
在金屬板10的兩面形成乾膜抗蝕劑等第2抗蝕劑層R2(參照圖2(g)、圖3(g))。接著，使用被繪製有預定圖案的玻璃遮罩對金屬板10的一面側的第2抗蝕劑層R2進行曝光，對另一面側的第2抗蝕劑層的整面進行曝光，並進行顯影，從而形成使與引線11的第2區域11-2對應的部位開口且覆蓋其他部位的鍍覆用抗蝕劑遮罩32(參照圖2(h)、圖3(h))。接著，例如按照鎳、鈀、金的順序，對從鍍覆用抗蝕劑遮罩32露出的部位實施鍍覆(參照圖2(i)、圖3(i))。藉此，在引線11的包含形成有凹形補強鍍覆層14的第1區域11-1的第2區域11-2的一面側的表面形成外部連接用鍍覆層12。
此時，補強鍍覆層14和外部連接用鍍覆層12的合計厚度宜形成為金屬板10的板厚的7.5%(宜為10%)以上。
另外，外部連接用鍍覆層的表面也可以具備粗糙面。要使外部連接用鍍覆層的表面具備粗糙面，例如，可以對外部連接用鍍覆層實施鍍鎳而形成粗糙面，然後按照鈀、金的順序積層鍍覆層。
接著，去除鍍覆用抗蝕劑遮罩32(參照圖2(j)、圖3(j))。
接著，藉由對金屬板10實施蝕刻加工來形成引線框架形狀。詳細而言，在金屬板的兩面形成乾膜抗蝕劑等第3抗蝕劑層R3(參照圖3(k))。接著，使用被繪製有預定圖案的玻璃遮罩對金屬板10的兩面各自的第3抗蝕劑層R3進行曝光，並進行顯影，藉此在金屬板10的另一面側形成覆蓋作為引線框架形狀所需的部位且使其他部位露出的蝕刻用抗蝕劑遮罩33，前述作為引線框架形狀所需的部位包含：與以預定寬度橫跨引線框架的引線11的切斷區域的邊界線L的第3區域11-3對應的部位以外的部位、及將會成為壩條的部位，並且在金屬板10的一面側形成覆蓋作為引線框架形狀所需的部位且使其他部位露出的蝕刻用抗蝕劑遮罩33(參照圖3(l))。
接著，使用蝕刻液從金屬板10的兩面側實施蝕刻加工，從而形成一個一個引線框架的區域連結於壩條13的多列型引線框架(參照圖3(m))。此外，該蝕刻液使用的是會溶解銅系材料但不會溶解補強鍍覆層14的液體。
藉由該蝕刻加工，在以預定寬度橫跨引線11的切斷區域的邊界線L的第3區域的另一面側，比金屬板10的表面靠下的位置處露出有補強鍍覆層14。
在另一面側的蝕刻用抗蝕劑遮罩33中，與以預定寬度橫跨引線11的切斷區域的邊界線L的第3區域11-3對應的部位呈開口，因此藉由蝕刻加工，第3區域11-3的另一面側和其側面部分的銅系材料被溶解並去除。結果，在引線11的切斷區域的邊界線L上，僅形成補強鍍覆層14和外部連接用鍍覆層12。
接著，去除蝕刻用抗蝕劑遮罩33(參照圖3(n))。
至此，本實施形態的引線框架1完成。
此外，在藉由實施蝕刻加工來形成引線框架1時，也可以對引線的中間部分或其他必要部位實施半蝕刻加工。
接下來，使用圖4、圖5來說明使用了本實施形態的引線框架的半導體封裝件的製造順序。
首先，在引線框架的另一面側的預定部位搭載半導體元件，並將半導體元件的電極和內部連接用端子以打線接合法連接起來，或加以倒裝晶片安裝(圖示省略)。
接著，在作為與外部設備的連接側的一面側黏貼片狀遮蔽膠帶m1(參照圖4(a))，安置未圖示的模塑模具，並用樹脂21將半導體元件搭載側密封起來(參照圖4(b))。此時，由補強鍍覆層14以及外部連接用鍍覆層12積層而形成的凹形部分的一側端面與遮蔽膠帶m1密接，而形成內部密閉的狀態。因此，在形成密封樹脂時，樹脂21不會浸入到由補強鍍覆層14以及外部連接用鍍覆層12積層而形成的凹形部分的內部。
接著，去除遮蔽膠帶m1(參照圖4(c))，並按預定的半導體封裝件40的尺寸進行切斷(參照圖4(d)、圖4(d'))。至此，使用了本實施形態的引線框架的半導體封裝件40完成(參照圖4(e))。
如果將這樣獲得的使用了本實施形態的引線框架1的半導體封裝件40的外部連接用端子焊接到印刷基板80的端子81上，那麼面對焊料90，便能夠從露出於半導體封裝件40側面的外部連接用端子的門形開口目視確認焊接部分，從而形成為能夠目視檢查連接狀態是良好還是不良的狀態(參照圖5)。
根據本實施形態的引線框架1，在將半導體封裝件焊接到外部設備上時能夠從側面目視確認焊接部分，而且，藉由以金屬板的板厚的7.5%以上的厚度形成補強鍍覆層，即使門形開口面積形成得比以往大(寬廣)，引線11的強度也不會降低，從而能夠防止其在半導體封裝件的製造步驟中發生變形。並且，利用刀片在切斷區域的邊界線L進行切斷加工時，因為在成為半導體封裝件的側面的切斷面上沒有銅系材料，所以可使露出於半導體封裝件側面的外部連接用端子上不會產生銅系材料造成的毛刺，而這種毛刺在以往是會產生的。
結果，利用刀片來切斷加工成一個一個半導體封裝件的步驟的生產率也會提高。
[實施例]
實施例1
首先，準備厚度為0.2 mm的銅系材料的金屬板10(參照圖2(a)、圖3(a))，並在兩面層壓乾膜抗蝕劑作為第1抗蝕劑層R1(參照圖2(b)、圖3(b))。
接著，進行曝光、顯影，在另一面側(正面側)形成覆蓋整面的蝕刻-鍍覆兩用抗蝕劑遮罩31，在一面側(背面側)形成在第1區域11-1內具備用於形成凹部11-1a的開口且覆蓋其他部位的蝕刻-鍍覆兩用抗蝕劑遮罩31(參照圖2(c)、圖3(c))。
接著，使用蝕刻液對金屬板10進行半蝕刻加工，從而在金屬板10的其中一側的面形成凹部11-1a(參照圖2(d)、圖3(d))。為了使金屬板10的壁厚薄至0.01～0.05 mm左右而調整了蝕刻條件，於是所形成的凹部11-1a的底面部分的壁厚成為約0.25 mm。凹部11-1a的寬度方向與引線11的寬度尺寸同為0.3 mm。
接著，使用蝕刻-鍍覆兩用抗蝕劑遮罩31進行鍍覆加工，對凹部11-1a實施設定厚度為20 μm的鍍鎳，從而形成一面側開口的凹形補強鍍覆層14(參照圖2(e)、圖3(e))。
然後，去除兩面的蝕刻-鍍覆兩用抗蝕劑遮罩31(參照圖2(f)、圖3(f))。
接著，在形成有補強鍍覆層14的金屬板10的兩面層壓乾膜抗蝕劑作為第2抗蝕劑層R2(參照圖2(g)、圖3(g))。
接著，使用被繪製有預定圖案的玻璃遮罩進行曝光、顯影，在另一面側形成使與將會成為內部連接用端子的區域(未圖示)對應的部位開口且覆蓋其他部位的鍍覆用抗蝕劑遮罩32，在一面側形成使與第2區域11-2對應的部位開口且覆蓋其他部位的鍍覆用抗蝕劑遮罩32，前述第2區域11-2包含形成有凹形補強鍍覆層14的第1區域11-1(參照圖2(h)、圖3(h))。
接著，進行鍍覆加工，依次實施設定厚度為1μm的鍍鎳、設定厚度為0.01μm的鍍鈀、設定厚度為0.001μm的鍍金，從而在另一面側的將會成為引線11的內部連接用端子的區域(未圖示)的表面形成內部連接用鍍覆層(未圖示)，並且在一面側形成外部連接用鍍覆層12(參照圖2(i)、圖3(i))。藉由該鍍覆加工而形成的結構是，在先前形成的凹形補強鍍覆層14上進一步積層有鎳、鈀、金的鍍覆。
然後，去除兩面的抗蝕劑遮罩32(參照圖2(j)、圖3(j))。
接著，在金屬板10的兩面層壓乾膜抗蝕劑作為第3抗蝕劑層R3(參照圖3(k))。
接著，進行曝光、顯影，在另一面側形成覆蓋包括內部連接用鍍覆層(未圖示)在內的作為引線框架所需的部位且包含開口的蝕刻用抗蝕劑遮罩33，前述開口用於去除以預定寬度橫跨引線11的切斷區域的邊界線L的第3區域11-3的金屬板10，在一面側形成覆蓋包括外部連接用鍍覆層12在內的作為引線框架所需的部位且使其他部位露出的蝕刻用抗蝕劑遮罩33(參照圖3(l))。
接著，使用會溶解銅系材料但不會溶解補強鍍覆層的蝕刻液進行蝕刻加工，從金屬板10形成預定的引線框架形狀(參照圖3(m))。
然後，去除兩面的抗蝕劑遮罩33(參照圖3(n))。
這樣就獲得了實施例1的引線框架，其中橫跨引線11的切斷區域的邊界線L的部位由補強鍍覆層14以及外部連接用鍍覆層12形成，且在一面側的外部連接用鍍覆層12的內側具備凹形開口。
關於所獲得的實施例1的引線框架，經確認可知具備凹形開口的引線11未變形。
實施例2
與實施例1同樣地，在金屬板10的一面側形成凹部11-1a後，對凹部11-1a的表面實施設定厚度為15μm的鍍鎳，從而形成一面側開口的凹形補強鍍覆層14。
然後，與實施例1同樣地，形成內部連接用鍍覆層(未圖示)及外部連接用鍍覆層12，並進行蝕刻加工來形成引線框架形狀，從而獲得實施例2的引線框架。
關於所獲得的實施例2的引線框架，經確認可知具備凹形開口的引線11未變形。
比較例1
與實施例1同樣地，在金屬板10的一面側形成凹部11-1a後，對凹部11-1a的表面實施設定厚度為10μm的鍍鎳，從而形成一面側開口的凹形補強鍍覆層14。
然後，與實施例1同樣地，形成內部連接用鍍覆層(未圖示)及外部連接用鍍覆層12，並進行蝕刻加工來形成引線框架形狀，從而獲得比較例1的引線框架。
關於所獲得的比較例1的引線框架，最終經確認可知具備凹形開口的引線11發生了變形，因此認定補強鍍覆層14並未有效地發揮作用。
1:引線框架
10:金屬板
11:引線
11-1:第1區域
11-1a:凹部
11-2:第2區域
11-3:第3區域
12:外部連接用鍍覆層
13:壩條
14:補強鍍覆層
21:密封樹脂
31:蝕刻-鍍覆兩用抗蝕劑遮罩
32:鍍覆用抗蝕劑遮罩
33:蝕刻用抗蝕劑遮罩
40:半導體封裝件
80:外部設備(印刷基板)
81:端子
90:焊料
m1:遮蔽膠帶
R1:第1抗蝕劑層
R2:第2抗蝕劑層
R3:第3抗蝕劑層
A-A,B-B:線
L:邊界線
圖1是表示本發明的第1實施形態的引線框架的主要部分結構的說明圖，且(a)是從一面側(與外部設備連接的一側)進行觀察的圖，(b)是從與(a)相反側進行觀察的圖，(c)是(a)的引線框架中的成為外部連接用端子的區域的A-A剖視圖，(c')是(c)的局部放大圖，(d)是(a)的引線框架中的成為外部連接用端子的區域的B-B剖視圖。
圖2是以圖1(a)的A-A剖面表示圖1的引線框架的製造順序的一例的說明圖。
圖3是以圖1(a)的B-B剖面表示圖1的引線框架的製造順序的一例的說明圖。
圖4是表示使用按照圖2及圖3的製造順序製造而成的引線框架的封裝件的製造順序的一例的說明圖。
圖5是表示將按照圖4的製造順序製造而成的半導體封裝件的外部連接用端子焊接在外部設備上的狀態的從與圖4(e)相同側進行觀察的側視圖。
10:金屬板
11:引線
11-1:第1區域
11-2:第2區域
11-3:第3區域
12:外部連接用鍍覆層
13:壩條
14:補強鍍覆層
A-A,B-B:線
L:邊界線
Claims (3)
- 一種引線框架，用於在其中一側的面及側面露出外部連接用端子的半導體封裝件，其特徵在於：在由銅系材料所構成的金屬板形成的引線的第1區域的一面側，形成有已開口之凹形的補強鍍覆層，且前述補強鍍覆層是由與銅系材料不同之金屬材料所構成，前述第1區域是被縱向切分地區劃成包含將會成為前述外部連接用端子的區域的一部分，且橫跨用於切斷成一個一個封裝件的切斷區域的邊界線之區域，在前述引線的第2區域的一面側之該補強鍍覆層及前述金屬板的表面，形成有由與銅系材料不同的金屬材料所構成的外部連接用鍍覆層，前述第2區域是被縱向切分地區劃成包含形成有前述補強鍍覆層的前述第1區域之區域，在前述引線的第3區域的另一面側，比前述金屬板的表面靠下的位置處露出有前述補強鍍覆層，前述第3區域是被縱向切分地區劃成以預定寬度橫跨前述切斷區域的邊界線之區域。
- 如請求項1之引線框架，其中前述補強鍍覆層是包含鎳的鍍覆層，在前述補強鍍覆層的一面側積層有前述外部連接用鍍覆層。
- 如請求項1之引線框架，其中於前述引線的前述第3區域只形成有前述補強鍍覆層和前述外部連接用鍍覆層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020014013A JP7408885B2 (ja) | 2020-01-30 | 2020-01-30 | リードフレーム |
| JP2020-014013 | 2020-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202129862A TW202129862A (zh) | 2021-08-01 |
| TWI811617B true TWI811617B (zh) | 2023-08-11 |
Family
ID=77228031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110102581A TWI811617B (zh) | 2020-01-30 | 2021-01-22 | 引線框架 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7408885B2 (zh) |
| CN (1) | CN113270387A (zh) |
| TW (1) | TWI811617B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200515574A (en) * | 2003-10-06 | 2005-05-01 | Rohm Co Ltd | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and semiconductor device and portable apparatus and electronic apparatus comprising the same |
| TW201232673A (en) * | 2011-01-19 | 2012-08-01 | Unisem Mauritius Holdings Ltd | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104685615B (zh) | 2014-03-27 | 2018-12-21 | 瑞萨电子株式会社 | 半导体器件的制造方法及半导体器件 |
| US10186478B2 (en) | 2016-12-30 | 2019-01-22 | Texas Instruments Incorporated | Packaged semiconductor device with a particle roughened surface |
| JP2018139263A (ja) * | 2017-02-24 | 2018-09-06 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
| JP6841550B2 (ja) * | 2017-05-29 | 2021-03-10 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
2020
- 2020-01-30 JP JP2020014013A patent/JP7408885B2/ja active Active
-
2021
- 2021-01-22 TW TW110102581A patent/TWI811617B/zh active
- 2021-01-28 CN CN202110118804.1A patent/CN113270387A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200515574A (en) * | 2003-10-06 | 2005-05-01 | Rohm Co Ltd | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and semiconductor device and portable apparatus and electronic apparatus comprising the same |
| TW201232673A (en) * | 2011-01-19 | 2012-08-01 | Unisem Mauritius Holdings Ltd | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7408885B2 (ja) | 2024-01-09 |
| JP2021120991A (ja) | 2021-08-19 |
| CN113270387A (zh) | 2021-08-17 |
| TW202129862A (zh) | 2021-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| TWI668826B (zh) | Lead frame, semiconductor device | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| JPH06291234A (ja) | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 | |
| JP7311226B2 (ja) | リードフレーム | |
| JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| TWI811617B (zh) | 引線框架 | |
| TWI784400B (zh) | 引線框架 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP7184429B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| CN107221523A (zh) | 具有焊料侧壁的引线框架 | |
| JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
| JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
| JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| TW202147537A (zh) | 引線框架 | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JP2018018864A (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2007128998A (ja) | リードフレーム、半導体装置の製造方法および電子機器 | |
| JP2005123363A (ja) | Ｂｃｃ用リードフレームとその製造方法及びこれを用いた半導体装置 | |
| JPH03283643A (ja) | リードフレームの製造方法 | |
| JP2003163321A (ja) | グランド用電極保有タイプｂｃｃ用リードフレームおよびその製造方法 |