JP2009200175A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009200175A
JP2009200175A JP2008039216A JP2008039216A JP2009200175A JP 2009200175 A JP2009200175 A JP 2009200175A JP 2008039216 A JP2008039216 A JP 2008039216A JP 2008039216 A JP2008039216 A JP 2008039216A JP 2009200175 A JP2009200175 A JP 2009200175A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal layer
inner leads
sealing
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008039216A
Other languages
English (en)
Inventor
Kanki Tajima
寛基 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008039216A priority Critical patent/JP2009200175A/ja
Publication of JP2009200175A publication Critical patent/JP2009200175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】はんだ濡れ性の良い外部接続端子を有する半導体装置及びその製造方法を提供する。
【解決手段】ダイパッド１２上に固着された半導体チップ１１の電極１１ａと電気的に接続される複数のインナーリード１４と、半導体チップ１１及びインナーリード１４を封止し、インナーリード１４の一部が封止剤１６から露出している半導体装置１０の製造方法であって、半導体装置形成領域を複数有するリードフレームの半導体装置形成領域に固着された半導体チップ１１及びインナーリード１４を覆うように、半導体装置形成領域全体を封止剤１６で封止し、封止体を形成する封止体形成工程と、インナーリード１４の側面１４ａが露出するように、半導体装置形成領域の境界に沿って所定の幅のブレードを用いて前記封止体に溝を形成するハーフカット工程と、ハーフカット工程により露出したインナーリード１４の側面１４ａに金属層１７を形成する金属層形成工程と、を有する。
【選択図】図１６

Description

本発明は、半導体装置及びその製造方法に係り、特に、はんだ濡れ性の良い外部接続端子を有する半導体装置及びその製造方法に関する。
従来から、集積回路が搭載された半導体チップを樹脂封止してなる様々なパッケージ構造の半導体装置が提案され、製品化されている。その中の１つに、例えば、ＳＯＮ（Small Outline Ｎon-Ｌead）型と呼称される半導体装置がある。図２３は、従来のＳＯＮ型の半導体装置１００の外観を例示する斜視図である。図２４は、従来のＳＯＮ型の半導体装置１００の概略構造を一部破断して例示する斜視図である。図２５は、従来のＳＯＮ型の半導体装置１００の外観を例示する底面図である。図２６は、従来のＳＯＮ型の半導体装置１００の外観を例示する側面図である。
図２３〜図２６を参照するに、半導体装置１００は、半導体チップ１０１と、ダイパッド１０２と、固着剤１０３と、インナーリード１０４と、ボンディングワイヤ１０５と、封止剤１０６とを有する。半導体チップ１０１には、電極１０１ａが形成されている。半導体チップ１０１は、ダイパッド１０２上に固着剤１０３により固着されている。ダイパッド１０２の表面には、金めっき１０７が形成されている。
半導体チップ１０１の電極１０１ａは、ボンディングワイヤ１０５により対応するインナーリード１０４と電気的に接続されている。側面１０４ａを除くインナーリード１０４の表面には、金めっき１０７が形成されている。半導体チップ１０１と、ダイパッド１０２と、固着剤１０３と、インナーリード１０４と、ボンディングワイヤ１０５とは封止剤１０６により封止されている。半導体装置１００において、インナーリード１０４の一部である側面１０４ａ及び底面１０４ｂが、封止剤１０６の両側面及び底面から露出している。底面１０４ｂは、金めっき１０７が施されているが、側面１０４ａは、金めっき１０７が施されていない。側面１０４ａ及び底面１０４ｂは外部接続端子として機能する。
図２７は、個片化前の従来のＳＯＮ型の半導体装置２００を例示する平面図である。図２７において、図２３〜図２６と同一部品については、同一符号を付し、その説明は省略する。図２７を参照するに、個片化前の半導体装置２００は、複数の半導体装置１００が集合化された形態を有する。Ａはシンギュレーション装置等が半導体装置２００を切断する位置（以下、「切断位置Ａ」とする）を示している。半導体装置２００は、切断位置Ａにおいて切断されることにより個片化され、半導体装置１００となる。
図２８〜図３３は、従来のＳＯＮ型の半導体装置１００の製造工程を例示する図である。図２８〜図３３において、図２３〜図２７と同一部品については、同一符号を付し、その説明は省略する。始めに、図２８に示す工程では、支持体２０１上に貼り付けられているリードフレーム１０８を用意する。リードフレーム１０８は、ダイパッド１０２及び切断後にインナーリード１０４となる複数の端子部１０８ａから構成されている。なお、ダイパッド１０２及び切断後にインナーリード１０４となる複数の端子部１０８ａには、金めっき１０７が施されている。
次いで、図２９に示す工程では、ウエハーをダイシングし個片化した複数の半導体チップ１０１を用意し、ダイパッド１０２上に固着剤１０３を介して半導体チップ１０１を固着する。次いで、図３０に示す工程では、半導体チップ１０１の電極１０１ａと端子部１０８ａとをボンディングワイヤ１０５で電気的に接続する。次いで、図３１に示す工程では、半導体チップ１０１と、ダイパッド１０２と、固着剤１０３と、端子部１０８ａと、ボンディングワイヤ１０５とを封止剤１０６により封止する。
次いで、図３２に示す工程では、図３１に示す支持体２０１を除去する。図２８〜図３２に示す工程により、個片化前の従来のＳＯＮ型の半導体装置２００が完成する。次いで、図３３に示す工程では、図３２に示す半導体装置２００を切断位置Ａで切断することで、個片化された複数の半導体装置１００が製造される。半導体装置１００において、インナーリード１０４の一部である側面１０４ａ及び底面１０４ｂが、封止剤１０６の両側面及び底面から露出している。底面１０４ｂは、金めっき１０７が施されているが、側面１０４ａは、金めっき１０７が施されていない。側面１０４ａ及び底面１０４ｂは外部接続端子として機能する。
半導体装置１００を配線基板に実装する場合を考えると、外部接続端子として機能する底面１０４ｂは、金めっき１０７が施されているため、はんだ濡れ性が良いが、外部接続端子として機能する側面１０４ａは、金めっき１０７が施されていなく、インナーリード１０４を構成する材料が露出しているため、はんだ濡れ性が悪く実装不良を発生する要因となる。
図３４は、個片化前の半導体装置４００を例示する断面図である。図３４に示す半導体装置４００は、個片化前の従来のＳＯＮ型の半導体装置の他の例である。図３４において、図２３〜図３３と同一部品については、同一符号を付し、その説明は省略する。半導体装置４００が半導体装置２００と異なる部分は、端子部１０８ａに凹部４０１が形成されている点である。その他の構成は、半導体装置２００と同一である。
図３５は、個片化後の半導体装置３００を例示する断面図である。図３４に示す半導体装置４００を切断位置Ａで切断することで、個片化された複数の半導体装置３００が製造される。半導体装置３００において、インナーリード１０４の凹部４０２（凹部４０１が切断された部分）は半導体装置３００の側面を向いているため、半導体装置３００の側面にも金めっき１０７が施されている部分が露出し、半導体装置３００を配線基板に実装する場合のはんだ濡れ性は、半導体装置１００よりも改善される（例えば、特許文献１参照）。
特開２００５−１９１２４０号公報
しかしながら、従来のＳＯＮ型の半導体装置３００では、半導体装置３００の側面にも金めっき１０７が施されている部分が露出するものの、金めっき１０７が施されていなく、
インナーリード１０４を構成する材料が露出している部分も存在するため、はんだ濡れ性が十分に改善されたとはいえず、なお実装不良を発生する要因となる。
又、図３３又は図３５に示す個片化後の半導体装置１００又は３００のインナーリード１０４の側面の金めっき１０７が施されていない部分を一つずつめっきする方法も考えられるが、製造コストの大幅な増加をもたらすという問題があった。
本発明は、上記に鑑みてなされたもので、はんだ濡れ性の良い外部接続端子を有する半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、第１の発明は、ダイパッド（１２，３２）上に固着された複数の電極（１１ａ）を有する半導体チップ（１１）と、前記複数の電極（１１ａ）と電気的に接続される複数のインナーリード（１４，３４）と、前記半導体チップ（１１）及び前記インナーリード（１４，３４）を封止する封止剤（１６）とを有し、前記インナーリード（１４，３４）の一部が前記封止剤（１６）から露出している半導体装置（１０，３０）の製造方法であって、前記ダイパッド（１２，３２）及び切断後に前記複数のインナーリード（１４，３４）となる部分（１８ａ，３８ａ）から構成される複数の半導体装置形成領域（Ｂ）を有するリードフレーム（１８，１９，３８）の、前記半導体装置形成領域（Ｂ）に固着された前記半導体チップ（１１）及び前記リードフレーム（１８，１９，３８）を覆うように、複数の前記半導体装置形成領域（Ｂ）全体を封止剤（１６）で封止し、封止体（２２，４２）を形成する封止体形成工程と、前記複数のインナーリード（１４，３４）となる部分（１８ａ，３８ａ）を切断するように、前記半導体装置形成領域（Ｂ）の境界（Ｃ）に沿って、所定の幅のブレードを用いて前記封止体（２２，４２）に溝（２３，４３）を形成するハーフカット工程と、前記ハーフカット工程により露出した前記複数のインナーリード（１４，３４）の側面（１４ａ，３４ａ）に金属層（１７，３７）を形成する金属層形成工程と、を有することを特徴とする。
第２の発明は、ダイパッド（１２，３２）上に固着された複数の電極（１１ａ）を有する半導体チップ（１１）と、前記複数の電極（１１ａ）と電気的に接続される複数のインナーリード（１４，３４）と、前記半導体チップ（１１）及び前記インナーリード（１４，３４）を封止する封止剤（１６）とを有し、前記インナーリード（１４，３４）の一部が前記封止剤（１６）から露出している半導体装置（１０，３０）であって、前記インナーリード（１４，３４）の前記封止剤（１６）から露出している全ての部分に、金属層（１７，３７）が形成されていることを特徴とする。
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
本発明によれば、はんだ濡れ性の良い外部接続端子を有する半導体装置及びその製造方法を提供することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第１の実施の形態〉
図１は、本発明の第１の実施の形態に係る半導体装置１０の外観を例示する斜視図である。図２は、本発明の第１の実施の形態に係る半導体装置１０の概略構造を一部破断して例示する斜視図である。図３は、本発明の第１の実施の形態に係る半導体装置１０の外観を例示する底面図である。図４は、本発明の第１の実施の形態に係る半導体装置１０の外観を例示する側面図である。図５は、本発明の第１の実施の形態に係る半導体装置１０を例示する段面図である。
図１〜図５を参照するに、半導体装置１０は、半導体チップ１１と、ダイパッド１２と、固着剤１３と、インナーリード１４と、ボンディングワイヤ１５と、封止剤１６とを有するＳＯＮ（Small Outline Ｎon-Ｌead）型の半導体装置である。１２ｂはダイパッド１２の底面、１４ａはインナーリード１４の側面、１４ｂはインナーリード１４の底面を示している。
半導体チップ１１には、複数の電極１１ａが形成されている。電極１１ａの材料としては、例えば、Ａｌ等を用いることができる。半導体チップ１１は、ダイパッド１２上に固着剤１３により固着されている。ダイパッド１２の表面には、金属層１７が形成されている。金属層１７の材料としては、はんだ濡れ性の良い材料を用いる必要があり、例えば、Ａｕ、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ等を用いることができる。固着剤１３としては、例えば、エポキシ系接着剤等を用いることができる。
半導体チップ１１の複数の電極１１ａは、ボンディングワイヤ１５により対応するインナーリード１４と電気的に接続されている。ボンディングワイヤ１５の材料としては、例えば、Ａｕ等を用いることができる。インナーリード１４の表面には、金属層１７が形成されている。金属層１７の材料としては、はんだ濡れ性の良い材料を用いる必要があり、例えば、Ａｕ、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ等を用いることができる。
半導体チップ１１と、ダイパッド１２と、固着剤１３と、インナーリード１４と、ボンディングワイヤ１５とは封止剤１６により封止されている。封止剤１６の材料としては、例えば、エポキシ系熱硬化性樹脂等を用いることができる。なお、封止剤１６は、一部に段差を有するが、これは後述する半導体装置１０の製造工程において説明するように、複数の半導体装置１０が集合化された形態を有する後述する半導体装置２０を個片化し、半導体装置１０を製造する際に、封止剤１６を２段階に切断するからである。
半導体装置１０において、表面に金属層１７が形成されているダイパッド１２の底面１２ｂ、表面に金属層１７が形成されているインナーリード１４の側面１４ａ及び底面１４ｂは、封止剤１６の両側面及び底面から露出している。封止剤１６の両側面及び底面から露出しているインナーリード１４の側面１４ａ及び底面１４ｂは、外部接続端子として機能する。
このように、外部接続端子として機能する、封止剤１６の両側面及び底面から露出しているインナーリード１４の側面１４ａ及び底面１４ｂに、はんだ濡れ性の良い材料からなる金属層１７が形成されていることにより、半導体装置１０が基板等に実装される際に、外部接続端子のはんだの濡れ性が向上し、又、基板との固着力が向上する。
図６は、個片化前の本発明の第１の実施の形態に係る半導体装置２０を例示する平面図である。図６において、図１〜図５と同一部品については、同一符号を付し、その説明は省略する。図６を参照するに、個片化前の半導体装置２０は、複数の半導体装置１０が集合化された形態を有する。Ａはシンギュレーション装置等が半導体装置２０を切断する位置（以下、「切断位置Ａ」とする）を示している。半導体装置２０は、切断位置Ａにおいて切断されることにより個片化され、半導体装置１０となる。
図７は、本発明の第１の実施の形態に係る半導体装置１０に用いることができるリードフレームの例を示す平面図である。図８は、本発明の第１の実施の形態に係る半導体装置１０に用いることができるリードフレームの他の例を示す平面図である。図７及び図８において、図１〜図６と同一部品については、同一符号を付し、その説明は省略する。図７を参照するに、リードフレーム１８は、ダイパッド１２及び複数のインナーリード１４からなる複数の半導体装置形成領域Ｂを有する。Ｃ及びＤは複数の半導体装置形成領域Ｂの境界（以下、「境界Ｃ」及び「境界Ｄ」とする）を示している。２つのインナーリード１４が連結した部分を端子部１８ａとする。端子部１８ａは、切断後にインナーリード１４となる部分である。
リードフレーム１８は、例えば、Ｃｕや４２アロイ等からなる金属体の表面に、例えば、ＳｎやＳｎ−Ａｇ等からなる金属層１７が形成されたものである。金属層１７は、例えば、無電解めっき法等により、金属体の表面に形成することができる。リードフレーム１８は、例えば、モールドテープ等の支持体（図示せず）上に貼り付けられている。リードフレーム１８の厚さは、例えば、０．１５ｍｍとすることができる。
図８を参照するに、リードフレーム１９は、ダイパッド１２及び複数のインナーリード１４からなる複数の半導体装置形成領域Ｂを有する。Ｃ及びＤは複数の半導体装置形成領域Ｂの境界（以下、「境界Ｃ」及び「境界Ｄ」とする）を示している。インナーリード１４は連結部１９ａにより横断的に連結されている。リードフレーム１９は、例えば、Ｃｕや４２アロイ等からなる金属体の表面に、例えば、ＳｎやＳｎ−Ａｇ等からなる金属層１７が形成されたものである。
金属層１７は、例えば、無電解めっき法により、金属体の表面に形成することができる。ただし、リードフレーム１９は、インナーリード１４が連結部１９ａにより横断的に連結された形態であるため、電解めっき法により、インナーリード１４及び連結部１９ａを構成する金属体の表面に、金属層１７を容易に形成することができる。リードフレーム１９は、例えば、モールドテープ等の支持体（図示せず）上に貼り付けられている。リードフレーム１９の厚さは、例えば、０．１５ｍｍとすることができる。
図９〜図１６は、本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図である。図９〜図１６において、図１〜図８と同一部品については、同一符号を付し、その説明は省略する。始めに、図９に示す工程では、支持体２１上に貼り付けられているリードフレーム１８を用意する。なお、リードフレームは、図７に示すリードフレーム１８や図８に示すに示すリードフレーム１９、リードフレーム１８やリードフレーム１９と同形状で表面に金属層１７が形成されてないもの、それ以外のものでも構わないが、ここでは、図７に示すリードフレーム１８を用いる場合を例にとり、半導体装置１０の製造工程を説明する。
次いで、図１０に示す工程では、ウエハーをダイシングし個片化した複数の半導体チップ１１を用意し、ダイパッド１２の金属層１７上に固着剤１３を介して固着する（半導体チップ固着工程）。固着剤１３としては、例えば、エポキシ系接着剤等を用いることができる。次いで、図１１に示す工程では、半導体チップ１１の電極１１ａと端子部１８ａとをボンディングワイヤ１５で電気的に接続する。電極１１ａの材料としては、例えば、Ａｌ等を用いることができる。ボンディングワイヤ１５の材料としては、例えば、Ａｕ等を用いることができる。
次いで、図１２に示す工程では、半導体チップ１１と、ダイパッド１２と、固着剤１３と、端子部１８ａと、ボンディングワイヤ１５とを封止剤１６により封止し、封止体２２を形成する（封止体形成工程）。封止剤１６の材料としては、例えば、エポキシ系熱硬化性樹脂等を用いることができる。次いで、図１３に示す工程では、図１２に示す支持体２１を除去する。次いで、図１４に示す工程では、図１３に示す封止体２２の端子部１８ａが完全に切断されるまで、図１３に示す封止体２２を境界Ｃに沿ってハーフカットし、所定の高さＨ１及び所定の幅Ｗ１の溝２３を形成する（ハーフカット工程）。これにより、封止体２４が完成する。
図１４に示す封止体２４において、図１３に示す端子部１８ａは切断され、インナーリード１４となる。ハーフカットは、例えば、所定の幅のブレードを有するシンギュレーション装置により行うことができる。なお、シンギュレーション装置は精度が高く、１μｍ程度の単位でハーフカットする高さＨ１を設定できるので、図１３に示す端子部１８ａが完全に切断される位置まで正確にハーフカットすることができる。高さＨ１は、例えば、０．２ｍｍとすることができる。幅Ｗ１は、例えば、０．１ｍｍとすることができる。
図１４に示す封止体２４において、インナーリード１４の側面１４ａ、底面１４ｂ、及び、ダイパッド１２の底面１２ｂは、封止剤１６から露出している。インナーリード１４の底面１４ｂ、及び、ダイパッド１２の底面１２ｂには金属層１７が形成されているが、インナーリード１４の側面１４ａは、端子部１８ａの切断面であるから、金属層１７は形成されてなく、インナーリード１４を構成する材料（例えば、Ｃｕ等）が露出している。
次いで、図１５に示す工程では、インナーリード１４の側面１４ａに金属層１７を形成する。金属層１７の材料としては、はんだ濡れ性の良い材料を用いる必要があり、例えば、Ａｕ、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ等を用いることができる。金属層１７は、例えば、無電解めっき法等により形成することができる。図９〜図１５に示す工程により、個片化前の本発明の第１の実施の形態に係るＳＯＮ型の半導体装置２０が完成する。
次いで、図１６に示す工程では、図１５に示す半導体装置２０の溝２３が形成されている部分の封止剤１６を境界Ｃに沿って所定の幅Ｗ２でフルカットする（フルカット工程）。これにより、図１５に示す半導体装置２０は個片化され、半導体装置１０が完成する。フルカットは、例えば、所定の幅のブレードを有するシンギュレーション装置により行うことができる。なお、フルカットをインナーリード１４側から行う場合には、シンギュレーション装置において、Ｗ１よりも幅の狭いブレードを用いる必要がある。幅Ｗ２は、例えば、０．０５ｍｍとすることができる。図９〜図１６に示す工程により、本発明の第１の実施の形態に係るＳＯＮ型の半導体装置１０が製造される。
本発明の第１の実施の形態に係る半導体装置１０によれば、外部接続端子として機能する、封止剤１６の両側面及び底面から露出しているインナーリード１４の側面１４ａ及び底面１４ｂに、はんだ濡れ性の良い材料からなる金属層１７が形成されることにより、半導体装置１０が基板等に実装される際の、はんだ濡れ性及び基板との固着力を向上することができる。
〈第２の実施の形態〉
図１７は、本発明の第２の実施の形態に係る半導体装置３０を例示する段面図である。同図中、図５と同一部品については、同一符号を付し、その説明は省略する。図１７を参照するに、本発明の第２の実施の形態に係る半導体装置３０は、第１の実施の形態に係る半導体装置１０におけるダイパッド１２の代わりにダイパッド３２を設け、インナーリード１４の代わりにインナーリード３４を設けた以外は、半導体装置１０と同様に構成される。
半導体装置３０においては、半導体装置１０とは異なり、ダイパッド３２は、表面に金属層が形成されていない。又、インナーリード３４は、封止剤１６から露出している側面３４ａ及び底面３４ｂのみに、金属層３７が形成されている。金属層３７の材料としては、はんだ濡れ性の良い材料を用いる必要があり、例えば、Ａｕ、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ等を用いることができる。
半導体装置３０において、封止剤１６の両側面及び底面から露出しているインナーリード３４の側面３４ａ及び底面３４ｂは、外部接続端子として機能する。
このように、外部接続端子として機能する、封止剤１６の両側面及び底面から露出しているインナーリード３４の側面３４ａ及び底面３４ｂに、はんだ濡れ性の良い材料からなる金属層３７が形成されていることにより、半導体装置３０が基板等に実装される際に、外部接続端子のはんだの濡れ性が向上し、又、基板との固着力が向上する。
図１８〜図２２は、本発明の第２の実施の形態に係る半導体装置３０の製造工程を例示する図である。図１８〜図２２において、図１７と同一部品については、同一符号を付し、その説明は省略する。始めに、図１８に示す工程では、支持体２１上に貼り付けられているリードフレーム３８を用意する。リードフレーム３８は、図７に示すリードフレーム１８と同形状であるが、表面に金属層は形成されていない。リードフレーム３８は、ダイパッド３２及び切断後にインナーリード３４となる複数の端子部３８ａから構成されている。リードフレーム３８は、例えば、Ｃｕや４２アロイ等からなる金属体である。
次いで、本発明の第１の実施の形態に係る半導体装置１０における、図１０〜１２に示す製造工程と同様の工程により、図１２に示す封止体２２に相当する封止体を形成する。次いで、図１９に示す工程では、図１２に示す封止体２２に相当する封止体から支持体２１を除去し、封止体４２を形成する。次いで、図２０に示す工程では、図１９に示す封止体４２の端子部３８ａが完全に切断されるまで、図１９に示す封止体４２を境界Ｃに沿ってハーフカットし、所定の高さＨ１及び所定の幅Ｗ１の溝４３を形成する（ハーフカット工程）。これにより、封止体４４が完成する。
図２０に示す封止体４４において、図１９に示す端子部３８ａは切断され、インナーリード３４となる。ハーフカットは、例えば、所定の幅のブレードを有するシンギュレーション装置により行うことができる。なお、シンギュレーション装置は精度が高く、１μｍ程度の単位でハーフカットする高さＨ１を設定できるので、図１９に示す端子部３８ａが完全に切断される位置まで正確にハーフカットすることができる。高さＨ１は、例えば、０．２ｍｍとすることができる。幅Ｗ１は、例えば、０．１ｍｍとすることができる。
図２０に示す封止体４４において、インナーリード３４の側面３４ａ、底面３４ｂ、及び、ダイパッド３２の底面３２ｂは、封止剤１６から露出している。インナーリード３４の側面３４ａ、底面３４ｂ、及び、ダイパッド３２の底面３２ｂには、金属層は形成されてなく、インナーリード３４及びダイパッド３２を構成する材料（例えば、Ｃｕ等）が露出している。
次いで、図２１に示す工程では、インナーリード３４の側面３４ａ及び底面３４ｂに金属層３７を形成する。金属層３７の材料としては、はんだ濡れ性の良い材料を用いる必要があり、例えば、Ａｕ、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ等を用いることができる。金属層３７は、例えば、無電解めっき法等により形成することができる。図１８〜図２１に示す工程により、個片化前の本発明の第２の実施の形態に係るＳＯＮ型の半導体装置４０が完成する。なお、ダイパッド３２の底面３２ｂは、外部接続端子として機能する部分ではないため、金属層３７を形成する必要はない（ダイパッド３２の底面３２ｂに、金属層３７を形成しても構わない）。
次いで、図２２に示す工程では、図２１に示す半導体装置４０の溝４３が形成されている部分の封止剤１６を境界Ｃに沿って所定の幅Ｗ２でフルカットする（フルカット工程）。これにより、図２１に示す半導体装置４０は個片化され、半導体装置３０が完成する。フルカットは、例えば、所定の幅のブレードを有するシンギュレーション装置により行うことができる。なお、フルカットをインナーリード３４側から行う場合には、シンギュレーション装置において、Ｗ１よりも幅の狭いブレードを用いる必要がある。幅Ｗ２は、例えば、０．０５ｍｍとすることができる。図１８〜図２２に示す工程により、本発明の第２の実施の形態に係るＳＯＮ型の半導体装置３０が製造される。
本発明の第２の実施の形態に係る半導体装置３０によれば、外部接続端子として機能する、封止剤１６の両側面及び底面から露出しているインナーリード３４の側面３４ａ及び底面３４ｂに、はんだ濡れ性の良い材料からなる金属層３７が形成されることにより、半導体装置３０が基板等に実装される際の、はんだ濡れ性及び基板との固着力を向上することができる。
又、本発明の第２の実施の形態に係る半導体装置３０によれば、リードフレーム３８に金属層を形成する工程が不要になるため、半導体装置３０の製造工程を簡略化することができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
本発明の第１の実施の形態に係る半導体装置１０の外観を例示する斜視図である。 本発明の第１の実施の形態に係る半導体装置１０の概略構造を一部破断して例示する斜視図である。 本発明の第１の実施の形態に係る半導体装置１０の外観を例示する底面図である。 本発明の第１の実施の形態に係る半導体装置１０の外観を例示する側面図である。 本発明の第１の実施の形態に係る半導体装置１０を例示する段面図である。 個片化前の本発明の第１の実施の形態に係る半導体装置２０を例示する平面図である。 本発明の第１の実施の形態に係る半導体装置１０に用いることができるリードフレームの例を示す平面図である。 本発明の第１の実施の形態に係る半導体装置１０に用いることができるリードフレームの他の例を示す平面図である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その１）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その２）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その３）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その４）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その５）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その６）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その７）である。 本発明の第１の実施の形態に係る半導体装置１０の製造工程を例示する図（その８）である。 本発明の第２の実施の形態に係る半導体装置３０を例示する段面図である。 本発明の第２の実施の形態に係る半導体装置３０の製造工程を例示する図（その１）である。 本発明の第２の実施の形態に係る半導体装置３０の製造工程を例示する図（その２）である。 本発明の第２の実施の形態に係る半導体装置３０の製造工程を例示する図（その３）である。 本発明の第２の実施の形態に係る半導体装置３０の製造工程を例示する図（その４）である。 本発明の第２の実施の形態に係る半導体装置３０の製造工程を例示する図（その５）である。 従来のＳＯＮ型の半導体装置１００の外観を例示する斜視図である。 従来のＳＯＮ型の半導体装置１００の概略構造を一部破断して例示する斜視図である。 従来のＳＯＮ型の半導体装置１００の外観を例示する底面図である。 従来のＳＯＮ型の半導体装置１００の外観を例示する側面図である。 個片化前の従来のＳＯＮ型の半導体装置２００を例示する平面図である。 従来のＳＯＮ型の半導体装置１００の製造工程を例示する図（その１）である。 従来のＳＯＮ型の半導体装置１００の製造工程を例示する図（その２）である。 従来のＳＯＮ型の半導体装置１００の製造工程を例示する図（その３）である。 従来のＳＯＮ型の半導体装置１００の製造工程を例示する図（その４）である。 従来のＳＯＮ型の半導体装置１００の製造工程を例示する図（その５）である。 従来のＳＯＮ型の半導体装置１００の製造工程を例示する図（その６）である。 個片化前の半導体装置４００を例示する断面図である。 個片化後の半導体装置３００を例示する断面図である。
符号の説明
１０，３０，１００ 半導体装置
１１，１０１ 半導体チップ
１１ａ，１０１ａ 電極
１２，３２，１０２ ダイパッド
１２ｂ，３２ｂ ダイパッド１２の底面
１３，１０３ 固着剤
１４，３４，１０４ インナーリード
１４ａ，３４ａ，１０４ａ インナーリード１４の側面
１４ｂ，３４ｂ，１０４ｂ インナーリード１４の底面
１５，１０５ ボンディングワイヤ
１６，１０６ 封止剤
１７，３７ 金属層
１８，１９，３８，１０８ リードフレーム
１８ａ，３８ａ，１０８ａ 端子部
１９ａ 連結部
２０，４０，２００ 個片化前の半導体装置
２１，２０１ 支持体
２２，２４，４２，４４ 封止体
２３，４３ 溝
１０７ 金めっき
４０１，４０２ 凹部
Ａ 切断位置
Ｂ 半導体装置形成領域
Ｃ，Ｄ 半導体装置形成領域Ｂの境界
Ｈ１ 高さ
Ｗ１，Ｗ２ 幅

Claims (6)

  1. ダイパッド上に固着された複数の電極を有する半導体チップと、前記複数の電極と電気的に接続される複数のインナーリードと、前記半導体チップ及び前記インナーリードを封止する封止剤とを有し、前記インナーリードの一部が前記封止剤から露出している半導体装置の製造方法であって、
    前記ダイパッド及び切断後に前記複数のインナーリードとなる部分から構成される複数の半導体装置形成領域を有するリードフレームの、前記半導体装置形成領域に固着された前記半導体チップ及び前記リードフレームを覆うように、複数の前記半導体装置形成領域全体を封止剤で封止し、封止体を形成する封止体形成工程と、
    前記複数のインナーリードとなる部分を切断するように、前記半導体装置形成領域の境界に沿って、所定の幅のブレードを用いて前記封止体に溝を形成するハーフカット工程と、
    前記ハーフカット工程により露出した前記複数のインナーリードの側面に金属層を形成する金属層形成工程と、を有することを特徴とする半導体装置の製造方法。
  2. 更に、前記溝に沿って、所定の幅のブレードを用いて前記封止体をフルカットし、前記半導体装置形成領域に対応する前記封止体を個片化するフルカット工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記金属層形成工程において、前記封止体から露出している前記複数のインナーリードの底面にも金属層を形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記金属層形成工程において、前記金属層は電解めっき法又は無電解めっき法で形成することを特徴とする請求項１乃至３の何れか一項記載の半導体装置の製造方法。
  5. 前記フルカット工程で用いるブレードの幅は、前記ハーフカット工程で用いるブレードの幅よりも狭いことを特徴とする請求項１乃至４の何れか一項記載の半導体装置の製造方法。
  6. ダイパッド上に固着された複数の電極を有する半導体チップと、前記複数の電極と電気的に接続される複数のインナーリードと、前記半導体チップ及び前記インナーリードを封止する封止剤とを有し、前記インナーリードの一部が前記封止剤から露出している半導体装置であって、
    前記インナーリードの前記封止剤から露出している全ての部分に、金属層が形成されていることを特徴とする半導体装置。
JP2008039216A 2008-02-20 2008-02-20 半導体装置及びその製造方法 Pending JP2009200175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008039216A JP2009200175A (ja) 2008-02-20 2008-02-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039216A JP2009200175A (ja) 2008-02-20 2008-02-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009200175A true JP2009200175A (ja) 2009-09-03

Family

ID=41143386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039216A Pending JP2009200175A (ja) 2008-02-20 2008-02-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009200175A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716105A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置及其制造方法
JP2017228559A (ja) * 2016-06-20 2017-12-28 ローム株式会社 半導体装置およびその製造方法
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
JP2019047112A (ja) * 2017-09-04 2019-03-22 ローム株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716105A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置及其制造方法
US20150171019A1 (en) * 2013-12-13 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9349694B2 (en) * 2013-12-13 2016-05-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
CN104716105B (zh) * 2013-12-13 2017-10-13 东芝存储器株式会社 半导体装置及其制造方法
JP2017228559A (ja) * 2016-06-20 2017-12-28 ローム株式会社 半導体装置およびその製造方法
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
JP2019047112A (ja) * 2017-09-04 2019-03-22 ローム株式会社 半導体装置
JP7208725B2 (ja) 2017-09-04 2023-01-19 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
US20210143089A1 (en) Semiconductor package with wettable flank
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8329509B2 (en) Packaging process to create wettable lead flank during board assembly
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JP2009076658A (ja) 半導体装置及びその製造方法
JP2005079372A (ja) 樹脂封止型半導体装置とその製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP2018139263A (ja) 半導体パッケージおよびその製造方法
JP2008218469A (ja) 半導体装置の製造方法
JP2006100636A (ja) 半導体装置の製造方法
US11251110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP2009200175A (ja) 半導体装置及びその製造方法
JP2016157880A (ja) 半導体装置の製造方法および半導体装置
JP2005327967A (ja) 半導体装置
JP4172111B2 (ja) 樹脂封止型半導体装置の製造方法
TWI750988B (zh) 導線架及其運用於半導體封裝結構的製作方法
KR100728956B1 (ko) 반도체 패키지의 제조방법
JP2010050491A (ja) 半導体装置の製造方法
KR20100040152A (ko) 반도체 패키지 및 그의 제조 방법