JPH05243331A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH05243331A
JPH05243331A JP4044545A JP4454592A JPH05243331A JP H05243331 A JPH05243331 A JP H05243331A JP 4044545 A JP4044545 A JP 4044545A JP 4454592 A JP4454592 A JP 4454592A JP H05243331 A JPH05243331 A JP H05243331A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
flux
sealing resin
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4044545A
Other languages
English (en)
Inventor
Yoshihisa Totsuta
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4044545A priority Critical patent/JPH05243331A/ja
Publication of JPH05243331A publication Critical patent/JPH05243331A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 リフロー接続における作業性および歩留りを
向上させ、高信頼性を有する回路モジュールを提供す
る。 【構成】 回路基板11上に無洗浄フラックス15を塗
布し、さらに半導体装置12が実装された際にその半導
体装置12の下面に接触する高さになるように回路基板
11上に封止用樹脂16を滴下し、この封止用樹脂16
の粘着力によって半導体装置12を回路基板11上に仮
止めした後にリフロー接続する。このようにして、フラ
ックス以外の樹脂で半導体装置12を回路基板11に仮
止めして無洗浄フラックスの使用を可能にすることによ
って、リフロー接続の際の作業性および歩留りを向上さ
せ、高信頼性の回路モジュールを得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の実装方
法に関し、特に回路基板上に半導体装置がリフローによ
りフェイスダウン接続(以下、リフロー接続と言う)され
る半導体装置の実装方法に関する。
【0002】
【従来の技術】従来、回路基板上に半導体装置を実装す
る際には図3に示すようにして行っている。すなわち、
図3(a)に示すように、回路基板1上には接続パッド3
が形成されている。この接続パッド3の最表層には、半
田の濡れ性が良いAu(金)を形成する場合が多い。先
ず、上記接続パッド3が形成された回路基板1上に半田
の濡れ性を更に向上させるためにフラックス5を塗布す
る。このフラックス5は、回路基板1上に半導体装置2
を仮止めする効果も有り、回路基板1に対して半導体装
置の位置を決めた後に炉まで運搬する際における回路基
板1に対する半導体装置2の位置のずれや炉内での振動
あるいは気流等による回路基板1に対する半導体装置の
位置のずれを防止するのである。
【0003】上記回路基板1上に実装される半導体装置
2には接続パッド3に対応する半田バンプ電極4が形成
されている。この半田バンプ電極4を回路基板1上の接
続パッド3に対向するようにフリップチップボンダによ
って位置合わせする。その後、図3(b)に示すように、
接続パッド3と半田バンプ電極4とが接触するように半
導体装置2を回路基板1に対して押し当てる。その際
に、上記フラックス5の粘着性によって、上述のように
半導体装置2が回路基板1上に仮止めされるのである。
【0004】次に、上記半導体装置2が載置された回路
基板1を炉内が空気雰囲気あるいは窒素雰囲気になって
いるベルト炉内を通す。そうすると、半田バンプ電極4
の半田が熔融して接続パッド3上に濡れ広がり、リフロ
ー接続が行われるのである。以後、半田の融点以下に冷
却することによって、回路基板1と半導体装置2とは半
田バンプ電極4を介して電気的におよび機械的に接続さ
れる。
【0005】その際に、図3(c)に示すように、上記回
路基板1と半導体装置2との界面にはフラックス残渣6
が生ずる。そこで、次に、回路基板1と半導体装置2の
界面のフラックス残渣6を溶剤等によって洗浄する。こ
のフラックス残渣6の洗浄は上記回路基板1と半導体装
置2とのギャップが数10μm程度と小さいので非常に
困難である。しかしながら、フラックス残渣6は耐湿性
の低下等による信頼性の低下を招くので充分に除去する
必要がある。
【0006】次に、図3(d)に示すように、上記半導体
装置2のエッジ部から回路基板1と半導体装置2の界面
に樹脂7を毛管現象を利用して注入する。そして、注入
された樹脂7が硬化することによって、半導体装置2が
回路基板1に対して封止されて回路モジュールが完成す
るのである。尚、上記樹脂7は半田バンプ接続部の機械
的強度の向上および耐湿性の向上等の信頼性向上の目的
で注入される。
【0007】図4は、上記フラックスを用いることなく
従来から実施されている半導体装置の実装方法の説明図
である。以下、図4に従って、従来のフラックスを用い
ない半導体装置の実装方法について説明する。尚、図4
における図3と同じ部材については同じ番号を付してい
る。上記回路基板1上には接続パッド3が形成されてい
る。この場合にも、多くは接続パッド3の最表層にAu
が形成されている。半導体装置2には半田バンプ電極4
が形成されている。この半田バンプ電極4は接続パッド
3に対応するようになっている。
【0008】先ず、フリップチップボンダによって、上
記半導体装置2上の半田バンプ電極4が回路基板1上の
接続パッド3に対向するように位置合わせした後、接続
パッド3と半田バンプ電極4とが接触するように半導体
装置2を回路基板1に対して押し当てる。
【0009】次に、上記半導体装置2が載置された回路
基板1を炉内が還元雰囲気になっているベルト炉内を通
すことにより、半田が熔融して接続パッド3上に濡れ広
がってリフロー接続が行われる。こうして、上記回路基
板1と半導体装置2とは半田バンプ電極4を介して電気
的におよび機械的に接続されて図4の状態になるのであ
る。
【0010】次に、上記半導体装置2のエッジ部から回
路基板1と半導体装置2の界面に毛管現象を利用して樹
脂を注入する。そして、注入された樹脂が硬化すること
によって、半導体装置2が回路基板1に対して封止され
て、図3(d)と同様の回路モジュールが完成するのであ
る。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の実装方法には次のような問題がある。
図3に示すフラックスを使用する実装方法においては、
半導体装置2はフラックス5の粘着力によって回路基板
1に仮止めされるために位置ずれは生じない。ところ
が、リフロー接続後における回路基板1と半導体装置2
の界面のギャップが数10μmと狭いためにフラックス
残渣6の洗浄が困難である。したがって、フラックス残
渣6が残り易く、フラックス残渣6による絶縁抵抗の低
下や耐湿性の低下や封止樹脂の注入性の低下によるボイ
ドの発生等によって信頼性が低下するという問題があ
る。特に、融点の高い高温半田を用いた場合には著しく
洗浄性が低下し、上述の問題が顕著になる。
【0012】また、上記フラックス5として無洗浄タイ
プのフラックスを用いた場合には、フラックスの粘度が
低く粘着力が弱いために半導体装置2は回路基板1に対
して仮止めされない。したがって、半導体装置2が載置
された状態の回路基板1を炉まで運搬する際の振動や炉
内における振動や炉内の気流等によって位置ずれが生じ
る恐れがあるという問題がある。
【0013】また、図4に示すように、フラックスを用
いないで還元雰囲気炉でリフロー接着する場合には、回
路基板1と半導体装置2とは全く仮止めされないため
に、位置合わせを終了した後におけるリフロー接着の際
に位置ずれが生ずる。したがって、リフロー接着の作業
性が悪く、歩留りが低下するという問題がある。
【0014】そこで、この発明の目的は、無洗浄フラッ
クスを使用したリフロー接続あるいはフラックスを使用
しないリフロー接続の際における作業性および歩留まり
を向上させると共に、高信頼性を有する回路モジュール
を得ることができる半導体装置の実装方法を提供するこ
とにある。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、窒素雰囲気炉中あるい空気雰囲気炉
中において半田バンプ電極を介して半導体装置を回路基
板にリフロー接続する半導体装置の実装方法において、
上記回路基板上における接続パッドの箇所に無洗浄フラ
ックスを塗布し、さらに上記回路基板上における半導体
装置によって覆われる箇所に封止用の樹脂を上記半導体
装置が実装された際にその半導体装置の下面に接触する
高さになるように供給し、次に、上記接続パッドに上記
半田バンプ電極を接触させて上記半導体装置を上記回路
基板上に載置して、上記封止用の樹脂の粘着力によって
上記半導体装置を上記回路基板上に仮止めし、次に、上
記半導体装置が仮止めされた回路基板を上記窒素雰囲気
炉あるいは空気雰囲気炉に入れて上記半導体装置を回路
基板にリフロー接続することを特徴としている。
【0016】また、第2の発明は、還元雰囲気炉中にお
いて半田バンプ電極を介して半導体装置を回路基板にリ
フロー接続する半導体装置の実装方法において、上記回
路基板上における半導体装置によって覆われる箇所に上
記半導体装置が実装された際にその半導体装置の下面に
接触する高さになるように封止用の樹脂を供給し、次
に、上記接続パッドに上記半田バンプ電極を接触させて
上記半導体装置を上記回路基板上に載置して上記封止用
の樹脂の粘着力によって上記半導体装置を上記回路基板
上に仮止めし、次に、上記半導体装置が仮止めされた回
路基板を上記還元雰囲気炉に入れて上記半導体装置を回
路基板にリフロー接続することを特徴としている。
【0017】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。図1は本実施例における半導体装置の実装方
法における一実施例の説明図である。以下、図1に従っ
て本実施例における半導体装置の実装方法について説明
する。図1(a)は、フリップチップボンダを用いて、回
路基板11上の接続パッド13と半導体装置12に形成
された半田バンプ電極14との位置合わせを行った状態
を示す。接続パッド13の最表層には半田の濡れ性が良
くなるようにAuが形成されている。
【0018】上記回路基板11上に半田付け性向上のた
めに無洗浄フラックス15を塗布する。この無洗浄フラ
ックス15はロジン等の固形分が1%〜2%程度と通常
のフラックスに比べて非常に少なく、残渣が少ないため
に洗浄の必要がないという特徴を有する。その反面、粘
度が低くて粘着力が弱いために、半導体装置12を回路
基板11に対して仮止めすることができない。
【0019】そこで、上記回路基板11上における接続
パッド13間(つまり、半導体装置12によって覆われ
る箇所)には封止用樹脂16をディスペンサ等によって
滴下する。この封止用樹脂16は完成した回路モジュー
ルに耐湿性を持たせるための樹脂であり、本実施例では
その粘着性を利用して半導体装置12の仮止めに用いる
のである。したがって、接続パッド13間に封止用樹脂
16を滴下する際の滴下量は、封止用樹脂16の頂部が
半導体装置12の下面に接触する程度の量に設定しなけ
ればならない。上記封止用樹脂16としてはエポキシ樹
脂が多く用いられるがこれに限定されるものではない。
【0020】次に、図1(b)に示すように、上記フリッ
プチップボンダによって、上記半田バンプ電極14と接
続パッド13とが接触するように半導体装置12を回路
基板11に押し当てる。この状態で、半導体装置12が
載置された回路基板11を窒素雰囲気あるいは空気雰囲
気のリフロー炉内を通して半田バンプ電極14の半田を
熔融させてリフロー接続が行われる。以後、図1(c)に
示すように、上記回路基板11と半導体装置12との界
面に更に封止用樹脂16を注入して完全に半導体装置1
2を封止し、封止用樹脂16を硬化させて回路モジュー
ルを得るのである。
【0021】この場合には、上記回路基板11上にはほ
んの僅かのフラックス残渣17が残るだけであり、フラ
ックス洗浄を実施しなくとも十分信頼性の高い回路モジ
ュールを得ることができるのである。
【0022】上述のように、本実施例においては、実装
された半導体装置を封止するための封止用樹脂16を予
め回路基板11上に滴下して、この滴下された封止用樹
脂16の粘着力によって半導体装置12を回路基板11
に対して仮止めするようにしている。したがって、リフ
ロー接続の際に粘着力の弱い無洗浄フラックスを使用し
ても移動の際やリフロー接続の際に位置ずれが生じない
のである。
【0023】図2はこの発明におけるフラックスを用い
ない他の実施例の説明図である。以下、図2に従って、
フラックスを用いずに還元雰囲気のリフロー炉を使用し
てフリップチップ接続を行う場合について説明する。
尚、図2における図1と同じ部材については同じ番号を
付している。
【0024】先ず、回路基板11上の接続パッド13間
の箇所に封止用樹脂16をディスペンサによって滴下す
る。その際の封止用樹脂16の滴下量は、樹脂滴の頂部
が半導体装置12の下面に接触する程度の量である。そ
の後、フリップチップボンダによって、上記半導体装置
12の半田バンプ電極14と回路基板11上の接続パッ
ド13との位置合わせを行い、半導体装置12を回路基
板11に押し付けて半田バンプ電極14と接続パッド1
3とを接触させる。
【0025】その際に、上記半導体装置12の下面が封
止用樹脂16に接触し、封止用樹脂16の粘性力によっ
て半導体装置12が回路基板11に対して仮止めされる
のである。したがって、この封止用樹脂16の粘着力に
よって、運搬に伴う振動やリフロー接続中のガス気流等
による半導体装置12のずれが防止される。
【0026】この状態で、上記半導体装置12が載置さ
れた回路基板11を還元雰囲気のリフロー炉内を通すこ
とによって、半田バンプ電極14の半田が溶解して濡れ
広がってリフロー接続が行われる。その後、上記半導体
装置12のエッジ部から毛管現象を利用して封止用樹脂
16を注入して硬化させ、図3(d)に示すような回路モ
ジュールを得るのである。
【0027】上述のように、本実施例においては、封止
用樹脂16を予め回路基板11上に滴下して、この滴下
された封止用樹脂16の粘着力によって半導体装置12
を回路基板11に対して仮止めするようにしている。し
たがって、リフロー接続の際にフラックスを用いる必要
がなく、フラックス残渣による信頼性の低下の心配は全
くないのである。
【0028】
【発明の効果】以上より明らかなように、第1の発明の
半導体装置の実装方法は、回路基板上の接続パッドの箇
所に無洗浄フラックスを塗布し、さらに実装された半導
体装置の下面に接触する高さになるように封止用の樹脂
を供給し、接続パッドに半田バンプ電極を接触させて回
路基板上に半導体装置を載置して上記封止用の樹脂によ
って上記半導体装置を仮止めし、窒素雰囲気炉中あるい
は空気雰囲気炉中でリフロー接続するようにしたので、
粘着力に乏しい無洗浄フラックスを使用したリフロー接
続の際の作業性および歩留りを向上できる。また、この
発明によれば、無洗浄フラックスを使用しているのでフ
ラックス残渣が非常に少なく、信頼性の高い回路モジュ
ールを提供できる。
【0029】また、第2の発明の半導体装置の実装方法
は、実装された半導体装置の下面に接触する高さになる
ように回路基板上に封止用の樹脂を供給し、接続パッド
に半田バンプ電極を接触させて回路基板上に半導体装置
を載置して上記封止用の樹脂によって上記半導体装置を
仮止めし、還元雰囲気炉中でリフロー接続するようにし
たので、フラックスを使用しないリフロー接続の際の作
業性および歩留りを向上できる。また、この発明によれ
ば、フラックスを使用する必要がないのでフラックス残
渣が無く、信頼性の高い回路モジュールを提供できる。
【図面の簡単な説明】
【図1】この発明の半導体装置の実装方法の一実施例に
係る各製造工程における断面図である。
【図2】図1とは異なる実施例の説明図である。
【図3】フラックスを用いた従来の半導体装置の実装方
法に係る各製造工程における断面図である。
【図4】図3とは異なる従来例の説明図である。
【符号の説明】
11…回路基板、 12…半導体装
置、13…接続パッド、 14…半田
バンプ電極、15…フラックス、 1
6…封止用樹脂、17…フラックス残渣。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 窒素雰囲気炉中あるい空気雰囲気炉中に
    おいて半田バンプ電極を介して半導体装置を回路基板に
    リフロー接続する半導体装置の実装方法において、 上記回路基板上における接続パッドの箇所に無洗浄フラ
    ックスを塗布し、さらに上記回路基板上における半導体
    装置によって覆われる箇所に封止用の樹脂を上記半導体
    装置が実装された際にその半導体装置の下面に接触する
    高さになるように供給し、 次に、上記接続パッドに上記半田バンプ電極を接触させ
    て上記半導体装置を上記回路基板上に載置して、上記封
    止用の樹脂の粘着力によって上記半導体装置を上記回路
    基板上に仮止めし、 次に、上記半導体装置が仮止めされた回路基板を上記窒
    素雰囲気炉あるいは空気雰囲気炉に入れて、上記半導体
    装置を回路基板にリフロー接続することを特徴とする半
    導体装置の実装方法。
  2. 【請求項2】 還元雰囲気炉中において半田バンプ電極
    を介して半導体装置を回路基板にリフロー接続する半導
    体装置の実装方法において、 上記回路基板上における半導体装置によって覆われる箇
    所に、上記半導体装置が実装された際にその半導体装置
    の下面に接触する高さになるように封止用の樹脂を供給
    し、 次に、上記接続パッドに上記半田バンプ電極を接触させ
    て上記半導体装置を上記回路基板上に載置して、上記封
    止用の樹脂の粘着力によって上記半導体装置を上記回路
    基板上に仮止めし、 次に、上記半導体装置が仮止めされた回路基板を上記還
    元雰囲気炉に入れて、上記半導体装置を回路基板にリフ
    ロー接続することを特徴とする半導体装置の実装方法。
JP4044545A 1992-03-02 1992-03-02 半導体装置の実装方法 Pending JPH05243331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4044545A JPH05243331A (ja) 1992-03-02 1992-03-02 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4044545A JPH05243331A (ja) 1992-03-02 1992-03-02 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH05243331A true JPH05243331A (ja) 1993-09-21

Family

ID=12694477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4044545A Pending JPH05243331A (ja) 1992-03-02 1992-03-02 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH05243331A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007158A (ja) * 1999-06-25 2001-01-12 Fujitsu Ltd 半田バンプの接合方法及び半田バンプ接合体
JP2007189210A (ja) * 2005-12-13 2007-07-26 Shin Etsu Chem Co Ltd フリップチップ型半導体装置の組立方法及びその方法を用いて製作された半導体装置
JP2014067782A (ja) * 2012-09-25 2014-04-17 Toyoda Gosei Co Ltd Ledチップの実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007158A (ja) * 1999-06-25 2001-01-12 Fujitsu Ltd 半田バンプの接合方法及び半田バンプ接合体
JP2007189210A (ja) * 2005-12-13 2007-07-26 Shin Etsu Chem Co Ltd フリップチップ型半導体装置の組立方法及びその方法を用いて製作された半導体装置
JP2014067782A (ja) * 2012-09-25 2014-04-17 Toyoda Gosei Co Ltd Ledチップの実装方法

Similar Documents

Publication Publication Date Title
US6796025B2 (en) Method for mounting electronic part and paste material
KR100239198B1 (ko) 반도체 장치
US20030052156A1 (en) Hollow solder structure having improved reliability and method of manufacturing same
KR100539235B1 (ko) 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법
KR20080013865A (ko) 반도체 장치, 기판 및 반도체 장치의 제조 방법
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
JPH09260428A (ja) 半導体装置及びその実装方法
JPH1041615A (ja) 半導体チップ実装用基板、及び半導体チップの実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2001332583A (ja) 半導体チップの実装方法
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP2003100809A (ja) フリップチップ実装方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JPH05243331A (ja) 半導体装置の実装方法
JPH09246319A (ja) フリップチップ実装方法
JP3482840B2 (ja) 半導体装置の製造方法
JP2751427B2 (ja) 半導体装置の製造方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP2001015641A (ja) 電子部品の接続構造及び接続方法
KR20080073213A (ko) 반도체 장치의 제조 방법
JPH0645402A (ja) 配線基板の接続方法及び配線基板
KR100301356B1 (ko) 돌기전극의형성방법
JPH09275106A (ja) バンプの構造と形成方法